JPS62115746A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS62115746A
JPS62115746A JP25467185A JP25467185A JPS62115746A JP S62115746 A JPS62115746 A JP S62115746A JP 25467185 A JP25467185 A JP 25467185A JP 25467185 A JP25467185 A JP 25467185A JP S62115746 A JPS62115746 A JP S62115746A
Authority
JP
Japan
Prior art keywords
film
layer
opening
organo
siloxane resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25467185A
Other languages
English (en)
Inventor
Isami Sakai
勲美 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25467185A priority Critical patent/JPS62115746A/ja
Publication of JPS62115746A publication Critical patent/JPS62115746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に多層配線構造
を有する半導体集積回路装置に関する。
〔従来の技術〕
半導体集積回路装置の高集積化に伴って多層配線構造が
多用される傾向にある。この多層配線構造は、1層目の
金属配線を所要パターンに形成した上にCVD法等によ
り成長させた絶縁膜を層間膜として形成し、この層間膜
にスルーホールとしての開口を形成し、この眉間膜上に
形成した所要パターンの2N目の金属配線をこの開口を
通して前記した1層目の金属配線に接続させるように構
成している。前記層間膜には通常シリコン酸化膜。
シリコン窒化膜或いはPSG (リンガラス)等が採用
される。
〔発明が解決しようとする問題点〕
上述した従来の多層配線構造は、前記したような各種の
材質を用いて単層に形成した絶縁膜を1層目の金属配線
上に被着形成して層間膜を構成しているため、1層目の
金属配線の間隔が狭い箇所では層間膜の段差被覆性(ス
テップカバレジ性)が悪化して1層目と2層目の金属配
線が短絡するおそれがある。また、2層目の金属配線の
ステップカバレジ性が悪化してこの2層目の金属配線が
段差部で断線することもある。
このため、眉間膜を、塗布形成したオルガノ・シロキサ
ン樹脂膜を下層とし、CVD法により形成した絶縁膜を
上層とした2層構造に構成する試みがなされており、こ
のオルガノ・シロキサン樹脂膜によって1層目の金属配
線の段差が吸収されてステップカバレジが改善され前記
した不具合の解消が図られている。
しかしながら、上下の金属配線を相互接続するための開
口をこの層間膜に形成すると、2層目の金属配線を形成
する際に、開口に露呈されている下層のオルガノ・シロ
キサン樹脂膜の端部からガスが噴出し、2層目の金属配
線の被着性を悪化させて1層目の金属配線との接続性を
悪化させるという問題が生じている。
〔問題点を解決するための手段〕 本発明の半導体集積回路装置は、オルガノ・シロキサン
樹脂を用いた眉間膜における開口からのガスの噴出を防
止して2層目金属配線の被着性を向上し、1.2層目金
属配線の相互の接続性の向上を図るものである。
本発明の半導体集積回路装置は、層間膜を下層のオルガ
ノ・シロキサン樹脂膜と上層の絶縁膜とで構成し、この
層間膜に形成した開口の内部側壁にオルガノ・シロキサ
ン樹脂膜を覆う第2の絶縁膜を形成した構成としている
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の断面図である。図のように
、シリコン基!tIi1の表面にはフィールド酸化膜2
を約1.011mの厚さに成長させ、この上には所要パ
ターンをしたアルミニウム膜からなる1層目の金属配線
3を形成している。そして、この1層目の金属配線3を
眉間膜4で被覆し、この上に所要パターンの2層目の金
属配線5をアルミニウム膜で形成している。この2層目
の金属配線5は眉間膜4に形成した開口6を通して前記
1層目の金属配線3に電気接続している。
前記層間膜4は、最下層のCVDシリコン酸化膜7と、
この上に設けた下層のオルガノ・シロキサン樹脂膜8と
、上層のシリコン酸化膜9とで3層に構成している。そ
して、この層間膜4に設けた前記開口6の内部側壁には
この開口内に露呈される前記オルガノ・シロキサン樹脂
膜7の端部を覆うように第2の絶縁膜としてのシリコン
窒化膜10を形成している。
この多層配線構造の製造方法を第2図(a)。
(b)を用いて説明する。
先ず、同図(a)のようにシリコン基板l上にフィール
ド酸化膜2を形成した後、スパッタ法により全面に1.
0μmの厚さのアルミニウム膜を被着させ、フォトリソ
グラフィ技術によりこれをパターン形成して171目の
金属配線3を形成する。
そして、この上にCVD法によりシリコン酸化膜7を3
000人成長させ、その上には塗布方法によってオルガ
ノ・シロキサン樹脂膜8を形成する。更に、この上にス
パッタ法によりシリコン酸化膜9を5000人成長させ
、これにより3層構造の層間膜4を形成する。
しかる上で、前記1層目の金属配線3の所要位置上の層
間ff!4に開口6をエツチングによって開設する。
次いで、同図(b)のように、プラズマCVD法によっ
てシリコン窒化膜11を2000人の厚さで開口6を含
む眉間膜4上の全面に成長させる。そして、これを異方
性エツチング法によりエツチング除去することにより、
このシリコン窒化膜11は開口6の内部側壁においての
み第2の絶縁膜としてのシリコン窒化膜10として残存
される。このシリコン窒化膜10は開口6内において前
記オルガノ・シロキサン樹脂膜8の端部を覆い、その露
呈を防止することになる。
以下、スパッタ法によりアルミニウム膜を被着させ、か
つフォトリソグラフィ技術によりこれを所要パターンに
形成することにより2層目の金属配線5を形成でき、第
1図に示す多層配線構造を構成できる。
このように構成した半導体集積回路装置では、層間膜4
に開口6を開設した後に、2層目の金属配線5を被着す
べくスパッタ処理を行っても、オルガノ・シロキサン樹
脂膜8の端部は開口6の内部側壁に形成したシリコン窒
化膜10によって覆われているため露呈されることはな
く、このオルガノ・シロキサン樹脂膜8からガスが噴出
されることはない。したがって、2層目のアルミニウム
膜の被着を良好に行って2層目の金属配線5と、1層目
の金属配線3との電気接続を好適なものに確保できる。
また、オルガノ・シロキサン膜8を塗布形成することに
より、眉間膜4の被覆性を改善してその上面の平坦化を
図ることもでき、1層目の金属配線3の段差部における
2層目の金属配vA5の断線を防止することもできる。
なお、本発明では眉間膜4をシリコン酸化膜7゜オルガ
ノ・シロキサン樹脂膜8及びシリコン窒化膜9の3層に
構成しているが、最下層のシリコン酸化膜7は省略して
もよい。また、シリコン窒化膜9及び10は他の材質の
絶縁膜であってもよい。
更に、3層以上の配線構造においても同様に適用するこ
とができる。
〔発明の効果〕
以上説明したように本発明は、眉間膜を下層のオルガノ
・シロキサン樹脂膜と上層の絶縁膜とで構成し、この眉
間膜に形成した開口の内部側壁にオルガノ・シロキサン
樹脂膜を覆う第2の絶縁膜を形成した構成としているの
で、層間膜上に2層目の金属配線を被着する処理時にお
いてもオルガノ・シロキサン樹脂からガスが噴出される
ことはなく、2層目の金属配線を好適に被着形成して1
層目の金属配線との良好なコンタクトを取ることができ
、半導体集積回路装置の歩留の向上を達成できる。また
、層間膜にオルガノ・シロキサン樹脂膜を用いたことに
より2層目金属配線の段差部における断線防止を達成で
きることは勿論言うまでもなく、高集積度でかつ高倍転
性の半導体集積回路装置を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図(a)、 
 (b)は本発明の製造方法の一例を工程順に示す断面
図である。 l・・・シリコン基板、2・・・フィールド酸化膜、3
・・・1層目の金属配線、4・・・層間膜、5・・・2
層目の金属配線、6・・・開口、7・・・シリコン酸化
膜、8・・・オルガノ・シロキサン樹脂膜、9.10・
・・シリコン窒化膜。

Claims (1)

  1. 【特許請求の範囲】 1、下層の配線上に層間膜を形成するとともにこの層間
    膜上に上層の配線を形成し、前記層間膜に設けた開口を
    通してこれら上、下層の配線を相互に接続した多層配線
    構造を有する半導体集積回路装置において、前記層間膜
    を少なくとも下層のオルガノ・シロキサン樹脂膜と上層
    の絶縁膜とで多層に構成するとともに、前記開口の内部
    側壁にはこの開口内に露呈される前記オルガノ・シロキ
    サン樹脂膜の端部を覆う第2の絶縁膜を形成したことを
    特徴とする半導体集積回路装置。 2、層間膜の上層の絶縁膜及び第2の絶縁膜を夫々シリ
    コン窒化膜で構成してなる特許請求の範囲第1項記載の
    半導体集積回路装置。
JP25467185A 1985-11-15 1985-11-15 半導体集積回路装置 Pending JPS62115746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25467185A JPS62115746A (ja) 1985-11-15 1985-11-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25467185A JPS62115746A (ja) 1985-11-15 1985-11-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS62115746A true JPS62115746A (ja) 1987-05-27

Family

ID=17268242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25467185A Pending JPS62115746A (ja) 1985-11-15 1985-11-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS62115746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273334A (ja) * 1988-04-26 1989-11-01 Nec Corp 半導体装置の製造方法
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273334A (ja) * 1988-04-26 1989-11-01 Nec Corp 半導体装置の製造方法
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges

Similar Documents

Publication Publication Date Title
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
JP2960538B2 (ja) 半導体装置の製造方法
JPS62295437A (ja) 多層配線形成法
JPS62115746A (ja) 半導体集積回路装置
JP2508831B2 (ja) 半導体装置
JPH02142162A (ja) 半導体装置およびその製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH036827A (ja) 半導体装置の製造方法
JP2702010B2 (ja) 半導体装置の製造方法
JPH05226475A (ja) 半導体装置の製造方法
JPS63137456A (ja) 半導体集積回路の製造方法
JPH02111052A (ja) 多層配線形成法
JPH0415926A (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPS6072248A (ja) 半導体装置及びその製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH08213763A (ja) 多層配線基板及びその製造方法
JPH0319228A (ja) 半導体集積回路装置の製造方法
JPS6146973B2 (ja)
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPH0645460A (ja) 多層配線構造の半導体装置とその製造方法
JPH09330976A (ja) 半導体装置の製造方法
JPS5895839A (ja) 半導体装置の製造方法
JPS63308346A (ja) 半導体装置
JPS63182838A (ja) 半導体装置の製造方法