JPH0645460A - 多層配線構造の半導体装置とその製造方法 - Google Patents

多層配線構造の半導体装置とその製造方法

Info

Publication number
JPH0645460A
JPH0645460A JP21860092A JP21860092A JPH0645460A JP H0645460 A JPH0645460 A JP H0645460A JP 21860092 A JP21860092 A JP 21860092A JP 21860092 A JP21860092 A JP 21860092A JP H0645460 A JPH0645460 A JP H0645460A
Authority
JP
Japan
Prior art keywords
insulating film
film
protective
wiring
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21860092A
Other languages
English (en)
Inventor
Nobuyuki Suetomi
信行 末富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP21860092A priority Critical patent/JPH0645460A/ja
Publication of JPH0645460A publication Critical patent/JPH0645460A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 層間絶縁膜の信頼性を高め、製造歩留まりを
高める。 【構成】 半導体素子が形成されたシリコン基板2上に
絶縁膜4を介して第1層目メタル配線6が形成され、配
線6上にはPSG膜などの主絶縁膜8が被覆され、主絶
縁膜8上には窒化シリコン膜の保護絶縁膜10が被覆さ
れている。保護絶縁膜10上には第2層目のメタル配線
12が形成されている。保護絶縁膜10が層間絶縁膜の
耐湿性を高め、スルーホール形成時の耐エッチング保護
膜となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は少なくとも2層の配線を
有する多層配線構造の半導体装置とその製造方法に関す
るものである。
【0002】
【従来の技術】多層配線構造の半導体装置では、層間絶
縁膜のスルーホールを介して下層配線と上層配線が接続
される。層間絶縁膜にスルーホールを形成するエッチン
グ工程では、層間絶縁膜上にスルーホール形成用のレジ
ストパターンが形成され、そのレジストパターンをマス
クとして層間絶縁膜にエッチングを施すことによってス
ルーホールが形成される。そのエッチング工程では層間
絶縁膜のスルーホール部分のエッチングとともにレジス
ト膜もエッチングにより膜厚が減少していく。下層配線
を被覆している層間絶縁膜表面には段差があるので、層
間絶縁膜のエッチングにともなってレジスト膜厚が減少
していったとき、スルーホールの形成が完了する前にレ
ジスト膜のなくなる部分が発生してその部分の層間絶縁
膜までエッチングされる不都合が生じる虞れがある。ス
ルーホール部分以外の層間絶縁膜がエッチングされる
と、上層配線を形成したときにスルーホール以外の部分
で層間絶縁膜の膜厚が薄くなったり、下層配線が露出す
る不都合が生ずる。その結果、できあがった半導体装置
の信頼性が低下したり製造工程の歩留まりが低下する。
【0003】
【発明が解決しようとする課題】本発明の第1の目的
は、層間絶縁膜の信頼性の高い半導体装置を提供するこ
とである。本発明の第2の目的は、製造歩留まりを高め
る製造方法を提供することである。
【0004】
【課題を解決するための手段】本発明では、2層配線間
の層間絶縁膜は主絶縁膜上に保護絶縁膜が積層された2
層構造のものであり、保護絶縁膜はスルーホール形成時
のエッチング速度が主絶縁膜よりも小さくなる材質のも
のが選ばれる。好ましい態様では、主絶縁膜がPSG膜
やBPSG膜などの酸化シリコン膜、保護絶縁膜が窒化
シリコン膜である。
【0005】本発明の製造方法は、次の工程(A)から
(D)を含んで2層配線を形成する。(A)半導体装置
の下層配線上を主絶縁膜で被覆する工程、(B)主絶縁
膜上にエッチング速度が主絶縁膜よりも小さくなる保護
絶縁膜を被覆する工程、(C)保護絶縁膜上にスルーホ
ール形成用のレジストパターンを形成し、それをマスク
としてまず保護絶縁膜をエッチングによりパターン化
し、次に再び前記レジストパターンをマスクとして保護
絶縁膜膜よりも主絶縁膜の方がエッチング速度が大きく
なる条件で主絶縁膜をエッチングしてスルーホールを形
成する工程、(D)前記レジスト膜を除去した後、保護
絶縁膜を除去し又は除去しないで、全面に上層配線用の
メタル膜を形成し、それにパターン化を施して上層配線
を形成する工程。
【0006】
【作用】層間絶縁膜として主絶縁膜と保護絶縁膜の2種
類の絶縁膜が積層されたものを使用しているので、保護
絶縁膜が例えば窒化シリコン膜のように緻密な絶縁膜で
あれば、層間絶縁膜を通って下層配線に水分が侵入する
のを防いで耐湿性を向上させる。製造方法においては、
主絶縁膜上に保護絶縁膜としてスルーホール形成時のエ
ッチングにおいて主絶縁膜よりもエッチング速度が小さ
くなる絶縁膜を被覆したので、スルーホール形成のため
の主絶縁膜のエッチングにおいては、仮りに部分的にス
ルーホール以外の部分でレジストがなくなったとしても
保護絶縁膜がエッチング保護膜として作用し、主絶縁膜
の膜厚が減少したり、不所望の部分で下層配線が露出し
たりすることがない。
【0007】
【実施例】図1は本発明の半導体装置の一実施例を表わ
したものである。多層配線のうち半導体基板上の第1層
目配線とその上の第2層目配線を表わしている。(A)
は平面図、(B)は(A)のA−A´線位置での断面図
である。不純物拡散などによって半導体素子が形成され
たシリコン基板2上に絶縁膜4が形成され、その絶縁膜
4上に第1層目のメタル配線6が例えば膜厚6000〜
9000Åのアルミニウム膜(約1%のシリコンを含ん
だもの)により形成され、絶縁膜4のコンタクトホール
を介してシリコン基板2の所定の部分と接続されてい
る。配線6上にはPSG膜やBPSG膜などの主絶縁膜
8が例えば約8000Åの厚さに被覆され、主絶縁膜8
上には保護絶縁膜として膜厚が1000〜2000Åの
窒化シリコン膜10が被覆されている。主絶縁膜8と保
護絶縁膜10によって層間絶縁膜を構成している。保護
絶縁膜10上には膜厚が6000〜9000Åのアルミ
ニウム膜(約1%のシリコンを含んだもの)による第2
層目の配線が形成されている。第1層目配線6と第2層
目配線12の間は層間絶縁膜8,10に形成されたスル
ーホール14を介して接続されている。第2層目配線1
2上には更に同様の積層構造の層間絶縁膜が形成されて
多層配線が形成されることがある。最終的には最上層は
パッシベーション膜で被覆される。
【0008】図2により一実施例を製造する方法を説明
する。図2は層間絶縁膜にスルーホールを形成する工程
までを示したものである。 (A)半導体素子が形成されたシリコン基板2上にシリ
コン酸化膜などの絶縁膜4を形成し、コンタクトホール
を形成した後、膜厚が6000〜9000Åで約1%の
シリコンを含むアルミニウム膜を堆積し、写真製版とエ
ッチングによりパターン化を施して第1層目メタル配線
6を形成する。第1層目メタル配線6上を膜厚約800
0ÅのPSG膜などの酸化シリコン膜の絶縁膜8で被覆
する。
【0009】(B)絶縁膜8上に膜厚1000〜200
0Åの窒化シリコン膜10をプラズマCVD法など、下
層配線6に悪影響を与えない程度の低温で堆積する。 (C)窒化シリコン膜10上にレジスト膜を形成し、写
真製版によりスルーホール部分に開口をもつレジストパ
ターン20を形成する。レジストパターン20をマスク
として、まず窒化シリコン膜10をパターン化するため
のエッチングをNF3を用いたドライエッチングで行な
い、スルーホール部分に絶縁膜8を露出させる。
【0010】(D)絶縁膜8が露出したところでエッチ
ングガスをフッ化炭素系に切り換えて絶縁膜8をエッチ
ングし、スルーホール14を形成する。フッ化炭素系の
ドライエッチングでは窒化シリコン膜のエッチング速度
はPSG膜などの酸化シリコン膜のエッチング速度に比
べて小さくなる。そのため、絶縁膜8をエッチングする
工程で仮りにスルーホール部以外の部分でレジスト20
がなくなったとしても、窒化シリコン膜10がエッチン
グの保護膜として作用し、絶縁膜8がエッチングされる
のを防ぐ。その後、レジスト20を除去し、第2層目の
メタル配線を形成する。第2層目配線用のメタル膜を堆
積する前に、保護絶縁膜の窒化シリコン膜10は除去し
てもよく、そのまま残しておいてもよい。
【0011】保護絶縁膜の窒化シリコン膜10を層間絶
縁膜の一部として残す場合は、窒化シリコン膜は酸化シ
リコン膜に比べて応力が大きいので、下層の配線に大き
な応力を与えない程度に薄く、かつ酸化シリコン膜のエ
ッチングの際の耐エッチング保護膜として作用するのに
必要な膜厚に設定する。そのような膜厚としては実施例
に示された1000〜2000Åが適当である。実施例
は単に一例を示したに過ぎず、本発明は実施例の記載に
限定されるものではない。
【0012】
【発明の効果】請求項1の本発明では層間絶縁膜の保護
絶縁膜がスルーホール形成のためのエッチングにおいて
保護膜として作用し、層間絶縁膜の信頼性の高い半導体
装置となる。請求項2のように、保護絶縁膜が窒化シリ
コン膜である場合には、酸化シリコン膜のみの層間絶縁
膜よりも耐湿性に優れた層間絶縁膜となり、半導体装置
の信頼性が高まる。本発明による製造方法では、層間絶
縁膜にスルーホールを形成するエッチング工程では、レ
ジストがスルーホール部以外でなくなってもその部分で
層間絶縁膜がエッチングされることがなく、スルーホー
ル形成の歩留まりが形成する。この保護絶縁膜は後に除
去してもよいが、除去しなくても絶縁膜であるので層間
絶縁膜の一部として残すことができ、製造工程数の増加
を少なく抑えることができる。
【図面の簡単な説明】
【図1】一実施例を示す図であり、(A)は平面図、
(B)は(A)のA−A´線位置での断面図である。
【図2】製造方法の一実施例を示す工程断面図である。
【符号の説明】
2 シリコン基板 4 絶縁膜 6 下層配線 8 主絶縁膜 10 保護絶縁膜 12 上層配線 14 スルーホール 20 レジストパターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも2層の配線を有し、その2層
    配線間の層間絶縁膜は主絶縁膜上に保護絶縁膜が積層さ
    れた2層構造のものであり、前記保護絶縁膜はスルーホ
    ール形成時のエッチング速度が主絶縁膜よりも小さくな
    る材質のものであることを特徴とする半導体装置。
  2. 【請求項2】 前記主絶縁膜が酸化シリコン膜、前記保
    護絶縁膜が窒化シリコン膜である請求項1に記載の半導
    体装置。
  3. 【請求項3】 以下の工程(A)から(D)を含んで少
    なくとも2層配線を形成する半導体装置の製造方法。 (A)半導体装置の下層配線上を主絶縁膜で被覆する工
    程、 (B)主絶縁膜上にエッチング速度が主絶縁膜よりも小
    さくなる保護絶縁膜を被覆する工程、 (C)保護絶縁膜上にスルーホール形成用のレジストパ
    ターンを形成し、それをマスクとしてまず保護絶縁膜を
    エッチングによりパターン化し、次に再び前記レジスト
    パターンをマスクとして保護絶縁膜膜よりも主絶縁膜の
    方がエッチング速度が大きくなる条件で主絶縁膜をエッ
    チングしてスルーホールを形成する工程、 (D)前記レジスト膜を除去した後、保護絶縁膜を除去
    し又は除去しないで、全面に上層配線用のメタル膜を形
    成し、それにパターン化を施して上層配線を形成する工
    程。
JP21860092A 1992-07-24 1992-07-24 多層配線構造の半導体装置とその製造方法 Pending JPH0645460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21860092A JPH0645460A (ja) 1992-07-24 1992-07-24 多層配線構造の半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21860092A JPH0645460A (ja) 1992-07-24 1992-07-24 多層配線構造の半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH0645460A true JPH0645460A (ja) 1994-02-18

Family

ID=16722503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21860092A Pending JPH0645460A (ja) 1992-07-24 1992-07-24 多層配線構造の半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0645460A (ja)

Similar Documents

Publication Publication Date Title
JP2960538B2 (ja) 半導体装置の製造方法
JPH0645460A (ja) 多層配線構造の半導体装置とその製造方法
JP2515408B2 (ja) バイポ−ラ型半導体装置
JPH0629401A (ja) 半導体素子およびその製造方法
JPH06204345A (ja) 半導体装置
JPH09199588A (ja) 半導体装置の製造方法
JPH0612789B2 (ja) 半導体装置
JPH11265938A (ja) 半導体装置及びその製造方法
JPH03280431A (ja) 多層配線の製造方法および装置
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPS62115746A (ja) 半導体集積回路装置
JP2758765B2 (ja) 半導体装置の製造方法
JPH0547764A (ja) 半導体装置とその製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH1126577A (ja) 配線間コンタクトおよびその形成方法
JPH08250481A (ja) 半導体装置及び絶縁膜ドライエッチング方法
JPH065721A (ja) ビアホールの形成方法
JPH05283400A (ja) 半導体装置
JPH0536842A (ja) 多層配線形成法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPH0794548A (ja) 半導体装置及びその製造方法
JPS6146973B2 (ja)
JPH0228324A (ja) 半導体装置の製造方法
JPH0567687A (ja) 半導体装置及びその製造方法
JPH0448634A (ja) 半導体装置の製造方法