JPS63137456A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS63137456A JPS63137456A JP28315986A JP28315986A JPS63137456A JP S63137456 A JPS63137456 A JP S63137456A JP 28315986 A JP28315986 A JP 28315986A JP 28315986 A JP28315986 A JP 28315986A JP S63137456 A JPS63137456 A JP S63137456A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- aluminum
- opening part
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 36
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000003628 erosive effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板上に二層以上の金属配線を有する半
導体集積回路に関し、特にこれらの配線層を接続するス
ルーホールを配線幅よりも大きく形成してなる半導体集
積回路の製造方法に関する。
導体集積回路に関し、特にこれらの配線層を接続するス
ルーホールを配線幅よりも大きく形成してなる半導体集
積回路の製造方法に関する。
従来、半導体基板上に形成した多層配線を相互に接続す
る場合、上層及び下層の配線に対して、これよりも幅寸
法の小さな所謂内抜きの開孔部（スルーホール）により
接続を行っている。しかしながら、配線のピッチが狭く
なり、集積度が高くなるにつれ、このような内抜きのス
ルーホールを形成する余裕がなくなり、配線よりも幅寸
法の大きな外抜きのスルーホールを形成する必要が生じ
ている。例えば、第３図のように下層の第１アルミ配線
１３と、上層の第２アルミ配線１８を接続するスルーホ
ール１５を、これらアルミ配線１３．１８よりも幅寸法
の大きな矩形状に形成している。
る場合、上層及び下層の配線に対して、これよりも幅寸
法の小さな所謂内抜きの開孔部（スルーホール）により
接続を行っている。しかしながら、配線のピッチが狭く
なり、集積度が高くなるにつれ、このような内抜きのス
ルーホールを形成する余裕がなくなり、配線よりも幅寸
法の大きな外抜きのスルーホールを形成する必要が生じ
ている。例えば、第３図のように下層の第１アルミ配線
１３と、上層の第２アルミ配線１８を接続するスルーホ
ール１５を、これらアルミ配線１３．１８よりも幅寸法
の大きな矩形状に形成している。
ところで、このような外抜きのスルーホール１５を埋設
する方法として、比較的被覆性の良好な無電解金属メッ
キ法が検討されている。
する方法として、比較的被覆性の良好な無電解金属メッ
キ法が検討されている。
この方法はまず、第４図（ａ）に示すようにシリコン基
板１１上に形成されたシリコン酸化膜１２上に、第１ア
ルミ配線１３を形成し、その後、眉間絶縁膜１４を形成
し、さらに外抜きスルーホール１５を形成する。
板１１上に形成されたシリコン酸化膜１２上に、第１ア
ルミ配線１３を形成し、その後、眉間絶縁膜１４を形成
し、さらに外抜きスルーホール１５を形成する。
その後、第４図（ｂ）に示すようにめっき膜１７を形成
し、かつこの上に第２アルミ配線１８を形成して第１及
び第２アルミ配線１３．１８の接続を行っていた。なお
、第４図（ａ）、 （ｂ）は第３図のＡ−Ａの断面を
示している。
し、かつこの上に第２アルミ配線１８を形成して第１及
び第２アルミ配線１３．１８の接続を行っていた。なお
、第４図（ａ）、 （ｂ）は第３図のＡ−Ａの断面を
示している。
上述した従来の無電解めっき法による、外抜きスルーホ
ールの埋設法では、第４図（ｂ）に示すようにスルーホ
ール１５の底部の端にめっき膜が形成されずに空洞２０
が生じることがある。これは、無電解めっき法では、め
っき膜１７が下地金属膜（ここでは第１アルミ配線１３
）の周囲に等友釣に被着するため、スルーホール１５の
開孔時のエツチングオーバーにより形成された、シリコ
ン酸化膜１２のエツチングされた領域（第１アルミ配線
の底部より深い）には、めっき膜が被着しないためであ
る。このため、前述した空洞２０を中心としてクラック
が発生したり、アルミ配線が浸食される等の信頼性上の
問題が発生している。
ールの埋設法では、第４図（ｂ）に示すようにスルーホ
ール１５の底部の端にめっき膜が形成されずに空洞２０
が生じることがある。これは、無電解めっき法では、め
っき膜１７が下地金属膜（ここでは第１アルミ配線１３
）の周囲に等友釣に被着するため、スルーホール１５の
開孔時のエツチングオーバーにより形成された、シリコ
ン酸化膜１２のエツチングされた領域（第１アルミ配線
の底部より深い）には、めっき膜が被着しないためであ
る。このため、前述した空洞２０を中心としてクラック
が発生したり、アルミ配線が浸食される等の信頼性上の
問題が発生している。
本発明は、空洞が生じることなく信頼性の安定したスル
ーホール構造を形成可能な半導体集積回路の製造方法を
提供することを目的としている。
ーホール構造を形成可能な半導体集積回路の製造方法を
提供することを目的としている。
本発明の半導体集積回路の製造方法は、半導体基板上に
選択的に第一配線を形成しかつこの上に絶縁膜を形成す
る工程と、この絶縁膜に選択的に第一配線より幅の大き
い開孔部を開設する工程と、前記開孔部の側壁を含む開
孔部内の露呈領域に金属薄膜を被着する工程と、この金
属薄膜を形成した開孔部に無電解めっき法によりめっき
膜を形成する工程と、少なくともこの上を通る第二配線
を形成する工程を含むものである。
選択的に第一配線を形成しかつこの上に絶縁膜を形成す
る工程と、この絶縁膜に選択的に第一配線より幅の大き
い開孔部を開設する工程と、前記開孔部の側壁を含む開
孔部内の露呈領域に金属薄膜を被着する工程と、この金
属薄膜を形成した開孔部に無電解めっき法によりめっき
膜を形成する工程と、少なくともこの上を通る第二配線
を形成する工程を含むものである。
次に、本発明を図面を参照して説明する。
て説明する。
第１図（ａ）及び（ｂ）は本発明の第１実施例を製造工
程順に示す断面図であり、前記第３図のＡ−Ａに相当す
る断面図である。
程順に示す断面図であり、前記第３図のＡ−Ａに相当す
る断面図である。
先ず、第１図（ａ）においてシリコン基板１上に形成さ
れたシリコン酸化膜２上に、選択的に第１層目のアルミ
配線３を膜厚１．０μｍで形成し、その後、膜厚が１．
５μｍの眉間絶縁膜４を形成して第１層目のアルミ配線
３を被覆する。そして、この第１アルミ配線３の所要箇
所の眉間絶縁膜４を選択的にエツチングして配線幅より
も大幅の開孔部５を開孔する。
れたシリコン酸化膜２上に、選択的に第１層目のアルミ
配線３を膜厚１．０μｍで形成し、その後、膜厚が１．
５μｍの眉間絶縁膜４を形成して第１層目のアルミ配線
３を被覆する。そして、この第１アルミ配線３の所要箇
所の眉間絶縁膜４を選択的にエツチングして配線幅より
も大幅の開孔部５を開孔する。
次いで、シリコン基板１の前面に対してスパッタ法によ
り膜厚１０００人のアルミ膜を形成し、かつこれを異方
性エツチングすることにより、前記開孔部５の側壁及び
第１アルミ配線３の側壁等にのみアルミ膜６を形成する
。
り膜厚１０００人のアルミ膜を形成し、かつこれを異方
性エツチングすることにより、前記開孔部５の側壁及び
第１アルミ配線３の側壁等にのみアルミ膜６を形成する
。
続いて、第１図（ｂ）のように無電解めっき法によりア
ルミめっき膜７を形成すると、このアルミめっき膜７は
前記スパッタ法により形成されたアルミ膜６の表面及び
第１アルミ配線３の表面に形成される。このため、開孔
部５内の露呈面に無電解めっきが行われない部分が生じ
ることはなく、空洞が発生されることはない。
ルミめっき膜７を形成すると、このアルミめっき膜７は
前記スパッタ法により形成されたアルミ膜６の表面及び
第１アルミ配線３の表面に形成される。このため、開孔
部５内の露呈面に無電解めっきが行われない部分が生じ
ることはなく、空洞が発生されることはない。
その後、少なくともこの開孔部５上を通るように第２層
目のアルミ配線８を形成することにより、相互に接続さ
れた２層配線構造を得ることができる。
目のアルミ配線８を形成することにより、相互に接続さ
れた２層配線構造を得ることができる。
したがって、この方法により形成されたスルーホールで
は、開孔部５内に空洞が生じることがないので、クラッ
クの発生やアルミ配線の浸食が生じることはなく、信頼
性の高い配線構造を得ることができる。
は、開孔部５内に空洞が生じることがないので、クラッ
クの発生やアルミ配線の浸食が生じることはなく、信頼
性の高い配線構造を得ることができる。
第２図（ａ）及び（ｂ）は、本発明の第２実施例を製造
工程順に示す第１図と同様の図である。
工程順に示す第１図と同様の図である。
第・２図（ａ）のように、第１実施例と同様にしてスル
ーホールとしての開孔部５を形成した後に、開孔部５を
形成する際にマスク材として使用したレジスト９を残し
たまま、スパッタ法により１０００人の膜厚のスパッタ
アルミ膜６を形成する。そして、リフトオフ法により前
記レジスト９とともにこの上のスパッタアルミ膜を除去
し、開孔部５の側面を含む内面にのみスパッタアルミ膜
６を残存させる。
ーホールとしての開孔部５を形成した後に、開孔部５を
形成する際にマスク材として使用したレジスト９を残し
たまま、スパッタ法により１０００人の膜厚のスパッタ
アルミ膜６を形成する。そして、リフトオフ法により前
記レジスト９とともにこの上のスパッタアルミ膜を除去
し、開孔部５の側面を含む内面にのみスパッタアルミ膜
６を残存させる。
その後は、第１実施例と同様に無電解めっき法によりめ
っき膜７を形成し、更にこの上を通るように第２層目ア
ルミ配線８を形成すれば、第２図（ｂ）に示す相互に接
続された２層配線構造を得ることができる。
っき膜７を形成し、更にこの上を通るように第２層目ア
ルミ配線８を形成すれば、第２図（ｂ）に示す相互に接
続された２層配線構造を得ることができる。
この第２実施例においても、前記第１実施例と同様に開
孔部５内における空洞の発生を防止できクラックの発生
やアルミ配線の浸食を防止できる１ここで、スパッタア
ルミ膜の厚さは適宜に変更することは可能である。
孔部５内における空洞の発生を防止できクラックの発生
やアルミ配線の浸食を防止できる１ここで、スパッタア
ルミ膜の厚さは適宜に変更することは可能である。
以上説明したように本発明は、絶縁膜に開設した開孔部
内の露呈領域に金属薄膜を被着した上で無電解めっき法
によりめっき膜を形成する工程を含んでいるので、開孔
部の側壁等のようにめっき膜を被着する必要のある所に
は全て金属膜が存在し、めっき膜がくまなく形成されて
空洞が発生することはなく、クランクの発生やアルミ配
線の浸食等を防止して信頼性的に安定した多層配線構造
を得ることができる。
内の露呈領域に金属薄膜を被着した上で無電解めっき法
によりめっき膜を形成する工程を含んでいるので、開孔
部の側壁等のようにめっき膜を被着する必要のある所に
は全て金属膜が存在し、めっき膜がくまなく形成されて
空洞が発生することはなく、クランクの発生やアルミ配
線の浸食等を防止して信頼性的に安定した多層配線構造
を得ることができる。
第１図（ａ）及び（ｂ）は本発明の第１実施例を製造工
程順に示す断面図、第２図（ａ）及び（ｂ）は本発明の
第２実施例を製造工程順に示す断面図、第３図は２層配
線構造のスルーホールの平面図、第４図（ａ）及び（ｂ
）は従来の製造方、 法を工程順に示す断面図である
。 、 １・・・シリコン基板、２・・・シリコン酸化膜
、３・・・第１アルミ配線、４・・・層間絶縁膜、５・
・・開孔部、６・・・スパッタアルミ膜、７・・・めっ
き膜、８・・・第２アルミ配線、９・・・レジスト、１
１・・・シリコン基板、１２・・・シリコン酸化膜、１
３・・・第１アルミ配線、１４・・・層間絶縁膜、１５
・・・開孔部、１７・・・めっき第１図 第２図 第３図
程順に示す断面図、第２図（ａ）及び（ｂ）は本発明の
第２実施例を製造工程順に示す断面図、第３図は２層配
線構造のスルーホールの平面図、第４図（ａ）及び（ｂ
）は従来の製造方、 法を工程順に示す断面図である
。 、 １・・・シリコン基板、２・・・シリコン酸化膜
、３・・・第１アルミ配線、４・・・層間絶縁膜、５・
・・開孔部、６・・・スパッタアルミ膜、７・・・めっ
き膜、８・・・第２アルミ配線、９・・・レジスト、１
１・・・シリコン基板、１２・・・シリコン酸化膜、１
３・・・第１アルミ配線、１４・・・層間絶縁膜、１５
・・・開孔部、１７・・・めっき第１図 第２図 第３図
Claims (3)
- （１）半導体基板上に選択的に第一配線を形成しかつこ
の上に絶縁膜を形成する工程と、この絶縁膜に選択的に
前記第一配線より幅の大きい開孔部を開設する工程と、
前記開孔部の側壁を含む開孔部内の露呈領域に金属薄膜
を被着する工程と、前記金属薄膜を形成した開孔部に無
電解めっき法によりめっき膜を形成する工程と、少なく
とも前記開孔部上を通る第二配線を形成する工程を含む
ことを特徴とする半導体集積回路の製造方法。 - （２）金属薄膜はスパッタ法により形成した金属膜であ
る特許請求の範囲第１項記載の半導体集積回路の製造方
法。 - （３）金属薄膜は１０００Å以下の厚さである特許請求
の範囲第１項又は第２項記載の半導体集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28315986A JPS63137456A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28315986A JPS63137456A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63137456A true JPS63137456A (ja) | 1988-06-09 |
Family
ID=17661958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28315986A Pending JPS63137456A (ja) | 1986-11-29 | 1986-11-29 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63137456A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183536A (ja) * | 1989-01-09 | 1990-07-18 | Nec Corp | 半導体装置 |
| JPH0320036A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2007242883A (ja) * | 2006-03-08 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-29 JP JP28315986A patent/JPS63137456A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183536A (ja) * | 1989-01-09 | 1990-07-18 | Nec Corp | 半導体装置 |
| JPH0320036A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2007242883A (ja) * | 2006-03-08 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH098130A (ja) | 半導体デバイスのビアホール形成方法 | |
| JPS63137456A (ja) | 半導体集積回路の製造方法 | |
| JP2001267269A (ja) | スパッタ方法及びそれを用いた半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| JP2000174128A (ja) | 半導体薄膜装置とその製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH03181195A (ja) | 配線基板の製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH0429357A (ja) | 半導体装置の製造方法 | |
| JPS6316640A (ja) | 半導体装置の製造方法 | |
| JPH05326462A (ja) | 半導体集積回路の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPH0216577B2 (ja) | ||
| JPH01220848A (ja) | 半導体装置の製造方法 |