JPH02156538A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02156538A JPH02156538A JP31114188A JP31114188A JPH02156538A JP H02156538 A JPH02156538 A JP H02156538A JP 31114188 A JP31114188 A JP 31114188A JP 31114188 A JP31114188 A JP 31114188A JP H02156538 A JPH02156538 A JP H02156538A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- insulating
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000576 coating method Methods 0.000 claims abstract description 40
- 239000011248 coating agent Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 12
- 238000001947 vapour-phase growth Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 3
- -1 silicon organic compound Chemical class 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 7
- 125000000217 alkyl group Chemical group 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁塗布膜
により平坦化する多層配線構造の半導体装置の製造方法
に関する。
により平坦化する多層配線構造の半導体装置の製造方法
に関する。
従来、多層配線に用いられる層間絶縁膜として気相成長
によるシリコン酸化膜、シリコン窒化膜等がある。しか
し、配線層を多層化するに従い、下層配線の凹凸がその
まま上層配線に反映してしまい上層配線のステップカバ
レージが悪化し、またエツチング微細加工が困難になっ
ていた。そこで配線層間絶縁膜の一部に絶縁塗布膜を使
用し、下層配線の凹凸を緩和し、表面を平坦化する技術
が実用化されている。
によるシリコン酸化膜、シリコン窒化膜等がある。しか
し、配線層を多層化するに従い、下層配線の凹凸がその
まま上層配線に反映してしまい上層配線のステップカバ
レージが悪化し、またエツチング微細加工が困難になっ
ていた。そこで配線層間絶縁膜の一部に絶縁塗布膜を使
用し、下層配線の凹凸を緩和し、表面を平坦化する技術
が実用化されている。
第３図は、この種の半導体装置の製造方法を説明する断
面図である。半導体素子を形成した半導体基板３０１上
にたとえば、シリコン酸化膜を第１絶縁膜３０２として
成長させ、その表面にアルミニウムの第１配線３０３を
形成する。続いて層量線縁膜となる第２絶縁膜３０４た
とえばプラズマ酸化膜を気相成長により被着し、絶縁塗
布膜３０５を塗布し、熱処理を施こし、絶縁塗布膜３０
５の溶媒を蒸発させる。次に第３絶縁膜３０６としてプ
ラズマ酸化膜を気相成長により被着した後、第１配線３
０３に達する開孔部３０７を選択的に設け、アルミニウ
ムのスパッタ蒸着により第２配線３０８を形成し、前記
開孔部３０７において第１配線３０３と接続する。
面図である。半導体素子を形成した半導体基板３０１上
にたとえば、シリコン酸化膜を第１絶縁膜３０２として
成長させ、その表面にアルミニウムの第１配線３０３を
形成する。続いて層量線縁膜となる第２絶縁膜３０４た
とえばプラズマ酸化膜を気相成長により被着し、絶縁塗
布膜３０５を塗布し、熱処理を施こし、絶縁塗布膜３０
５の溶媒を蒸発させる。次に第３絶縁膜３０６としてプ
ラズマ酸化膜を気相成長により被着した後、第１配線３
０３に達する開孔部３０７を選択的に設け、アルミニウ
ムのスパッタ蒸着により第２配線３０８を形成し、前記
開孔部３０７において第１配線３０３と接続する。
ここで絶縁塗布膜３０５として、シリコン酸化物に一部
アルキル基を含むシリコン有機化合物等をアルコール溶
媒に溶かした物質が使用されている。
アルキル基を含むシリコン有機化合物等をアルコール溶
媒に溶かした物質が使用されている。
上述した従来の製造方法では、開孔部３０７の側面に絶
縁塗布膜３０５が露出した構造となる。
縁塗布膜３０５が露出した構造となる。
この絶縁塗布膜３０５は一般に高い湿性を持っており第
゛２配線層を形成する際、あるいはその後の熱処理工程
において開孔部に露出した部分よりＨ２Ｏ等が排出され
配線物質の腐食等が発生する恐れがある。
゛２配線層を形成する際、あるいはその後の熱処理工程
において開孔部に露出した部分よりＨ２Ｏ等が排出され
配線物質の腐食等が発生する恐れがある。
本発明の目的は、上述１−だ欠点を除去し、多層配線に
おける良好な開孔部を有する半導体装置の製造方法を提
供するものである。
おける良好な開孔部を有する半導体装置の製造方法を提
供するものである。
本発明の半導体装置の製造方法は、半導体素子を形成し
た半導体基板に第１絶縁膜を被着し、素子電極部を開孔
する工程と前記素子電極部を覆い第１絶縁膜上に第１配
線を形成する工程と、第２絶縁膜を気相成長法により前
記第１絶縁膜および第１配線上に被着させる工程と、前
記第２絶縁膜上にシリコン酸化物に一部アルキル基を含
むシリコン有機化合物からなる絶縁塗布膜を被着させ成
膜する工程と前記絶縁塗布膜上に気相成長法により第３
絶縁膜を被着させる工程と前記第１配線に少なくとも達
する開孔部を選択的に設ける工程と前記開孔部の側面に
露出した前記絶縁塗布膜の表面より０．２〜０，５μｍ
の深さにわたり除去する工程と、少なくとも前記絶縁塗
布膜を除去した領域に気相成長法により形成した第４絶
縁膜を埋込む工程と、前記開孔部を通して前記第１配線
に接続される第２配線を形成する工程とを有している。
た半導体基板に第１絶縁膜を被着し、素子電極部を開孔
する工程と前記素子電極部を覆い第１絶縁膜上に第１配
線を形成する工程と、第２絶縁膜を気相成長法により前
記第１絶縁膜および第１配線上に被着させる工程と、前
記第２絶縁膜上にシリコン酸化物に一部アルキル基を含
むシリコン有機化合物からなる絶縁塗布膜を被着させ成
膜する工程と前記絶縁塗布膜上に気相成長法により第３
絶縁膜を被着させる工程と前記第１配線に少なくとも達
する開孔部を選択的に設ける工程と前記開孔部の側面に
露出した前記絶縁塗布膜の表面より０．２〜０，５μｍ
の深さにわたり除去する工程と、少なくとも前記絶縁塗
布膜を除去した領域に気相成長法により形成した第４絶
縁膜を埋込む工程と、前記開孔部を通して前記第１配線
に接続される第２配線を形成する工程とを有している。
そのため、第１および第２の配線の接続される開孔部に
絶縁塗布膜が露出しない構造を得ることができる。
絶縁塗布膜が露出しない構造を得ることができる。
次に本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例を工程順に説明する断
面図である。半導体素子を形成した半導体基板１０１上
にンリコン酸化膜からなる第１絶縁膜１０２を気相成長
により被着させ、素子電極部において開孔する。次にア
ルミニウムを蒸着し、第１配線１０３を形成し、その上
に酸化膜あるいは窒化膜からなる第２絶縁膜１０４を気
相成長により形成し層間絶縁膜とする。このときの膜厚
は、第１配線１０３の最小間隔の１７２以下が望ましい
。次に絶縁塗布膜１０５を塗布し、熱処理を施こす。塗
布方法としてはたとえば、回転させた半導体基板に塗布
液を滴下するスピン塗布を用いる。
面図である。半導体素子を形成した半導体基板１０１上
にンリコン酸化膜からなる第１絶縁膜１０２を気相成長
により被着させ、素子電極部において開孔する。次にア
ルミニウムを蒸着し、第１配線１０３を形成し、その上
に酸化膜あるいは窒化膜からなる第２絶縁膜１０４を気
相成長により形成し層間絶縁膜とする。このときの膜厚
は、第１配線１０３の最小間隔の１７２以下が望ましい
。次に絶縁塗布膜１０５を塗布し、熱処理を施こす。塗
布方法としてはたとえば、回転させた半導体基板に塗布
液を滴下するスピン塗布を用いる。
このとき、塗布液の粘度２滴下量、基板の回転数等の塗
布条件を適当に設定することにより優れた平坦性を実現
できる。次に酸化膜あるいは窒化膜からなる第３絶縁膜
１０６を気相成長法により絶縁塗布膜上に形成し、第１
図（ａ）の構成を得る。
布条件を適当に設定することにより優れた平坦性を実現
できる。次に酸化膜あるいは窒化膜からなる第３絶縁膜
１０６を気相成長法により絶縁塗布膜上に形成し、第１
図（ａ）の構成を得る。
次に第１図（ｂ）のようにフォトレジス）１１１をマス
クにして選択的に開孔部１０７を設ける。
クにして選択的に開孔部１０７を設ける。
このとき、等方性エツチングにより前記第３絶縁ｌｌＡ
１０６のみをエツチングした後、異方性エツチングによ
り残りの第３絶縁膜１０６、絶縁塗布膜１０５および第
２絶縁膜１０４とをエツチングし開孔する。
１０６のみをエツチングした後、異方性エツチングによ
り残りの第３絶縁膜１０６、絶縁塗布膜１０５および第
２絶縁膜１０４とをエツチングし開孔する。
次に全体を酸素プラズマ雰囲気中で開孔部１０７の側面
に露出した絶縁塗布膜１０５の表面からたとえは０．２
〜０．５μｍ程度の深さにわたり、シリコン−炭素ある
いは、シリコン−酸素結合を切り、絶縁塗布膜の有機成
分であるアルキル基を除去し、第１図（ｃ）のように無
機化した絶縁塗布膜１０９を設ける。
に露出した絶縁塗布膜１０５の表面からたとえは０．２
〜０．５μｍ程度の深さにわたり、シリコン−炭素ある
いは、シリコン−酸素結合を切り、絶縁塗布膜の有機成
分であるアルキル基を除去し、第１図（ｃ）のように無
機化した絶縁塗布膜１０９を設ける。
次に第１図（ｄ）のように無機化した絶縁塗布膜１０９
のみを選択的にエツチングする。例えば、等方性のドラ
イエッチを用いると、ポーラス状の無機化された部分の
エツチングレートは速くなる。
のみを選択的にエツチングする。例えば、等方性のドラ
イエッチを用いると、ポーラス状の無機化された部分の
エツチングレートは速くなる。
次に、気相成長法により酸化膜あるいは窒化膜からなる
第４絶縁膜１１０を成長させ、前工程で除去した領域を
埋込み、異方性エツチングをおこなうことにより第１図
（ｅ）のように開孔部１０７の側面のみに第４絶縁膜１
１０を残す。この第４絶縁膜１１０は第２．第３絶縁膜
１０４，１０６と等方性エツチングに選択性を持つよう
に、例えば、第２第３絶縁膜にシリコン酸化膜、第４絶
縁膜にシリコン窒化膜を用いる。膜厚は開孔部１０７の
直径の１７２以下とする。
第４絶縁膜１１０を成長させ、前工程で除去した領域を
埋込み、異方性エツチングをおこなうことにより第１図
（ｅ）のように開孔部１０７の側面のみに第４絶縁膜１
１０を残す。この第４絶縁膜１１０は第２．第３絶縁膜
１０４，１０６と等方性エツチングに選択性を持つよう
に、例えば、第２第３絶縁膜にシリコン酸化膜、第４絶
縁膜にシリコン窒化膜を用いる。膜厚は開孔部１０７の
直径の１７２以下とする。
次に、第１図（「）のように第４絶縁膜１１０を等方性
エツチングにより第２．第３絶縁膜１０４゜１０６が露
出するまで、エツチングした後、第２配線１０８を形成
する。
エツチングにより第２．第３絶縁膜１０４゜１０６が露
出するまで、エツチングした後、第２配線１０８を形成
する。
第２図は、本発明の第２の実施例を説明する工程断面図
である。第３絶縁膜２０６を被着する工程までは、第１
の実施例と同様であるので省略する。開孔部２０７を形
成する際に等方性エツチングあるいは、テーパーエツチ
ングのみで開孔する。
である。第３絶縁膜２０６を被着する工程までは、第１
の実施例と同様であるので省略する。開孔部２０７を形
成する際に等方性エツチングあるいは、テーパーエツチ
ングのみで開孔する。
その後、第２図（ａ）のように第１の実施例と同様に酸
素プラズマ雰囲気中で露出した絶縁塗布膜２０５に無機
化した絶縁塗布膜２０９を形成する。
素プラズマ雰囲気中で露出した絶縁塗布膜２０５に無機
化した絶縁塗布膜２０９を形成する。
次に前記無機化した絶縁塗布膜２０９のみを選択的にエ
ツチングし、気相成長法により第２図（ｂ）のように第
４絶縁膜２１０を被着する。
ツチングし、気相成長法により第２図（ｂ）のように第
４絶縁膜２１０を被着する。
次に第４絶縁膜２１０を平坦部において残らない様に異
方性エツチングを行なうことにより、前記開孔部２０７
の側面に第２．第３絶縁膜２０４゜２０６が露出し、絶
縁塗布膜２０９を除去した領域のみに第４絶縁膜２１０
が埋込まれ第２図（ｃ）のように第２配線２０８が形成
される。
方性エツチングを行なうことにより、前記開孔部２０７
の側面に第２．第３絶縁膜２０４゜２０６が露出し、絶
縁塗布膜２０９を除去した領域のみに第４絶縁膜２１０
が埋込まれ第２図（ｃ）のように第２配線２０８が形成
される。
この実施例では第４絶縁膜２１０を異方性エツチングす
るだけで絶縁塗布膜２０５を除去した領域のみに第４絶
縁膜を残すことができる。
るだけで絶縁塗布膜２０５を除去した領域のみに第４絶
縁膜を残すことができる。
以上、説明したように本発明は、上下層配線を接続する
ための開孔部に露出した絶縁塗布膜を−部エツチングし
て凹部を設け、そこに気相成長法による絶縁膜を埋込む
ことにより、Ｈ２Ｏ等のガスの発生を防止することがで
き、信頼性の高い多層配線を実現できる効果がある。
ための開孔部に露出した絶縁塗布膜を−部エツチングし
て凹部を設け、そこに気相成長法による絶縁膜を埋込む
ことにより、Ｈ２Ｏ等のガスの発生を防止することがで
き、信頼性の高い多層配線を実現できる効果がある。
また、開孔部に露出した絶縁塗布膜が無機化されること
により、無機化されない部分とエツチング選択性を持ち
、容易に精度よくエツチングできる効果がある。
により、無機化されない部分とエツチング選択性を持ち
、容易に精度よくエツチングできる効果がある。
また、絶縁塗布膜を覆う無機絶縁膜が開孔部側面に埋込
まれるために従来と同様の微細加工が可能である。
まれるために従来と同様の微細加工が可能である。
・・・第２絶縁膜、１０５，２０５，３０５・・・・・
・絶縁塗布膜、１０６，２０６，３０６・・・・・・第
３絶縁膜、１０７．２０７，３０７・・・・・・開孔部
、１０８，２０８゜３０８・・・・・・第２配線、１０
９，２０９・・・・・・無機化した絶縁塗布膜、１１０
，２１０・・・・・・第４絶縁膜、１１１・・・・・・
フォトレジスト。
・絶縁塗布膜、１０６，２０６，３０６・・・・・・第
３絶縁膜、１０７．２０７，３０７・・・・・・開孔部
、１０８，２０８゜３０８・・・・・・第２配線、１０
９，２０９・・・・・・無機化した絶縁塗布膜、１１０
，２１０・・・・・・第４絶縁膜、１１１・・・・・・
フォトレジスト。
代理人 弁理士 内 原 晋
第１図は本発明の第１の実施例を示す工程断面図、第２
図は本発明の第２の実施例を示す工程断面図、第３図は
従来の配線構造を示す断面図である。 １０１．２０１，３０１・・・・・・半導体基板、１０
２゜２０２．３０２・・・・・・第１絶縁膜、１０３，
２０３゜３０３・・・・・・第１配線、１０４，２０４
，３０４・・・栢 Ｉ 図 幣２０ （ナノ 茅１ｖ Ｙ・３父
図は本発明の第２の実施例を示す工程断面図、第３図は
従来の配線構造を示す断面図である。 １０１．２０１，３０１・・・・・・半導体基板、１０
２゜２０２．３０２・・・・・・第１絶縁膜、１０３，
２０３゜３０３・・・・・・第１配線、１０４，２０４
，３０４・・・栢 Ｉ 図 幣２０ （ナノ 茅１ｖ Ｙ・３父
Claims (1)
- 半導体素子を形成した半導体基板に第１絶縁膜を被着す
る工程と前記第１絶縁膜上に第１配線を設ける工程と、
第２絶縁膜を前記第１絶縁膜および第１配線上に被着さ
せる工程と、前記第２絶縁膜上に絶縁塗布膜を被着させ
成膜する工程と前記絶縁塗布膜上に第３絶縁膜を被着さ
せる工程と、前記第１配線に少なくとも達する開孔部を
選択的に設ける工程と、前記開孔部の側面に露出した前
記絶縁塗布膜の表面より所定の深さにわたり除去する工
程と、少なくとも前記絶縁塗布膜を除去した領域に気相
成長法により形成した第４絶縁膜を埋込む工程と、前記
開孔部を通して前記第１配線に接続される第２配線を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31114188A JPH02156538A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31114188A JPH02156538A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156538A true JPH02156538A (ja) | 1990-06-15 |
Family
ID=18013612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31114188A Pending JPH02156538A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156538A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171814A (ja) * | 1990-11-05 | 1992-06-19 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6710451B2 (en) * | 1998-02-26 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnect structure and method for forming the same |
| KR100705008B1 (ko) * | 2005-12-21 | 2007-04-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 제조방법 |
-
1988
- 1988-12-08 JP JP31114188A patent/JPH02156538A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171814A (ja) * | 1990-11-05 | 1992-06-19 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6710451B2 (en) * | 1998-02-26 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnect structure and method for forming the same |
| KR100705008B1 (ko) * | 2005-12-21 | 2007-04-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156538A (ja) | 半導体装置の製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPS6255703B2 (ja) | ||
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0330992B2 (ja) | ||
| JPH02142162A (ja) | 半導体装置およびその製造方法 | |
| JPH02273922A (ja) | スルーホールの形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPH05121560A (ja) | 半導体装置の製造方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPS6325952A (ja) | 半導体装置 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPS60147137A (ja) | 多層金属配線の形成方法 | |
| JPS5957457A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH04192522A (ja) | 半導体素子構造およびその製造方法 |