JPS60147137A - 多層金属配線の形成方法 - Google Patents
多層金属配線の形成方法Info
- Publication number
- JPS60147137A JPS60147137A JP375884A JP375884A JPS60147137A JP S60147137 A JPS60147137 A JP S60147137A JP 375884 A JP375884 A JP 375884A JP 375884 A JP375884 A JP 375884A JP S60147137 A JPS60147137 A JP S60147137A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は多層金属配線の形成方法に関し、特に段切れや
電気的接触の不良のすくない多層金属配線の形成方法に
関する。
電気的接触の不良のすくない多層金属配線の形成方法に
関する。
（従来技術）
従来よｐ半導体装置の多層金属配線構造は、一層目配線
形成後にその上に１μｍ程度の層間絶縁膜を被着した後
、選択的エツチングで絶縁膜所望部にスルーホールを開
孔し、その上に二層目金属を被着しパターニングすると
いう方法で実現されている。
形成後にその上に１μｍ程度の層間絶縁膜を被着した後
、選択的エツチングで絶縁膜所望部にスルーホールを開
孔し、その上に二層目金属を被着しパターニングすると
いう方法で実現されている。
第１図は従来の２層配線構造の金属配線の断面図である
。図に示すように、半導体基板ｌ上に熱酸化膜２を形成
し、この酸化膜上に一層目のアルミニウム配線膜３を形
成、次に気相成長法にょシ層間絶縁膜４を形成する。次
に１選択エツチングによシスルーホールを開孔し、その
上に二層目のアルミニウム膜１０を被着、パターニング
することによシ得られる。このとき得られる多層金属配
線のサイズはスルーホールが３μｍＸ３μｍで、絶縁膜
の膜厚は１．５μｍ程度であるため等方性であるウェッ
トエツチングではこのスルーホールを確実に形成するこ
とは困難である。
。図に示すように、半導体基板ｌ上に熱酸化膜２を形成
し、この酸化膜上に一層目のアルミニウム配線膜３を形
成、次に気相成長法にょシ層間絶縁膜４を形成する。次
に１選択エツチングによシスルーホールを開孔し、その
上に二層目のアルミニウム膜１０を被着、パターニング
することによシ得られる。このとき得られる多層金属配
線のサイズはスルーホールが３μｍＸ３μｍで、絶縁膜
の膜厚は１．５μｍ程度であるため等方性であるウェッ
トエツチングではこのスルーホールを確実に形成するこ
とは困難である。
従って、反応性ガスによる異方性ドライエツチング法を
使用することになるが、この方法では開孔されたスルー
ホール底部に反応生成物が堆積する危険性がある。この
反応生成物は一層目、二層目アルミニウムのコンタクト
不良をひき起こす。
使用することになるが、この方法では開孔されたスルー
ホール底部に反応生成物が堆積する危険性がある。この
反応生成物は一層目、二層目アルミニウムのコンタクト
不良をひき起こす。
また、第１図に示されているようにスルーホールの肩部
は鋭い段差となるので二層目アルミニウム配線の段切れ
が生じやすいという欠点がある。
は鋭い段差となるので二層目アルミニウム配線の段切れ
が生じやすいという欠点がある。
（発明の目的）
本発明の目的は、段切れや一層目と二層目の金属配線の
電気的接続不良、またスルーホールのウェットエツチン
グの抜は不良等の不良発生がすくなく信頼性の優れた多
層金属配線の形成方法を提供するにある。
電気的接続不良、またスルーホールのウェットエツチン
グの抜は不良等の不良発生がすくなく信頼性の優れた多
層金属配線の形成方法を提供するにある。
（発明の構成）
本発明の多層金属配線の形成方法は、一層目金属配線の
形成された半導体基板上に所定膜厚の下層層間絶縁膜を
被着し所望部分に前記電属配線に達する開孔を設ける工
程と、前記開孔が設けられた前記半導体基板表面に金属
膜を被着する工程と該金属膜を選択的にエツチングし前
記開孔部上に金属膜を残す工程と、前記金属膜の残され
た半導体基板上に前記金属膜と同程度の膜厚の上層層間
絶縁膜を形成する工程と、前記半導体基板上に樹脂を塗
布し表面を平坦化する工程と、前記樹脂と前記上層層間
絶縁膜とのエンチング速度の等しいエツチング法で前記
金属が露出するまでエツチングする工程と、金属が露出
した前記半導体基板上に二層目の金属膜を被着しパター
ニングする工程とを含んで構成される。
形成された半導体基板上に所定膜厚の下層層間絶縁膜を
被着し所望部分に前記電属配線に達する開孔を設ける工
程と、前記開孔が設けられた前記半導体基板表面に金属
膜を被着する工程と該金属膜を選択的にエツチングし前
記開孔部上に金属膜を残す工程と、前記金属膜の残され
た半導体基板上に前記金属膜と同程度の膜厚の上層層間
絶縁膜を形成する工程と、前記半導体基板上に樹脂を塗
布し表面を平坦化する工程と、前記樹脂と前記上層層間
絶縁膜とのエンチング速度の等しいエツチング法で前記
金属が露出するまでエツチングする工程と、金属が露出
した前記半導体基板上に二層目の金属膜を被着しパター
ニングする工程とを含んで構成される。
（実施例） ７
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第２図（ａｌ〜（ｈ）は本発明の一実施例を説明するた
めに工程順に示した断面図である。
めに工程順に示した断面図である。
本発明の一実施例は次の工程によシ構成される。
先ず、第２図（ａ）に示すように、半導体基板１上の熱
酸化膜２上に一層目のアルミニウム配＃３を形成後、表
面に膜厚０．３μｍの下層層間絶縁膜５を気相成長する
。
酸化膜２上に一層目のアルミニウム配＃３を形成後、表
面に膜厚０．３μｍの下層層間絶縁膜５を気相成長する
。
次に１．第２図（ｂ）に示すように、ホトレジスト膜を
マスクとする選択的エツチングにより下層層間絶縁膜５
にスルーホールを開孔する。この場合のスルーホールサ
イズは２μｍＸ２μｍとした。、Ｘ／ｌ／−ホールサイ
ズを従来のものより小さくしても膜厚が０．３μｍと薄
いためエツチングはウェットエツチングで十分であり、
反応生成物堆積の危険性のあるドライエツチングを使用
する必要はない。
マスクとする選択的エツチングにより下層層間絶縁膜５
にスルーホールを開孔する。この場合のスルーホールサ
イズは２μｍＸ２μｍとした。、Ｘ／ｌ／−ホールサイ
ズを従来のものより小さくしても膜厚が０．３μｍと薄
いためエツチングはウェットエツチングで十分であり、
反応生成物堆積の危険性のあるドライエツチングを使用
する必要はない。
次に、第２図（Ｃ）に示すようＫ、スルーホール開孔後
、半導体基板全面にアルミニウム膜６を１．５μｍ膜厚
に被着する。次いで、レジスト膜７をスルーホールの位
置のアルミニウム膜６上に形成するＯ 次に、第２図（ｄ）Ｋ示すように、ＢＣＩｌ、ガスを使
用した平行平板型ドライエツチングによりアルミニウム
パターン６′を形成する。
、半導体基板全面にアルミニウム膜６を１．５μｍ膜厚
に被着する。次いで、レジスト膜７をスルーホールの位
置のアルミニウム膜６上に形成するＯ 次に、第２図（ｄ）Ｋ示すように、ＢＣＩｌ、ガスを使
用した平行平板型ドライエツチングによりアルミニウム
パターン６′を形成する。
次に１第２図（ｅｌに示すように、アルミニウムパター
ンＣ形成後の半導体基板上に上層層間絶縁膜８のＰＳＧ
膜を１μｍ気相成長する。
ンＣ形成後の半導体基板上に上層層間絶縁膜８のＰＳＧ
膜を１μｍ気相成長する。
次に、第２図（ｆｌに示すように、ホトレジスト膜９を
６０Ｃｐ、４０００ｒｐｍで塗布する。
６０Ｃｐ、４０００ｒｐｍで塗布する。
次に、第２図（２）に示すように、ＣＦ、 Ｃｌ／Ｃ，
Ｆ。
Ｆ。
＝０．０７ の混合ガスでドライエツチングすると、Ｐ
ＳＧ膜８とホトレジスト膜９とのエツチング速度が等し
いため、ＰＥＧ膜が平坦にエツチングされる。第２図（
ｄ）で形成したアルミニウム膜６′の上面が完全に露出
するまでエツチングを行なうと、図示のように表面はｔ
ｌぼ平坦になる。
ＳＧ膜８とホトレジスト膜９とのエツチング速度が等し
いため、ＰＥＧ膜が平坦にエツチングされる。第２図（
ｄ）で形成したアルミニウム膜６′の上面が完全に露出
するまでエツチングを行なうと、図示のように表面はｔ
ｌぼ平坦になる。
次に、第２図（ｈ）に示すように、上記表面上に二層目
のアルミニウム膜ｌＯを被着し配偶パターニングを行な
うと本発明による多層金属配線が完成する。
のアルミニウム膜ｌＯを被着し配偶パターニングを行な
うと本発明による多層金属配線が完成する。
なお、上記説明ではアルミニウム二層配線を例に行なっ
たが、配線金属としては、どのような金属でもよく、ま
た一層目の金属、二層目の金属。
たが、配線金属としては、どのような金属でもよく、ま
た一層目の金属、二層目の金属。
中間の金属は同一金属でガくてもよい。また配線の層数
は二層をこえる構造も可能である。
は二層をこえる構造も可能である。
（発明の効果）
以上説明したとおシ、本発明によれば、従来のスルーホ
ールエツチングの際に生ずるウェットエツチングの抜は
不良、ドライエツチングの反応生成物堆積による一層目
配線と二層目配線のコンタクト不良や、スルーホール肩
部での二層目配線の段切れがなくなシ、信頼性の優れた
多層金属配線が得られる。
ールエツチングの際に生ずるウェットエツチングの抜は
不良、ドライエツチングの反応生成物堆積による一層目
配線と二層目配線のコンタクト不良や、スルーホール肩
部での二層目配線の段切れがなくなシ、信頼性の優れた
多層金属配線が得られる。
第１図は従来の二層アルミニウム配線の一例の断面図、
第２図（ａｌ〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・１層目アルミニウム膜、４・・・・・・
層間絶縁膜、訃・・・・・下層層間絶縁膜、６・・・・
・・アルミニウム膜、６′・・・・・・アルミニウムパ
ターン、７・・・・・・ホトレジスト膜、８・・・・・
・上層層間絶縁膜（ＰＥＧ膜）、９・・・・・・ホトレ
ジスト膜、１０・・・・・・２層目アルミニウム膜、１
１・・・・・・反応生成物の堆積しやすいスルーホール
の底、１２・・・・・・２層目アルミニウム膜の段切れ
の生じやすいスルーホール肩部。 范 １ ｖ 皐２図
第２図（ａｌ〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・１層目アルミニウム膜、４・・・・・・
層間絶縁膜、訃・・・・・下層層間絶縁膜、６・・・・
・・アルミニウム膜、６′・・・・・・アルミニウムパ
ターン、７・・・・・・ホトレジスト膜、８・・・・・
・上層層間絶縁膜（ＰＥＧ膜）、９・・・・・・ホトレ
ジスト膜、１０・・・・・・２層目アルミニウム膜、１
１・・・・・・反応生成物の堆積しやすいスルーホール
の底、１２・・・・・・２層目アルミニウム膜の段切れ
の生じやすいスルーホール肩部。 范 １ ｖ 皐２図
Claims (1)
- 【特許請求の範囲】 一層°目金属配線の形成された半導体基板上に所定膜厚
の下層層間絶縁膜を被着し所望部分に前記金属配線に達
する開孔を設ける工程と、前記開孔が設けられた前記半
導体基板表面に金属膜を被着する工程と、該金属膜を選
択的にエツチングし前記開孔部上に金属膜を残す工程と
、前記金属膜の残された半導体基板上に前記金属膜と同
程度の膜厚の上層層間絶縁膜を形成する工程と、前記半
導体基板ｉ上に樹脂を塗布し表面を平坦化する工程と、
前記樹脂と前記上層層間絶縁膜とのエツチング速。 度の等しいエツチング法で前記金属が露出するまでエツ
チングする工程と、金属が露出した前記半導体基板上に
二層目の金属膜を被着しパターニングする工程とを含む
ことを特徴とする多層金属配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP375884A JPS60147137A (ja) | 1984-01-12 | 1984-01-12 | 多層金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP375884A JPS60147137A (ja) | 1984-01-12 | 1984-01-12 | 多層金属配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60147137A true JPS60147137A (ja) | 1985-08-03 |
Family
ID=11566074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP375884A Pending JPS60147137A (ja) | 1984-01-12 | 1984-01-12 | 多層金属配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965218A (en) * | 1985-10-21 | 1990-10-23 | Itt Corporation | Self-aligned gate realignment employing planarizing overetch |
-
1984
- 1984-01-12 JP JP375884A patent/JPS60147137A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965218A (en) * | 1985-10-21 | 1990-10-23 | Itt Corporation | Self-aligned gate realignment employing planarizing overetch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPS60147137A (ja) | 多層金属配線の形成方法 | |
| JPS6360539B2 (ja) | ||
| JPH0570301B2 (ja) | ||
| JPH02273922A (ja) | スルーホールの形成方法 | |
| JPS61107746A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH02156538A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0750707B2 (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH10242267A (ja) | 配線接合部形成方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 | |
| JPS5955038A (ja) | 多層配線形成方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH04107920A (ja) | 半導体装置の製造方法 |