JP2993044B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2993044B2 JP2993044B2 JP2118166A JP11816690A JP2993044B2 JP 2993044 B2 JP2993044 B2 JP 2993044B2 JP 2118166 A JP2118166 A JP 2118166A JP 11816690 A JP11816690 A JP 11816690A JP 2993044 B2 JP2993044 B2 JP 2993044B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- interlayer insulating
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線
構造の形成方法に関する。
構造の形成方法に関する。
従来の半導体装置の製造方法は、第４図に示すよう
に、第１の電極配線用のアルミニウム43エッチングスト
ッパー用の窒化チタン44,上層電極配線との接続をとる
ために導体柱（以後ピラーと称する）用のアルミニウム
45を順次スパッタリング法等により堆積し（第４図
（ａ））、フォトグラフィ技術と、ドライエッチング技
術を用いて３層とも第１の電極配線の形状に蝕刻し（第
４図（ｂ））、さらに、フォトグラフィ技術とドライエ
ッチング技術を用いて、窒化チタン44が除去されない条
件で、アルミニウム45のみを除去してピラーを形成する
（第４図（ｃ））。次に、層間絶縁膜としての窒化珪素
46を化学気相成長法を用いて堆積し、さらにポリイミド
膜47を塗布して表面を平坦化する（第４図（ｄ））。次
にドライエッチング技術を用いて、窒化珪素46とポリイ
ミド膜47が同時に除去される条件で、ピラーの頂部が現
われるまでに窒化珪素46とポリイミド膜47を除去し、第
２の電極配線用のアルミニウム49を堆積して、フォトグ
ラフィ技術およびドライエッチング技術を用いて、第２
の電極配線を形成する。（1989秋季第50回応用物理学会
技術講演会、講演予稿集29P−Ｄ−（１））。
に、第１の電極配線用のアルミニウム43エッチングスト
ッパー用の窒化チタン44,上層電極配線との接続をとる
ために導体柱（以後ピラーと称する）用のアルミニウム
45を順次スパッタリング法等により堆積し（第４図
（ａ））、フォトグラフィ技術と、ドライエッチング技
術を用いて３層とも第１の電極配線の形状に蝕刻し（第
４図（ｂ））、さらに、フォトグラフィ技術とドライエ
ッチング技術を用いて、窒化チタン44が除去されない条
件で、アルミニウム45のみを除去してピラーを形成する
（第４図（ｃ））。次に、層間絶縁膜としての窒化珪素
46を化学気相成長法を用いて堆積し、さらにポリイミド
膜47を塗布して表面を平坦化する（第４図（ｄ））。次
にドライエッチング技術を用いて、窒化珪素46とポリイ
ミド膜47が同時に除去される条件で、ピラーの頂部が現
われるまでに窒化珪素46とポリイミド膜47を除去し、第
２の電極配線用のアルミニウム49を堆積して、フォトグ
ラフィ技術およびドライエッチング技術を用いて、第２
の電極配線を形成する。（1989秋季第50回応用物理学会
技術講演会、講演予稿集29P−Ｄ−（１））。
この従来の半導体装置の製造方法では、層間膜を平坦
化するためにポリイミド膜を表面の凹凸を完全に覆うま
で塗布した後にドライエッチング技術を行なう。いわゆ
るエッチバック工程が１工程余分に必要となる。また、
エッチバックはエッチングの均一性が悪く、完全な平坦
性を得るのが困難であるという問題点があった。
化するためにポリイミド膜を表面の凹凸を完全に覆うま
で塗布した後にドライエッチング技術を行なう。いわゆ
るエッチバック工程が１工程余分に必要となる。また、
エッチバックはエッチングの均一性が悪く、完全な平坦
性を得るのが困難であるという問題点があった。
本発明の半導体装置の製造方法は、多層配線を有する
半導体装置の製造方法において、下層配線上に上層配線
との接続をとるための導体柱を形成する工程と、層間絶
縁膜を前記導体柱の上面には前記層間絶縁膜が堆積しな
いような選択的液相成長により前記導体柱の高さと同じ
高さに形成する工程と、前記層間絶縁膜上に上層配線を
形成する工程を有することを特徴とする。
半導体装置の製造方法において、下層配線上に上層配線
との接続をとるための導体柱を形成する工程と、層間絶
縁膜を前記導体柱の上面には前記層間絶縁膜が堆積しな
いような選択的液相成長により前記導体柱の高さと同じ
高さに形成する工程と、前記層間絶縁膜上に上層配線を
形成する工程を有することを特徴とする。
他の本発明の半導体装置の製造方法は、上記層間絶縁
膜は、珪弗化水素酸（H2SiF6）水溶液に二酸化珪素粉末
を溶解・飽和させ、さらに弗化水素酸を消費するような
添加物を添加して形成した常時過飽和状態に保たれた水
溶液中に浸漬せしめる選択的液相成長によって堆積した
二酸化珪素膜であることを特徴とする。
膜は、珪弗化水素酸（H2SiF6）水溶液に二酸化珪素粉末
を溶解・飽和させ、さらに弗化水素酸を消費するような
添加物を添加して形成した常時過飽和状態に保たれた水
溶液中に浸漬せしめる選択的液相成長によって堆積した
二酸化珪素膜であることを特徴とする。
また、さらに他の本発明の半導体装置の製造方法は、
上記下層電極配線及び導体柱が、弗化水素酸に対して耐
蝕性を有する導体にて被覆されていることを特徴とし、
さらに他の本発明の半導体装置の製造方法は、上記選択
的液相成長によって層間絶縁膜を形成する工程におい
て、下層電極配線及び導体柱の露出した表面が、導体柱
の上面には上記層間絶縁膜が堆積せず、かつ弗化水素酸
に対して耐蝕性を有する導体にて形成されていることを
特徴とする。
上記下層電極配線及び導体柱が、弗化水素酸に対して耐
蝕性を有する導体にて被覆されていることを特徴とし、
さらに他の本発明の半導体装置の製造方法は、上記選択
的液相成長によって層間絶縁膜を形成する工程におい
て、下層電極配線及び導体柱の露出した表面が、導体柱
の上面には上記層間絶縁膜が堆積せず、かつ弗化水素酸
に対して耐蝕性を有する導体にて形成されていることを
特徴とする。
また、さらに別の本発明の半導体装置の製造方法は、
上記の選択的液相成長によって前記層間絶縁膜を形成す
る工程において、前記下層電極配線及び導体柱の露出し
た表面が、タングステンまたはタングステン合金でなる
ことを特徴とする。
上記の選択的液相成長によって前記層間絶縁膜を形成す
る工程において、前記下層電極配線及び導体柱の露出し
た表面が、タングステンまたはタングステン合金でなる
ことを特徴とする。
次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例の工程断面図である。シリコン基
板11上に形成された酸化膜12上に、第１の電極配線用の
タングステン13をスパッタリング法または化学気相成長
法等を用いて0.8〜1.2μｍ堆積させ、次にエッチングス
トッパーとしてのチタン−タングステン合金14をスパッ
タリング法を用いて30〜50nm堆積させる。さらにピラー
用のタングステン15をスパッタリング法により1.0〜3.0
μｍ堆積し（第１図（ａ））、公知のフォトリソグラフ
ィ技術およびドライエッチング技術を用いて、第１の電
極配線の形状に３層とも蝕刻する（第１図（ｂ））。次
に公知のフォトリソグラフィ技術およびドライエッチン
グ技術を用いてタングステンを除去しチタン−タングス
テン合金が除去されない条件でピラー用のタングステン
層15を蝕刻してピラーを形成する（第１図（ｃ））。次
に、二酸化珪素粒末を溶解・飽和させた珪弗化水素酸水
溶液にホウ酸水溶液を添加した溶液に浸漬することによ
り、層間絶縁膜としての二酸化珪素膜（以後液相成長に
より堆積される層間絶縁膜16と称する）をピラーの上面
と同じ高さの膜厚まで堆積する（第１図（ｄ））。次
に、第２の電極配線としてのアルミニウムをスパッタリ
ング法により0.8〜1.2μｍ堆積し、公知のフォトリソグ
ラフィ技術およびドライエッチング技術を用いて、第２
の電極配線19を形成する（第１図（ｅ））。
図は本発明の一実施例の工程断面図である。シリコン基
板11上に形成された酸化膜12上に、第１の電極配線用の
タングステン13をスパッタリング法または化学気相成長
法等を用いて0.8〜1.2μｍ堆積させ、次にエッチングス
トッパーとしてのチタン−タングステン合金14をスパッ
タリング法を用いて30〜50nm堆積させる。さらにピラー
用のタングステン15をスパッタリング法により1.0〜3.0
μｍ堆積し（第１図（ａ））、公知のフォトリソグラフ
ィ技術およびドライエッチング技術を用いて、第１の電
極配線の形状に３層とも蝕刻する（第１図（ｂ））。次
に公知のフォトリソグラフィ技術およびドライエッチン
グ技術を用いてタングステンを除去しチタン−タングス
テン合金が除去されない条件でピラー用のタングステン
層15を蝕刻してピラーを形成する（第１図（ｃ））。次
に、二酸化珪素粒末を溶解・飽和させた珪弗化水素酸水
溶液にホウ酸水溶液を添加した溶液に浸漬することによ
り、層間絶縁膜としての二酸化珪素膜（以後液相成長に
より堆積される層間絶縁膜16と称する）をピラーの上面
と同じ高さの膜厚まで堆積する（第１図（ｄ））。次
に、第２の電極配線としてのアルミニウムをスパッタリ
ング法により0.8〜1.2μｍ堆積し、公知のフォトリソグ
ラフィ技術およびドライエッチング技術を用いて、第２
の電極配線19を形成する（第１図（ｅ））。
第２図は本発明の第２の実施例の工程断面図である。
シリコン基板21上に形成された酸化膜22上に、第１の電
極配線用のタングステン23をスパッタリング法または化
学気相成長法等を用いて0.8〜1.2μｍ堆積させ（第２図
（ａ））、公知のフォトリソグラフィ技術およびドライ
エッチング技術を用いて第１の電極配線を形成する。さ
らに、第１の実施例と同じ手法で液相成長により堆積さ
れる第１の層間絶縁膜26を第１の電極配線と同じ膜厚だ
け堆積する（第２図（ｂ））。次にピラー用のタングス
テン層25をスパッタリング法を用いて1.0〜3.0μｍ堆積
させ公知のフォトリソグラフィ技術およびドライエッチ
ング技術を用いてピラーを形成する。再び液相成長によ
り堆積される第２の層間絶縁膜27をピラーの高さと同じ
膜厚に堆積する（第２図（ｂ））。次に、第２の電極配
線としてのアルミニウム29をスパッタリング法を用いて
0.8〜1.2μｍ堆積させ、公知のフォトリソグラフィ技術
およびドライエッチング技術を用いて第２の電極配線を
形成する（第２図（ｅ））。
シリコン基板21上に形成された酸化膜22上に、第１の電
極配線用のタングステン23をスパッタリング法または化
学気相成長法等を用いて0.8〜1.2μｍ堆積させ（第２図
（ａ））、公知のフォトリソグラフィ技術およびドライ
エッチング技術を用いて第１の電極配線を形成する。さ
らに、第１の実施例と同じ手法で液相成長により堆積さ
れる第１の層間絶縁膜26を第１の電極配線と同じ膜厚だ
け堆積する（第２図（ｂ））。次にピラー用のタングス
テン層25をスパッタリング法を用いて1.0〜3.0μｍ堆積
させ公知のフォトリソグラフィ技術およびドライエッチ
ング技術を用いてピラーを形成する。再び液相成長によ
り堆積される第２の層間絶縁膜27をピラーの高さと同じ
膜厚に堆積する（第２図（ｂ））。次に、第２の電極配
線としてのアルミニウム29をスパッタリング法を用いて
0.8〜1.2μｍ堆積させ、公知のフォトリソグラフィ技術
およびドライエッチング技術を用いて第２の電極配線を
形成する（第２図（ｅ））。
第３図は本発明の第３の実施例の工程断面図である。
シリコン基板31上に形成された酸化膜32上に、第１の電
極配線としてのタングステン33をスパッタリング法を用
いて0.8〜1.2μｍ堆積し（第３図（ａ））、公知のフォ
トリソグラフィ技術およびドライエッチング技術を用い
て第１の電極配線を形成する。次に、第１の実施例と同
一の手法で液相成長により堆積される第１の層間絶縁膜
36を第１の電極配線と同じ膜厚だけ堆積し（第３図
（ｂ））、さらにピラー用のアルミニウム35をスパッタ
リング法を用いて1.0〜3.0μｍ堆積して（第３図
（ｃ））、公知のフォトリソグラフィ技術およびドライ
エッチング技術を用いてピラーを形成する。次に、タン
グステン被膜38を化学気相成長法により、第１の電極配
線およびピラー上に選択的に30〜50nm堆積する。次に、
再び液相成長により堆積される第２の層間絶縁膜37をタ
ングステン被膜38の上面と同じ高さまで堆積（第３図
（ｄ））し、さらに第２の電極配線用のアルミニウム39
をスパッタリング法を用いて0.8〜1.2μｍ堆積し、公知
のフォトリソグラフィ技術およびドライエッチング技術
を用いて第２の電極配線を形成する（第３図（ｅ））。
シリコン基板31上に形成された酸化膜32上に、第１の電
極配線としてのタングステン33をスパッタリング法を用
いて0.8〜1.2μｍ堆積し（第３図（ａ））、公知のフォ
トリソグラフィ技術およびドライエッチング技術を用い
て第１の電極配線を形成する。次に、第１の実施例と同
一の手法で液相成長により堆積される第１の層間絶縁膜
36を第１の電極配線と同じ膜厚だけ堆積し（第３図
（ｂ））、さらにピラー用のアルミニウム35をスパッタ
リング法を用いて1.0〜3.0μｍ堆積して（第３図
（ｃ））、公知のフォトリソグラフィ技術およびドライ
エッチング技術を用いてピラーを形成する。次に、タン
グステン被膜38を化学気相成長法により、第１の電極配
線およびピラー上に選択的に30〜50nm堆積する。次に、
再び液相成長により堆積される第２の層間絶縁膜37をタ
ングステン被膜38の上面と同じ高さまで堆積（第３図
（ｄ））し、さらに第２の電極配線用のアルミニウム39
をスパッタリング法を用いて0.8〜1.2μｍ堆積し、公知
のフォトリソグラフィ技術およびドライエッチング技術
を用いて第２の電極配線を形成する（第３図（ｅ））。
本実施例では、ピラーをタングステンからなる第１の
電極配線33の上に形成するため、ピラー形成のためのエ
ッチングストッパー層を別に設ける必要がない。一方、
ピラーを形成しているアルミニウムが弗化水素酸に対し
て耐蝕性を有しないため、弗化水素酸に対して耐蝕性を
有するタングステンで被覆している。本実施例では、微
細加工が容易なアルミニウムでピラーを形成しているた
め半導体装置の微細化に適している。
電極配線33の上に形成するため、ピラー形成のためのエ
ッチングストッパー層を別に設ける必要がない。一方、
ピラーを形成しているアルミニウムが弗化水素酸に対し
て耐蝕性を有しないため、弗化水素酸に対して耐蝕性を
有するタングステンで被覆している。本実施例では、微
細加工が容易なアルミニウムでピラーを形成しているた
め半導体装置の微細化に適している。
以上説明したように本発明は、下層電極配線上にピラ
ーを形成した後、二酸化珪素が常時過飽和な珪弗化水素
酸水溶液中に浸漬することにより、層間絶縁膜である二
酸化珪素をピラー上面と同じ高さまで堆積した後、上層
電極配線を形成するが、上記の層間絶縁膜の液相成長
は、成長速度が遅いため、膜厚の制御が容易である上
に、導体上は選択的に堆積しないため、ピラー上面を露
出させるためのエッチバック工程が不要となる。さらに
この液相成長はエッチバックに比べ面内均一性が非常に
良好であるため平坦性に優れた層間絶縁膜が得られると
いう効果を有する。
ーを形成した後、二酸化珪素が常時過飽和な珪弗化水素
酸水溶液中に浸漬することにより、層間絶縁膜である二
酸化珪素をピラー上面と同じ高さまで堆積した後、上層
電極配線を形成するが、上記の層間絶縁膜の液相成長
は、成長速度が遅いため、膜厚の制御が容易である上
に、導体上は選択的に堆積しないため、ピラー上面を露
出させるためのエッチバック工程が不要となる。さらに
この液相成長はエッチバックに比べ面内均一性が非常に
良好であるため平坦性に優れた層間絶縁膜が得られると
いう効果を有する。
第１図（ａ）〜（ｅ）は本発明の一実施例の工程断面
図、第２図（ａ）〜（ｅ）は本発明の第２の実施例の工
程断面図、第３図（ａ）〜（ｅ）は本発明の第３の実施
例の工程断面図、第４図（ａ）〜（ｅ）は従来の半導体
装置の多層配線の形成方法の工程断面図である。 11,21,31,41……半導体基板、12,22,32,42……シリコン
酸化膜、13,23,33……タングステン（第１の電極配線
用）、43……アルミニウム（第１の電極配線用）、14…
…チタン−タングステン合金、44……窒化チタン、15,2
5……タングステン（ピラー用）、35,45……アルミニウ
ム（ピラー用）、16,26,27,36,37……液相成長による層
間絶縁膜、46……窒化珪素、47……ポリイミド、38……
タングステン被膜、19,29,39,49……アルミニウム（第
２の電極配線用）。
図、第２図（ａ）〜（ｅ）は本発明の第２の実施例の工
程断面図、第３図（ａ）〜（ｅ）は本発明の第３の実施
例の工程断面図、第４図（ａ）〜（ｅ）は従来の半導体
装置の多層配線の形成方法の工程断面図である。 11,21,31,41……半導体基板、12,22,32,42……シリコン
酸化膜、13,23,33……タングステン（第１の電極配線
用）、43……アルミニウム（第１の電極配線用）、14…
…チタン−タングステン合金、44……窒化チタン、15,2
5……タングステン（ピラー用）、35,45……アルミニウ
ム（ピラー用）、16,26,27,36,37……液相成長による層
間絶縁膜、46……窒化珪素、47……ポリイミド、38……
タングステン被膜、19,29,39,49……アルミニウム（第
２の電極配線用）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768 C03C 17/25
Claims (5)
- 【請求項１】多層配線を有する半導体装置の製造方法に
おいて、下層配線上に上層配線との接続をとるための導
体柱を形成する工程と、層間絶縁膜を前記導体柱の上面
には前記層間絶縁膜が堆積しないような選択的液相成長
により前記導体柱の高さと同じ高さに形成する工程と、
前記層間絶縁膜上に上層配線を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】前記層間絶縁膜は、珪弗化水素酸（H2Si
F6）水溶液に二酸化珪素粉末を溶解して飽和させ、さら
に弗化水素酸を消費するような添加物を添加して形成し
た常時過飽和状態に保たれた水溶液中に浸漬せしめる選
択的液相成長によって堆積した二酸化珪素膜であること
を特徴とする特許請求の範囲第１項に記載の半導体装置
の製造方法。 - 【請求項３】前記下層電極配線及び導体柱は、弗化水素
酸に対して耐蝕性を有する導体にて被覆されていること
を特徴とする特許請求の範囲第１項または第２項に記載
の半導体装置の製造方法。 - 【請求項４】前記選択的液相成長によって前記層間絶縁
膜を形成する工程において、前記下層電極配線及び導体
柱の露出した表面が、前記導体柱の上面には前記層間絶
縁膜が堆積せず、かつ弗化水素酸に対して耐蝕性を有す
る導体にて形成されていることを特徴とする特許請求の
範囲第１項または第２項に記載の半導体装置の製造方
法。 - 【請求項５】前記選択的液相成長によって前記層間絶縁
膜を形成する工程において、前記下層電極配線及び導体
柱の露出した表面が、タングステンまたはタングステン
合金でなることを特徴とする特許請求の範囲第１項ない
し第４項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118166A JP2993044B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2118166A JP2993044B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414832A JPH0414832A (ja) | 1992-01-20 |
| JP2993044B2 true JP2993044B2 (ja) | 1999-12-20 |
Family
ID=14729747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2118166A Expired - Lifetime JP2993044B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993044B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778823A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置 |
-
1990
- 1990-05-08 JP JP2118166A patent/JP2993044B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414832A (ja) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPS62298136A (ja) | 半導体素子の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH0346977B2 (ja) | ||
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2737702B2 (ja) | 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH0530068B2 (ja) | ||
| JPH0570301B2 (ja) | ||
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS61152038A (ja) | 多層配線 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03136244A (ja) | 半導体装置の製造方法 | |
| JPH06334048A (ja) | 半導体素子の多層配線形成方法 | |
| JPH02165624A (ja) | 半導体装置とその製造方法 | |
| JPH0682657B2 (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 |