JP2737702B2 - 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 - Google Patents
無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法Info
- Publication number
- JP2737702B2 JP2737702B2 JP14032295A JP14032295A JP2737702B2 JP 2737702 B2 JP2737702 B2 JP 2737702B2 JP 14032295 A JP14032295 A JP 14032295A JP 14032295 A JP14032295 A JP 14032295A JP 2737702 B2 JP2737702 B2 JP 2737702B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- plating
- gold
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、無電解金めっき方法に
関し、特に微細トレンチおよび微細ホールを無電解金め
っき方法により埋め込む方法に関する。
関し、特に微細トレンチおよび微細ホールを無電解金め
っき方法により埋め込む方法に関する。
【０００２】
【従来の技術】半導体素子の微細化、高集積化に伴い、
サブミクロンオーダーの配線ルールが要求されるように
なっている。さらには、下層配線と上層配線との間を接
続するためのスルーホールの口径もサブミクロンオーダ
ーとなり、アスペクト比も１以上のものが要求されてい
る。また、配線金属としては、比抵抗が低く、エレクト
ロマイグレーション耐性に優れている金（Ａｕ）が有望
である。
サブミクロンオーダーの配線ルールが要求されるように
なっている。さらには、下層配線と上層配線との間を接
続するためのスルーホールの口径もサブミクロンオーダ
ーとなり、アスペクト比も１以上のものが要求されてい
る。また、配線金属としては、比抵抗が低く、エレクト
ロマイグレーション耐性に優れている金（Ａｕ）が有望
である。
【０００３】高アスペクト比の微細トレンチや微細ホー
ルをＡｕで埋め込むには、通常スパッタ法が用いられ
た。この方法は堆積速度が大きく、量産性にも優れてい
るが、段差被覆性が十分ではなく、高アスペクト比の微
細トレンチや微細ホールを埋め込むことはできない。そ
こで、無電解めっき法によりＡｕを選択的に埋め込む方
法が開発された。この方法は、例えば佐野によって特開
昭６３−２１１６４９号公報に示されている。図４
（ａ）〜（ｅ）に示されるように、第１層配線８上の層
間絶縁膜９に形成されたスルーホール１０を、第１層配
線８のＡｕ層４を触媒層として、無電解金めっき法によ
りＡｕめっき層１１で選択的に埋め込む方法である。こ
の方法により、高アスペクト比の微細ホールあるいは微
細トレンチの埋め込みが可能であった。さらにその上に
第２層配線１５を形成することにより、多層配線が形成
可能であった。
ルをＡｕで埋め込むには、通常スパッタ法が用いられ
た。この方法は堆積速度が大きく、量産性にも優れてい
るが、段差被覆性が十分ではなく、高アスペクト比の微
細トレンチや微細ホールを埋め込むことはできない。そ
こで、無電解めっき法によりＡｕを選択的に埋め込む方
法が開発された。この方法は、例えば佐野によって特開
昭６３−２１１６４９号公報に示されている。図４
（ａ）〜（ｅ）に示されるように、第１層配線８上の層
間絶縁膜９に形成されたスルーホール１０を、第１層配
線８のＡｕ層４を触媒層として、無電解金めっき法によ
りＡｕめっき層１１で選択的に埋め込む方法である。こ
の方法により、高アスペクト比の微細ホールあるいは微
細トレンチの埋め込みが可能であった。さらにその上に
第２層配線１５を形成することにより、多層配線が形成
可能であった。
【０００４】
【発明が解決しようとする課題】従来の無電解金めっき
法による微細トレンチおよび微細ホールへの埋め込みに
おいては、埋め込み速度が小さいため、スループットが
低くなるという問題が発生した。また、微細なトレンチ
およびホールほど埋め込み速度が低下するマイクロロー
ディング効果が問題になった。例えば、金塩として一価
の金の亜硫酸塩を用い、還元剤にヒドラジンを用いた無
電解金めっき浴（Ａｕ濃度８ｇ／ｌ）の場合、７０℃に
おいて、広い開口部でのめっき速度は約０．３μｍ／ｈ
である。直径０．５μｍ、アスペクト比１のスルーホー
ルの場合、埋め込み速度は約０．１５μｍ／ｈに低下す
る。
法による微細トレンチおよび微細ホールへの埋め込みに
おいては、埋め込み速度が小さいため、スループットが
低くなるという問題が発生した。また、微細なトレンチ
およびホールほど埋め込み速度が低下するマイクロロー
ディング効果が問題になった。例えば、金塩として一価
の金の亜硫酸塩を用い、還元剤にヒドラジンを用いた無
電解金めっき浴（Ａｕ濃度８ｇ／ｌ）の場合、７０℃に
おいて、広い開口部でのめっき速度は約０．３μｍ／ｈ
である。直径０．５μｍ、アスペクト比１のスルーホー
ルの場合、埋め込み速度は約０．１５μｍ／ｈに低下す
る。
【０００５】これらの問題点の原因は触媒層として用い
られているＡｕの触媒活性が低いためである。Ａｕより
も触媒活性の大きい金属として白金（Ｐｔ）が考えられ
る。しかし、Ｐｔを触媒層に用いた場合、めっき膜の密
着性などに問題があり、実用的ではない。
られているＡｕの触媒活性が低いためである。Ａｕより
も触媒活性の大きい金属として白金（Ｐｔ）が考えられ
る。しかし、Ｐｔを触媒層に用いた場合、めっき膜の密
着性などに問題があり、実用的ではない。
【０００６】
【課題を解決するための手段】本発明の目的は、大きな
めっき速度を有する無電解金めっき法を提供し、さらに
は、マイクロローディング効果を抑制し、かつ大きな埋
め込み速度で、無電解金めっき法により微細トレンチお
よび微細ホールを埋め込む方法を提供することにある。
めっき速度を有する無電解金めっき法を提供し、さらに
は、マイクロローディング効果を抑制し、かつ大きな埋
め込み速度で、無電解金めっき法により微細トレンチお
よび微細ホールを埋め込む方法を提供することにある。
【０００７】このため本発明の無電解金めっき方法は、
基板上に白金層を堆積する工程と、前記白金層上に金層
を前記白金層が部分的に露出するように薄く堆積する工
程と、前記金層および前記部分的に露出した白金層を触
媒層として無電解めっき法により金めっき層を堆積する
工程を含むことにより、上記目的を達成している。
基板上に白金層を堆積する工程と、前記白金層上に金層
を前記白金層が部分的に露出するように薄く堆積する工
程と、前記金層および前記部分的に露出した白金層を触
媒層として無電解めっき法により金めっき層を堆積する
工程を含むことにより、上記目的を達成している。
【０００８】前記薄く堆積する金層は、２０ｎｍ以下が
望ましい。
望ましい。
【０００９】
【作用】本発明の方法において、Ｐｔ層上にＡｕを堆積
する場合、Ａｕは初期的には島状成長する。Ａｕの厚さ
が２０ｎｍ以下の場合には、触媒活性の大きいＰｔ層が
部分的に露出するような状態となり、また、表面のラフ
ネスが大きく表面エネルギーの大きな状態となる。した
がって、大きな触媒活性を持った下地層が形成される。
そのため、触媒層にＡｕ層のみを用いる場合に比べて、
埋め込み速度が増大する。また、島状成長したＡｕの島
の大きさは、トレンチやホールの大きさに比べて非常に
小さいため、微細トレンチや微細ホールの底部において
も、十分な触媒活性が得られる。したがって、マイクロ
ローディング効果を抑制できる。また、Ａｕ層が存在す
るため、触媒層にＰｔ層のみを用いる場合に発生する密
着性低下のような問題も発生しない。
する場合、Ａｕは初期的には島状成長する。Ａｕの厚さ
が２０ｎｍ以下の場合には、触媒活性の大きいＰｔ層が
部分的に露出するような状態となり、また、表面のラフ
ネスが大きく表面エネルギーの大きな状態となる。した
がって、大きな触媒活性を持った下地層が形成される。
そのため、触媒層にＡｕ層のみを用いる場合に比べて、
埋め込み速度が増大する。また、島状成長したＡｕの島
の大きさは、トレンチやホールの大きさに比べて非常に
小さいため、微細トレンチや微細ホールの底部において
も、十分な触媒活性が得られる。したがって、マイクロ
ローディング効果を抑制できる。また、Ａｕ層が存在す
るため、触媒層にＰｔ層のみを用いる場合に発生する密
着性低下のような問題も発生しない。
【００１０】
【実施例】次に本発明の第１の実施例として、無電解金
めっき法を用いた多層配線構造の形成方法について、図
１（ａ）〜（ｅ）を参照して説明する。図１（ａ）〜
（ｅ）は、本発明の実施例を説明するための、工程順に
示した多層配線構造の模式断面図である。
めっき法を用いた多層配線構造の形成方法について、図
１（ａ）〜（ｅ）を参照して説明する。図１（ａ）〜
（ｅ）は、本発明の実施例を説明するための、工程順に
示した多層配線構造の模式断面図である。
【００１１】まず、図１（ａ）に示すように、下地１上
に、第１のチタン（Ｔｉ）層２（厚さ５０ｎｍ）、第１
のＰｔ層３（厚さ１５０ｎｍ）、第１のＡｕ層４（厚さ
３５０ｎｍ）を順にスパッタ法により堆積する。ここ
で、第１のＰｔ層３はバリアメタルとして働き、第１の
Ｔｉ層２は下地１と第１のＰｔ層３との密着性を向上さ
せる働きをする。さらに、第１のＡｕ層４上に、第２の
Ｔｉ層５（厚さ１０ｎｍ）、第２のＰｔ層６（厚さ１０
ｎｍ）、第２のＡｕ層７（厚さ１２ｎｍ）を順にスパッ
タ法により堆積する。ここで、第２のＰｔ層６と第２の
Ａｕ層７は無電解金めっきの触媒層となり、第２のＴｉ
層５は第１のＡｕ層４と第２のＰｔ層６との密着性を向
上させる働きをする。次に、フォトレジストを用いたリ
ソグラフィ法によるパターニングと、アルゴンガスを用
いたイオンミリング法により、第１のＴｉ層２、第１の
Ｐｔ層３、第１のＡｕ層４、第２のＴｉ層５、第２のＰ
ｔ層６、第２のＡｕ層７の各層を連続してエッチング
し、第１層配線８を形成する。
に、第１のチタン（Ｔｉ）層２（厚さ５０ｎｍ）、第１
のＰｔ層３（厚さ１５０ｎｍ）、第１のＡｕ層４（厚さ
３５０ｎｍ）を順にスパッタ法により堆積する。ここ
で、第１のＰｔ層３はバリアメタルとして働き、第１の
Ｔｉ層２は下地１と第１のＰｔ層３との密着性を向上さ
せる働きをする。さらに、第１のＡｕ層４上に、第２の
Ｔｉ層５（厚さ１０ｎｍ）、第２のＰｔ層６（厚さ１０
ｎｍ）、第２のＡｕ層７（厚さ１２ｎｍ）を順にスパッ
タ法により堆積する。ここで、第２のＰｔ層６と第２の
Ａｕ層７は無電解金めっきの触媒層となり、第２のＴｉ
層５は第１のＡｕ層４と第２のＰｔ層６との密着性を向
上させる働きをする。次に、フォトレジストを用いたリ
ソグラフィ法によるパターニングと、アルゴンガスを用
いたイオンミリング法により、第１のＴｉ層２、第１の
Ｐｔ層３、第１のＡｕ層４、第２のＴｉ層５、第２のＰ
ｔ層６、第２のＡｕ層７の各層を連続してエッチング
し、第１層配線８を形成する。
【００１２】次に、図１（ｂ）に示すように、層間絶縁
膜９としてＳｉＯ2 を、ＳｉＨ4 とＯ2 を用いた化学的
気相成長（ＣＶＤ）法により５００ｎｍ堆積する。
膜９としてＳｉＯ2 を、ＳｉＨ4 とＯ2 を用いた化学的
気相成長（ＣＶＤ）法により５００ｎｍ堆積する。
【００１３】次に、図１（ｃ）に示すように、リソグラ
フィ法によるパターニングを行った後、ＣＦ4 を用いた
反応性イオンエッチング（ＲＩＥ）法による異方性エッ
チングにより、層間絶縁膜９にスルーホール１０を形成
し、スルーホール１０の底部に第２のＡｕ層７を露出さ
せる。スルーホールの直径は例えば０．５〜１μｍとす
る。
フィ法によるパターニングを行った後、ＣＦ4 を用いた
反応性イオンエッチング（ＲＩＥ）法による異方性エッ
チングにより、層間絶縁膜９にスルーホール１０を形成
し、スルーホール１０の底部に第２のＡｕ層７を露出さ
せる。スルーホールの直径は例えば０．５〜１μｍとす
る。
【００１４】次に、図１（ｄ）に示すように、前段階ま
でに得られたものをそのまま無電解金めっき液に浸漬す
る。スルーホール１０の底部に露出した第２のＡｕ層７
上のみに選択的にめっきが起こる。スルーホール１０が
Ａｕめっき層１１によって完全に埋め込まれるまで、め
っきを行う。金塩として一価の金の亜硫酸塩を用い、還
元剤にヒドラジンを用いた無電解金めっき浴（Ａｕ濃度
８ｇ／ｌ）の場合、７０℃において、直径０．５μｍ以
上のスルーホールの埋め込み速度は約０．６μｍ／ｈと
大きく、さらには埋め込み速度はスルーホールの直径に
ほとんど依存しない。
でに得られたものをそのまま無電解金めっき液に浸漬す
る。スルーホール１０の底部に露出した第２のＡｕ層７
上のみに選択的にめっきが起こる。スルーホール１０が
Ａｕめっき層１１によって完全に埋め込まれるまで、め
っきを行う。金塩として一価の金の亜硫酸塩を用い、還
元剤にヒドラジンを用いた無電解金めっき浴（Ａｕ濃度
８ｇ／ｌ）の場合、７０℃において、直径０．５μｍ以
上のスルーホールの埋め込み速度は約０．６μｍ／ｈと
大きく、さらには埋め込み速度はスルーホールの直径に
ほとんど依存しない。
【００１５】次に、図１（ｅ）に示すように、層間絶縁
膜９上およびＡｕめっき層１１上に、第３のＴｉ層１２
（厚さ５０ｎｍ）、第３のＰｔ層１３（厚さ１５０ｎ
ｍ）、第３のＡｕ層１４（厚さ３５０ｎｍ）を順にスパ
ッタ法により堆積する。次に、リソグラフィ法によるパ
ターニングと、アルゴンガスを用いたイオンミリング法
により、第３のＴｉ層１２、第３のＰｔ層１３、第３の
Ａｕ層１４の各層を連続してエッチングし、第２層配線
１５を形成する。
膜９上およびＡｕめっき層１１上に、第３のＴｉ層１２
（厚さ５０ｎｍ）、第３のＰｔ層１３（厚さ１５０ｎ
ｍ）、第３のＡｕ層１４（厚さ３５０ｎｍ）を順にスパ
ッタ法により堆積する。次に、リソグラフィ法によるパ
ターニングと、アルゴンガスを用いたイオンミリング法
により、第３のＴｉ層１２、第３のＰｔ層１３、第３の
Ａｕ層１４の各層を連続してエッチングし、第２層配線
１５を形成する。
【００１６】以上述べた工程により、無電解金めっき法
を用いて、微細スルーホールを有する多層配線を形成す
ることが可能となる。ここでは、微細スルーホールの埋
め込みについて説明したが、同様なプロセスにより微細
トレンチを埋め込み、Ａｕ配線を形成することも可能で
ある。
を用いて、微細スルーホールを有する多層配線を形成す
ることが可能となる。ここでは、微細スルーホールの埋
め込みについて説明したが、同様なプロセスにより微細
トレンチを埋め込み、Ａｕ配線を形成することも可能で
ある。
【００１７】本発明の実施例においては、第１層配線と
第２層配線にＴｉ／Ｐｔ／Ａｕ積層膜を用いたが、Ａｌ
−Ｓｉ−Ｃｕ／ＴｉＮ積層膜など、他の配線金属を用い
てもよい。また、各層の厚さはここで述べた値である必
要はないが、第２のＡｕ層７は厚さ２０ｎｍ以下が望ま
しい。
第２層配線にＴｉ／Ｐｔ／Ａｕ積層膜を用いたが、Ａｌ
−Ｓｉ−Ｃｕ／ＴｉＮ積層膜など、他の配線金属を用い
てもよい。また、各層の厚さはここで述べた値である必
要はないが、第２のＡｕ層７は厚さ２０ｎｍ以下が望ま
しい。
【００１８】次に本発明の第２の実施例として、無電解
金めっき法を用いた多層配線構造の形成方法について、
図２、図３を参照して説明する。図２、図３は、本発明
の実施例を説明するための、工程順に示した多層配線構
造の模式断面図である。
金めっき法を用いた多層配線構造の形成方法について、
図２、図３を参照して説明する。図２、図３は、本発明
の実施例を説明するための、工程順に示した多層配線構
造の模式断面図である。
【００１９】まず、図２（ａ）に示すように、下地１上
に、第１のＴｉ層２（厚さ５０ｎｍ）、第１のＰｔ層３
（厚さ１５０ｎｍ）、第１のＡｕ層４（厚さ３５０ｎ
ｍ）、第２のＴｉ層５（厚さ１０ｎｍ）を順にスパッタ
法により堆積する。ここで、第２のＴｉ層５は第１のＡ
ｕ層４と次に述べる層間絶縁膜との密着性を向上させる
働きをする。次に、フォトレジストを用いたリソグラフ
ィ法によるパターニングと、アルゴンガスを用いたイオ
ンミリング法により、第１のＴｉ層２、第１のＰｔ層
３、第１のＡｕ層４、第２のＴｉ層５の各層を連続して
エッチングし、第１層配線８を形成する。
に、第１のＴｉ層２（厚さ５０ｎｍ）、第１のＰｔ層３
（厚さ１５０ｎｍ）、第１のＡｕ層４（厚さ３５０ｎ
ｍ）、第２のＴｉ層５（厚さ１０ｎｍ）を順にスパッタ
法により堆積する。ここで、第２のＴｉ層５は第１のＡ
ｕ層４と次に述べる層間絶縁膜との密着性を向上させる
働きをする。次に、フォトレジストを用いたリソグラフ
ィ法によるパターニングと、アルゴンガスを用いたイオ
ンミリング法により、第１のＴｉ層２、第１のＰｔ層
３、第１のＡｕ層４、第２のＴｉ層５の各層を連続して
エッチングし、第１層配線８を形成する。
【００２０】次に、図２（ｂ）に示すように、層間絶縁
膜９としてＳｉＯ2 を、ＳｉＨ4 とＯ2 を用いたＣＶＤ
法により５００ｎｍ堆積する。
膜９としてＳｉＯ2 を、ＳｉＨ4 とＯ2 を用いたＣＶＤ
法により５００ｎｍ堆積する。
【００２１】次に、図２（ｃ）に示すように、フォトレ
ジスト１６を用いたリソグラフィ法によるパターニング
を行う。
ジスト１６を用いたリソグラフィ法によるパターニング
を行う。
【００２２】次に、図２（ｄ）に示すように、ＣＦ4 を
用いた反応性イオンエッチング（ＲＩＥ）法による異方
性エッチングにより、層間絶縁膜９にスルーホール１０
を形成し、スルーホール１０の底部に第２のＴｉ層５を
露出させる。次に、バッファードフッ酸などによる等方
性エッチングにより短時間エッチングし、スルーホール
径をフォトレジスト１６の開口部よりも少し大きくす
る。スルーホールの直径は例えば０．５〜１μｍとなる
ようにする。
用いた反応性イオンエッチング（ＲＩＥ）法による異方
性エッチングにより、層間絶縁膜９にスルーホール１０
を形成し、スルーホール１０の底部に第２のＴｉ層５を
露出させる。次に、バッファードフッ酸などによる等方
性エッチングにより短時間エッチングし、スルーホール
径をフォトレジスト１６の開口部よりも少し大きくす
る。スルーホールの直径は例えば０．５〜１μｍとなる
ようにする。
【００２３】次に、図２（ｅ）に示すように、第２のＰ
ｔ層６（厚さ２０ｎｍ）および第２のＡｕ層７（厚さ２
４ｎｍ）を順に真空蒸着法により堆積する。ここで、第
２のＰｔ層６と第２のＡｕ層７は無電解金めっきの触媒
層となる。フォトレジスト１６がオーバーハング形状に
なっているため、スルーホール１０の側面に付着せず、
底部のみに第２のＰｔ層６（厚さ約１０ｎｍ）および第
２のＡｕ層７（厚さ約１２ｎｍ）を堆積できる。
ｔ層６（厚さ２０ｎｍ）および第２のＡｕ層７（厚さ２
４ｎｍ）を順に真空蒸着法により堆積する。ここで、第
２のＰｔ層６と第２のＡｕ層７は無電解金めっきの触媒
層となる。フォトレジスト１６がオーバーハング形状に
なっているため、スルーホール１０の側面に付着せず、
底部のみに第２のＰｔ層６（厚さ約１０ｎｍ）および第
２のＡｕ層７（厚さ約１２ｎｍ）を堆積できる。
【００２４】次に、図２（ｆ）に示すように、フォトレ
ジスト１６をリフトオフして除去し、スルーホール１０
の底部のみに触媒層を残す。
ジスト１６をリフトオフして除去し、スルーホール１０
の底部のみに触媒層を残す。
【００２５】次に、図３（ｇ）に示すように、前段階ま
でに得られたものをそのまま無電解金めっき液に浸漬す
る。スルーホール１０の底部の第２のＡｕ層７上のみに
選択的にめっきが起こる。スルーホール１０がＡｕめっ
き層１１によって完全に埋め込まれるまで、めっきを行
う。
でに得られたものをそのまま無電解金めっき液に浸漬す
る。スルーホール１０の底部の第２のＡｕ層７上のみに
選択的にめっきが起こる。スルーホール１０がＡｕめっ
き層１１によって完全に埋め込まれるまで、めっきを行
う。
【００２６】次に、図３（ｈ）に示すように、層間絶縁
膜９上およびＡｕめっき層１１上に、第３のＴｉ層１２
（厚さ５０ｎｍ）、第３のＰｔ層１３（厚さ１５０ｎ
ｍ）、第３のＡｕ層１４（厚さ３５０ｎｍ）を順にスパ
ッタ法により堆積する。次に、リソグラフィ法によるパ
ターニングと、アルゴンガスを用いたイオンミリング法
により、第３のＴｉ層１２、第３のＰｔ層１３、第３の
Ａｕ層１４の各層を連続してエッチングし、第２層配線
１５を形成する。
膜９上およびＡｕめっき層１１上に、第３のＴｉ層１２
（厚さ５０ｎｍ）、第３のＰｔ層１３（厚さ１５０ｎ
ｍ）、第３のＡｕ層１４（厚さ３５０ｎｍ）を順にスパ
ッタ法により堆積する。次に、リソグラフィ法によるパ
ターニングと、アルゴンガスを用いたイオンミリング法
により、第３のＴｉ層１２、第３のＰｔ層１３、第３の
Ａｕ層１４の各層を連続してエッチングし、第２層配線
１５を形成する。
【００２７】以上述べた工程により、無電解金めっき法
を用いて、微細スルーホールを有する多層配線を形成す
ることが可能となる。ここでは、微細スルーホールの埋
め込みについて説明したが、同様なプロセスにより微細
トレンチを埋め込み、Ａｕ配線を形成することも可能で
ある。
を用いて、微細スルーホールを有する多層配線を形成す
ることが可能となる。ここでは、微細スルーホールの埋
め込みについて説明したが、同様なプロセスにより微細
トレンチを埋め込み、Ａｕ配線を形成することも可能で
ある。
【００２８】本発明の実施例においては、第１層配線と
第２層配線に他の配線材料を用いてもよい。また、各層
の厚さはここで述べた値である必要はないが、第２のＡ
ｕ層７は厚さ２０ｎｍ以下が望ましい。図２（ｅ）に示
されるようなオーバーハング形状のフォトレジストを形
成するには、ここで説明した方法以外に、フォトレジス
トの熱処理によるリフローを利用してもよい。
第２層配線に他の配線材料を用いてもよい。また、各層
の厚さはここで述べた値である必要はないが、第２のＡ
ｕ層７は厚さ２０ｎｍ以下が望ましい。図２（ｅ）に示
されるようなオーバーハング形状のフォトレジストを形
成するには、ここで説明した方法以外に、フォトレジス
トの熱処理によるリフローを利用してもよい。
【００２９】
【発明の効果】以上説明したように、本発明の無電解金
めっき方法においては、めっき速度が向上すると同時
に、微細トレンチあるいは微細ホールを埋め込む場合に
は、埋め込み速度がホール径などに依存するマイクロロ
ーディング効果を抑制できる。したがって、本発明によ
り、直径０．５μｍの微細コンタクトホールやスルーホ
ールを有するＭＥＳＦＥＴやＨＪＦＥＴを、高いスルー
プットで形成できる。
めっき方法においては、めっき速度が向上すると同時
に、微細トレンチあるいは微細ホールを埋め込む場合に
は、埋め込み速度がホール径などに依存するマイクロロ
ーディング効果を抑制できる。したがって、本発明によ
り、直径０．５μｍの微細コンタクトホールやスルーホ
ールを有するＭＥＳＦＥＴやＨＪＦＥＴを、高いスルー
プットで形成できる。
【図１】本発明の第１の実施例を説明するための、工程
順に示した多層配線構造の模式断面図である。
順に示した多層配線構造の模式断面図である。
【図２】本発明の第２の実施例を説明するための、工程
順に示した多層配線構造の模式断面図である。
順に示した多層配線構造の模式断面図である。
【図３】本発明の第２の実施例を説明するための、工程
順に示した多層配線構造の模式断面図である（図２の続
き）。
順に示した多層配線構造の模式断面図である（図２の続
き）。
【図４】従来の多層配線の製造方法を説明するための、
多層配線構造の模式断面図である。
多層配線構造の模式断面図である。
１ 下地 ２ 第１のＴｉ層 ３ 第１のＰｔ層 ４ 第１のＡｕ層 ５ 第２のＴｉ層 ６ 第２のＰｔ層 ７ 第２のＡｕ層 ８ 第１層配線 ９ 層間絶縁膜 １０ スルーホール １１ Ａｕめっき層 １２ 第３のＴｉ層 １３ 第３のＰｔ層 １４ 第３のＡｕ層 １５ 第２層配線 １６ フォトレジスト
Claims (4)
- 【請求項１】 基板上に白金層を堆積する工程と、前記
白金層上に金層を前記白金層が部分的に露出するように
薄く堆積する工程と、前記金層および前記部分的に露出
した白金層を触媒層として無電解めっき法により金めっ
き層を堆積する工程を含むことを特徴とする無電解金め
っき方法。 - 【請求項２】 請求項１記載の無電解金めっき方法を用
いることを特徴とする微細トレンチの埋め込み方法。 - 【請求項３】 請求項１記載の無電解金めっき方法を用
いることを特徴とする微細ホールの埋め込み方法。 - 【請求項４】 基板上に白金層を堆積する工程と、前記
白金層上に金層を前記白金層が部分的に露出するように
薄く堆積する工程と、前記金層と前記部分的に露出した
白金層の上に絶縁膜を形成する工程と、前記絶縁膜にス
ルーホールを形成し、スルーホールの底部に前記金層と
前記白金層を露出させる工程と、前記露出した金層およ
び白金層を触媒層として無電解めっき法により金めっき
層を堆積する工程と、前記金めっき層上に配線金属を形
成する工程とを有する配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14032295A JP2737702B2 (ja) | 1995-06-07 | 1995-06-07 | 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14032295A JP2737702B2 (ja) | 1995-06-07 | 1995-06-07 | 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335631A JPH08335631A (ja) | 1996-12-17 |
| JP2737702B2 true JP2737702B2 (ja) | 1998-04-08 |
Family
ID=15266128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14032295A Expired - Fee Related JP2737702B2 (ja) | 1995-06-07 | 1995-06-07 | 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737702B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555166B2 (en) | 2001-06-29 | 2003-04-29 | International Business Machines | Method for reducing the microloading effect in a chemical vapor deposition reactor |
| TWI279934B (en) * | 2005-11-22 | 2007-04-21 | Yaki Ind Co Ltd | Method for fabricating metal layer of diode with electroless plating |
-
1995
- 1995-06-07 JP JP14032295A patent/JP2737702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335631A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0517551B1 (en) | Method of forming a multilayer wiring structure on a semiconductor device | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| EP0903781B1 (en) | Method of forming embedded copper interconnections | |
| US6123992A (en) | Method of forming aluminum interconnection layer | |
| JPH0418701B2 (ja) | ||
| JP2737702B2 (ja) | 無電解めっき方法およびその方法を用いた埋め込み方法および配線形成方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JP2950045B2 (ja) | 半導体装置の製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05144768A (ja) | 半導体装置の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH03257928A (ja) | 半導体装置の製造方法 | |
| JPH0611073B2 (ja) | 多層配線の形成方法 | |
| JPH05211237A (ja) | 半導体装置の製造方法 | |
| JPH02143528A (ja) | 半導体装置の製造方法 | |
| JPH0594969A (ja) | 半導体装置の製造方法 | |
| JPH0669349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| LAPS | Cancellation because of no payment of annual fees |