JPH05211237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05211237A JPH05211237A JP1355792A JP1355792A JPH05211237A JP H05211237 A JPH05211237 A JP H05211237A JP 1355792 A JP1355792 A JP 1355792A JP 1355792 A JP1355792 A JP 1355792A JP H05211237 A JPH05211237 A JP H05211237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- forming
- tungsten
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】アルミニウム膜からなる下層配線上に形成され
る層間絶縁膜の平坦性の向上と、微細化するビアホール
への完全な埋め込みの実現により、高信頼性の多層配線
構造体を実現する。 【構成】アルミニウム膜１０３ａとモリブデン膜１０４
ａとからなる下層配線体を形成し、この側面に窒化チタ
ン膜１０５ａを形成し、珪弗化水素酸水溶液を用いたＬ
ＰＤ法により半導体基板１０１上の絶縁膜１０２上に層
間絶縁膜となる２酸化シリコン膜１０６を選択的に形成
し、２酸化シリコン膜１０６にビアホール１０７を形成
し、タングステンの気相成長法により少なくともビアホ
ール１０７内にタングステン１０８を形成する。
る層間絶縁膜の平坦性の向上と、微細化するビアホール
への完全な埋め込みの実現により、高信頼性の多層配線
構造体を実現する。 【構成】アルミニウム膜１０３ａとモリブデン膜１０４
ａとからなる下層配線体を形成し、この側面に窒化チタ
ン膜１０５ａを形成し、珪弗化水素酸水溶液を用いたＬ
ＰＤ法により半導体基板１０１上の絶縁膜１０２上に層
間絶縁膜となる２酸化シリコン膜１０６を選択的に形成
し、２酸化シリコン膜１０６にビアホール１０７を形成
し、タングステンの気相成長法により少なくともビアホ
ール１０７内にタングステン１０８を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線構造の形成方法に関する。
関し、特に多層配線構造の形成方法に関する。
【０００２】
【従来の技術】上層配線の断線の少ない多層配線構造の
従来の形成方法としては、層間絶縁膜の表面を平坦化
し、選択気相成長成長によるタングステンによりビアホ
ール内を埋め込む方法がある。
従来の形成方法としては、層間絶縁膜の表面を平坦化
し、選択気相成長成長によるタングステンによりビアホ
ール内を埋め込む方法がある。
【０００３】半導体装置の製造方法の工程順の断面図で
ある図３を参照すると、このような従来の製造方法で
は、まず、半導体基板３０１上の絶縁膜３０２上にアル
ミニウム膜のスパッタリング，パターニングを行ない、
下層配線３１３を形成する〔図３（ａ）〕。次に、気相
成長法による２酸化シリコン膜３１６ａ，塗布法による
２酸化シリコン膜３１６ｂを形成して表面を平坦化した
後、再び気相成長法による２酸化シリコン膜３１６ｃを
形成し、３層の２酸化シリコン膜からなる層間絶縁膜を
形成する。続いて、この層間絶縁膜にビアホール３０７
を形成する〔図３（ｂ）〕。次に、選択気相成長法によ
るタングステン３０８をビアホール３０７内に埋め込
み、上層配線３１９を形成する〔図３（ｃ）〕。
ある図３を参照すると、このような従来の製造方法で
は、まず、半導体基板３０１上の絶縁膜３０２上にアル
ミニウム膜のスパッタリング，パターニングを行ない、
下層配線３１３を形成する〔図３（ａ）〕。次に、気相
成長法による２酸化シリコン膜３１６ａ，塗布法による
２酸化シリコン膜３１６ｂを形成して表面を平坦化した
後、再び気相成長法による２酸化シリコン膜３１６ｃを
形成し、３層の２酸化シリコン膜からなる層間絶縁膜を
形成する。続いて、この層間絶縁膜にビアホール３０７
を形成する〔図３（ｂ）〕。次に、選択気相成長法によ
るタングステン３０８をビアホール３０７内に埋め込
み、上層配線３１９を形成する〔図３（ｃ）〕。
【０００４】
【発明が解決しようとする課題】上述した従来の多層配
線構造体の形成方法では、下層配線パターンの粗密に対
して完全な平坦化が困難なこと、また、気相成長の際に
３００℃以上の熱工程を通るためにアルミニウム配線の
信頼性を劣化させるという問題がある。
線構造体の形成方法では、下層配線パターンの粗密に対
して完全な平坦化が困難なこと、また、気相成長の際に
３００℃以上の熱工程を通るためにアルミニウム配線の
信頼性を劣化させるという問題がある。
【０００５】また、ビアホールの周辺部に塗布法により
形成した吸湿性の高い膜が露出する場合には、スルーホ
ール性を劣化させるという問題点を有している。
形成した吸湿性の高い膜が露出する場合には、スルーホ
ール性を劣化させるという問題点を有している。
【０００６】さらに、アルミニウム配線に達するビアホ
ールを選択気相成長法によるタングステンにより埋め込
むとき、原料ガスのＷＦ6 とアルミニウムとが ＷＦ6 ＋２Ａｌ＝Ｗ＋２ＡｌＦ3 という反応により、絶縁物であるアルミニウムの弗化物
が形成されるため、スルーホール性が劣化する。この問
題に対しては、４００℃前後の成膜温度を必要とする水
素還元法ではある程度低減できるが、高温での成膜は上
述の絶縁膜の気相成長法と同様に配線の信頼性劣化とい
う点で好ましくない。
ールを選択気相成長法によるタングステンにより埋め込
むとき、原料ガスのＷＦ6 とアルミニウムとが ＷＦ6 ＋２Ａｌ＝Ｗ＋２ＡｌＦ3 という反応により、絶縁物であるアルミニウムの弗化物
が形成されるため、スルーホール性が劣化する。この問
題に対しては、４００℃前後の成膜温度を必要とする水
素還元法ではある程度低減できるが、高温での成膜は上
述の絶縁膜の気相成長法と同様に配線の信頼性劣化とい
う点で好ましくない。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けられた第１の絶縁膜上
に、アルミニウム膜，並びに少なくともこのアルミニウ
ム膜の上面を覆い，その弗化物が弗化アルミニウムの蒸
気圧より高い値を有し，かつ弗化水素酸水溶液に難溶な
第１の導電体膜からなる下層配線体を形成する工程と、
少なくとも下層配線体の側面に、弗化水素酸水溶液に難
溶な第２の導電体膜を形成する工程と、飽和状態の２酸
化酸化シリコンを含んだ珪弗化水素酸水溶液に弗化水素
酸を消費する添加物を混入させて常時過飽和状態に保た
れたこの珪弗化水素酸水溶液に浸漬し、第１の絶縁膜上
に選択的に２酸化シリコン膜を形成する工程と、下層配
線体の表面に達するビアホールを形成し、高融点金属の
気相成長法により少なくともビアホール内に高融点金属
を埋め込む工程と、を有している。
造方法は、半導体基板上に設けられた第１の絶縁膜上
に、アルミニウム膜，並びに少なくともこのアルミニウ
ム膜の上面を覆い，その弗化物が弗化アルミニウムの蒸
気圧より高い値を有し，かつ弗化水素酸水溶液に難溶な
第１の導電体膜からなる下層配線体を形成する工程と、
少なくとも下層配線体の側面に、弗化水素酸水溶液に難
溶な第２の導電体膜を形成する工程と、飽和状態の２酸
化酸化シリコンを含んだ珪弗化水素酸水溶液に弗化水素
酸を消費する添加物を混入させて常時過飽和状態に保た
れたこの珪弗化水素酸水溶液に浸漬し、第１の絶縁膜上
に選択的に２酸化シリコン膜を形成する工程と、下層配
線体の表面に達するビアホールを形成し、高融点金属の
気相成長法により少なくともビアホール内に高融点金属
を埋め込む工程と、を有している。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】半導体装置の製造方法を説明するための工
程順の断面図である図１を参照すると、本発明の第１の
実施例では、まず、半導体基板１０１上の絶縁膜１０２
上の全面に、約０．５μｍの膜厚のアルミニウム膜１０
３を通常のスパッタリングにより成長した後、約０．２
μｍの膜厚のモリブデン膜１０４を通常のスパッタリン
グにより成長する〔図１（ａ）〕。次に、通常のリソグ
ラフィー技術によるパターニングにより、アルミニウム
膜１０３ａとモリブデン膜１０４ａとからなる下層配線
体を形成する。続いて、約５０ｎｍの膜厚の窒化チタン
膜１０５を反応性スパッタリングにより全面に成長する
〔図１（ｂ）〕。次に、窒化チタン膜１０５のエッチバ
ックを行ない、上記下層配線体の側面のみをモリブデン
膜１０５ａで覆い、下層配線層を形成する〔図１
（ｃ）〕。
程順の断面図である図１を参照すると、本発明の第１の
実施例では、まず、半導体基板１０１上の絶縁膜１０２
上の全面に、約０．５μｍの膜厚のアルミニウム膜１０
３を通常のスパッタリングにより成長した後、約０．２
μｍの膜厚のモリブデン膜１０４を通常のスパッタリン
グにより成長する〔図１（ａ）〕。次に、通常のリソグ
ラフィー技術によるパターニングにより、アルミニウム
膜１０３ａとモリブデン膜１０４ａとからなる下層配線
体を形成する。続いて、約５０ｎｍの膜厚の窒化チタン
膜１０５を反応性スパッタリングにより全面に成長する
〔図１（ｂ）〕。次に、窒化チタン膜１０５のエッチバ
ックを行ない、上記下層配線体の側面のみをモリブデン
膜１０５ａで覆い、下層配線層を形成する〔図１
（ｃ）〕。
【００１０】次に、濃度２ｍｏｌ／ｌの珪弗化水素酸
（Ｈ2 ＳｉＦ6 ）水溶液に２酸化シリコンの微粒子を溶
解して飽和させた水溶液に、濃度０．０５ｍｏｌ／ｌの
硼酸水溶液を添加してその液温を３０〜４０℃に保持す
る。この水溶液に上記の下層配線体が形成された半導体
基体を４８時間浸漬することにより、約１．５μｍの膜
厚の２酸化シリコン膜１０６を堆積（ＬＰＤ）する。こ
のとき、２酸化シリコン膜１０６は絶縁膜１０２上から
成長し、窒化チタン膜１０５ａ，モリブデン膜１０４ａ
上からは成長しないため、下層配線層のパターンの粗密
に関わらず、まず下層配線の間の絶縁膜１０２上に選択
的に垂直に成長し、下層配線の膜厚（高さ）まで成長し
た後は垂直方向の成長と同時にとこの膜を核にした水平
方向の成長が起り、結果として従来より低温で平坦な層
間絶縁膜が形成できる〔図１（ｄ）〕。なお、２酸化シ
リコン膜１０６の成長に際し、下層配線層の上面，側面
はモリブデン膜１０４ａ，窒化チタン膜１０５ａで覆わ
れているため、この水溶液に浸漬しても下層配線層は弗
化水素（ＨＦ）にほとんど侵されない。
（Ｈ2 ＳｉＦ6 ）水溶液に２酸化シリコンの微粒子を溶
解して飽和させた水溶液に、濃度０．０５ｍｏｌ／ｌの
硼酸水溶液を添加してその液温を３０〜４０℃に保持す
る。この水溶液に上記の下層配線体が形成された半導体
基体を４８時間浸漬することにより、約１．５μｍの膜
厚の２酸化シリコン膜１０６を堆積（ＬＰＤ）する。こ
のとき、２酸化シリコン膜１０６は絶縁膜１０２上から
成長し、窒化チタン膜１０５ａ，モリブデン膜１０４ａ
上からは成長しないため、下層配線層のパターンの粗密
に関わらず、まず下層配線の間の絶縁膜１０２上に選択
的に垂直に成長し、下層配線の膜厚（高さ）まで成長し
た後は垂直方向の成長と同時にとこの膜を核にした水平
方向の成長が起り、結果として従来より低温で平坦な層
間絶縁膜が形成できる〔図１（ｄ）〕。なお、２酸化シ
リコン膜１０６の成長に際し、下層配線層の上面，側面
はモリブデン膜１０４ａ，窒化チタン膜１０５ａで覆わ
れているため、この水溶液に浸漬しても下層配線層は弗
化水素（ＨＦ）にほとんど侵されない。
【００１１】続いて、リソグラフィーにより、２酸化シ
リコン膜１０６にビアホール１０７を開口する。次に、
６弗化タングステンのシラン還元により、タングステン
１０８をビアホール１０７内にのみ埋め込む。このと
き、下層配線層の上面にはモリブデン膜１０４ａが形成
されているため、弗化アルミニウムが生成されることは
なく、弗化モリブデンが生成されてもこれは弗化アルミ
ニウムのように蒸気圧が低くない。それ故、スルーホー
ル性の劣化は抑制される。次に、スパッタリングにより
全面にアルミニウム膜を形成し、この膜のパターニング
を行なって上層配線となるアルミニウム配線１０９を形
成する〔図１（ｅ）〕。
リコン膜１０６にビアホール１０７を開口する。次に、
６弗化タングステンのシラン還元により、タングステン
１０８をビアホール１０７内にのみ埋め込む。このと
き、下層配線層の上面にはモリブデン膜１０４ａが形成
されているため、弗化アルミニウムが生成されることは
なく、弗化モリブデンが生成されてもこれは弗化アルミ
ニウムのように蒸気圧が低くない。それ故、スルーホー
ル性の劣化は抑制される。次に、スパッタリングにより
全面にアルミニウム膜を形成し、この膜のパターニング
を行なって上層配線となるアルミニウム配線１０９を形
成する〔図１（ｅ）〕。
【００１２】本実施例では、上記水溶液中に添加物とし
て硼酸を添加したが、これは珪弗化水素酸水溶液に２酸
化シリコン粉末を溶解したときに発生する弗化水素（Ｈ
Ｆ）を消費させるために添加したものである。添加物と
しては、硼酸に限らず、燐酸，水酸化アンモニウム等で
あっても良い。また本実施例で用いたアルミニウム膜１
０３ａの側面に形成する窒化チタン膜１０５ａの代り
に、モリブデン，タングステン等の高融点金属膜，高融
点金属の合金膜，金，白金，パラジウム等の貴金属膜を
用いることもできる。また、本実施例で用いたＬＰＤ法
による２酸化シリコン膜の上面に、さらにスパッタリン
グ，化学気相成長法，あるいは塗布法による絶縁膜を形
成しても良い。
て硼酸を添加したが、これは珪弗化水素酸水溶液に２酸
化シリコン粉末を溶解したときに発生する弗化水素（Ｈ
Ｆ）を消費させるために添加したものである。添加物と
しては、硼酸に限らず、燐酸，水酸化アンモニウム等で
あっても良い。また本実施例で用いたアルミニウム膜１
０３ａの側面に形成する窒化チタン膜１０５ａの代り
に、モリブデン，タングステン等の高融点金属膜，高融
点金属の合金膜，金，白金，パラジウム等の貴金属膜を
用いることもできる。また、本実施例で用いたＬＰＤ法
による２酸化シリコン膜の上面に、さらにスパッタリン
グ，化学気相成長法，あるいは塗布法による絶縁膜を形
成しても良い。
【００１３】半導体装置の製造方法を説明するための工
程順の断面図である図２を参照すると、本発明の第２の
実施例では、まず、半導体基板２０１上の絶縁膜２０２
上に、アルミニウム膜２０３，チタンタングステン膜２
１４をスパッタリングによりそれぞれ約０．５μｍ，
０．２μｍ堆積させる〔図２（ａ）〕。次に、これらの
膜をパターニングしてアルミニウム膜２０３ａとチタン
タングステン膜２１４ａとからなる下層配線体を形成し
た後、６弗化タングステンのシラン還元法によるタング
ステンの選択気相成長を行なうことにより、この下層配
線体の上面，および側面にのみタングステン膜２１８を
形成することにより、下層配線層を形成する〔図２
（ｂ）〕。
程順の断面図である図２を参照すると、本発明の第２の
実施例では、まず、半導体基板２０１上の絶縁膜２０２
上に、アルミニウム膜２０３，チタンタングステン膜２
１４をスパッタリングによりそれぞれ約０．５μｍ，
０．２μｍ堆積させる〔図２（ａ）〕。次に、これらの
膜をパターニングしてアルミニウム膜２０３ａとチタン
タングステン膜２１４ａとからなる下層配線体を形成し
た後、６弗化タングステンのシラン還元法によるタング
ステンの選択気相成長を行なうことにより、この下層配
線体の上面，および側面にのみタングステン膜２１８を
形成することにより、下層配線層を形成する〔図２
（ｂ）〕。
【００１４】次に、濃度２ｍｏｌ／ｌの珪弗化水素酸
（Ｈ2 ＳｉＦ6 ）水溶液に２酸化シリコンの微粒子を溶
解して飽和させた水溶液に、濃度０．０５ｍｏｌ／ｌの
硼酸水溶液を添加してその液温を３０〜４０℃に保持す
る。この水溶液を用いたＬＰＤ法により、第１の実施例
と同様に、約１．５μｍの膜厚の２酸化シリコン膜２０
６を堆積する〔図２（ｃ）〕。さらに第１の実施例と同
様に、２酸化シリコン膜２０６にビアホール２０７を開
口する。次に、６弗化タングステンのシラン還元によ
り、タングステン２０８をビアホール２０７内にのみ埋
め込む。次に、スパッタリングにより全面にアルミニウ
ム膜を形成し、この膜のパターニングを行なって上層配
線となるアルミニウム配線２０９を形成する〔図２
（ｄ）〕。
（Ｈ2 ＳｉＦ6 ）水溶液に２酸化シリコンの微粒子を溶
解して飽和させた水溶液に、濃度０．０５ｍｏｌ／ｌの
硼酸水溶液を添加してその液温を３０〜４０℃に保持す
る。この水溶液を用いたＬＰＤ法により、第１の実施例
と同様に、約１．５μｍの膜厚の２酸化シリコン膜２０
６を堆積する〔図２（ｃ）〕。さらに第１の実施例と同
様に、２酸化シリコン膜２０６にビアホール２０７を開
口する。次に、６弗化タングステンのシラン還元によ
り、タングステン２０８をビアホール２０７内にのみ埋
め込む。次に、スパッタリングにより全面にアルミニウ
ム膜を形成し、この膜のパターニングを行なって上層配
線となるアルミニウム配線２０９を形成する〔図２
（ｄ）〕。
【００１５】本実施例は第１の実施例に比べてエッチバ
ック工程が無いため、工程の簡略化が出来る。
ック工程が無いため、工程の簡略化が出来る。
【００１６】なお、本発明に関わるビアホールの埋め込
み法としては、窒化チタン膜，チタンタングステン膜，
タングステン膜などを密着層として気相成長法により金
属膜を全面に成長した後、この膜をエッチバックしても
良い。また、選択気相成長法を用いる場合には、タング
ステンの他にモリブデンも使用可能である。
み法としては、窒化チタン膜，チタンタングステン膜，
タングステン膜などを密着層として気相成長法により金
属膜を全面に成長した後、この膜をエッチバックしても
良い。また、選択気相成長法を用いる場合には、タング
ステンの他にモリブデンも使用可能である。
【００１７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、半導体基板上の絶縁膜上にアルミニウム
膜とアルミニウム膜の少なくとも上面を覆い，その弗化
物が弗化アルミニウムの蒸気圧より高い値を有し，かつ
弗化水素酸水溶液に難溶な第１の導電体膜とからなる下
層配線体の形成し、この下層配線体の少なくとも側面に
弗化水素酸水溶液に難溶な第２の導電体膜を形成して下
層配線層を形成し、珪弗化水素酸水溶液を用いたＬＰＤ
法により半導体基板上の絶縁膜上に層間絶縁膜となる２
酸化シリコン膜を選択的に形成し、層間絶縁膜にビアホ
ールを形成し、高融点金属の気相成長法により少なくと
もこのビアホール内に高融点金属を埋め込んでいる。こ
のため、下層配線層のパターンの粗密に関係なく平坦な
層間絶縁膜を形成することが可能となり、またこの膜を
低温で堆積できるため配線の信頼性の劣化を抑制でき
る。さらに、下層配線層の上面には第１の導電体膜が形
成されているため、高融点金属の気相成長法によりビア
ホール内に高融点金属を埋め込む際にも生成弗化物によ
るスルーホール性（コンタクト抵抗）の劣化は生じなく
なる。
の製造方法は、半導体基板上の絶縁膜上にアルミニウム
膜とアルミニウム膜の少なくとも上面を覆い，その弗化
物が弗化アルミニウムの蒸気圧より高い値を有し，かつ
弗化水素酸水溶液に難溶な第１の導電体膜とからなる下
層配線体の形成し、この下層配線体の少なくとも側面に
弗化水素酸水溶液に難溶な第２の導電体膜を形成して下
層配線層を形成し、珪弗化水素酸水溶液を用いたＬＰＤ
法により半導体基板上の絶縁膜上に層間絶縁膜となる２
酸化シリコン膜を選択的に形成し、層間絶縁膜にビアホ
ールを形成し、高融点金属の気相成長法により少なくと
もこのビアホール内に高融点金属を埋め込んでいる。こ
のため、下層配線層のパターンの粗密に関係なく平坦な
層間絶縁膜を形成することが可能となり、またこの膜を
低温で堆積できるため配線の信頼性の劣化を抑制でき
る。さらに、下層配線層の上面には第１の導電体膜が形
成されているため、高融点金属の気相成長法によりビア
ホール内に高融点金属を埋め込む際にも生成弗化物によ
るスルーホール性（コンタクト抵抗）の劣化は生じなく
なる。
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。
の断面図である。
【図２】本発明の第２の実施例を説明するための工程順
の断面図である。
の断面図である。
【図３】従来の半導体装置の製造方法を説明するための
工程順の断面図である。
工程順の断面図である。
１０１，２０１，３０１ 半導体基板 １０２，２０２，３０２ 絶縁膜 １０３，１０３ａ アルミニウム膜 １０４，１０４ａ モリブデン膜 １０５，１０５ａ 窒化チタン膜 １０６，２０６，３１６ａ，３１６ｂ，３１６ｃ ２
酸化シリコン膜 １０７，２０７，３０７ ビアホール １０８，２０８，３０８ タングステン １０９，２０９ アルミニウム配線 ２１４，２１４ａ チタンタングステン膜 ２１８ タングステン膜 ３１３ 下層配線 ３１９ 上層配線
酸化シリコン膜 １０７，２０７，３０７ ビアホール １０８，２０８，３０８ タングステン １０９，２０９ アルミニウム配線 ２１４，２１４ａ チタンタングステン膜 ２１８ タングステン膜 ３１３ 下層配線 ３１９ 上層配線
Claims (3)
- 【請求項１】 半導体基板上に設けられた第１の絶縁膜
上に、アルミニウム膜，並びに少なくとも前記アルミニ
ウム膜の上面を覆い，その弗化物が弗化アルミニウムの
蒸気圧より高い値を有し，かつ弗化水素酸水溶液に難溶
な第１の導電体膜からなる下層配線体を形成する工程
と、 少なくとも前記下層配線体の側面に、弗化水素酸水溶液
に難溶な第２の導電体膜を形成する工程と、 飽和状態の２酸化酸化シリコンを含んだ珪弗化水素酸水
溶液に弗化水素酸を消費する添加物を混入させて常時過
飽和状態に保たれた前記珪弗化水素酸水溶液に浸漬し、
前記第１の絶縁膜上に選択的に２酸化シリコン膜を形成
する工程と、 前記下層配線体の表面に達するビアホールを形成し、高
融点金属の気相成長法により少なくとも前記ビアホール
内に前記高融点金属を埋め込む工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の導電体膜が、タングステン
膜，モリブデン膜，コバルト膜，ニッケル膜，タングス
テン合金膜，モリブデン合金膜，コバルト合金膜，ニッ
ケル合金膜，タングステン化合物膜，モリブデン化合物
膜，コバルト化合物膜，およびニッケル化合物膜の少な
くとも１つからなることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記第２の導電体膜が金属膜であること
と、前記金属膜の形成方法が選択気相成長法であること
と、を特徴とする請求項１，あるいは請求項２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1355792A JPH05211237A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1355792A JPH05211237A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211237A true JPH05211237A (ja) | 1993-08-20 |
Family
ID=11836484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1355792A Withdrawn JPH05211237A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778823A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置 |
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1992
- 1992-01-29 JP JP1355792A patent/JPH05211237A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778823A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置 |
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP3326698B2 (ja) | 集積回路装置の製造方法 | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10189734A (ja) | 半導体素子の金属配線形成方法 | |
| CN1110083C (zh) | 半导体器件的制造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| KR100499557B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP2591450B2 (ja) | 半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH05211237A (ja) | 半導体装置の製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH0691090B2 (ja) | 半導体装置の製造方法 | |
| US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| JPH06283606A (ja) | 半導体装置およびその製造方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JP2897297B2 (ja) | 半導体装置の製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH0611045B2 (ja) | 多層配線の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |