JP2897297B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2897297B2
JP2897297B2 JP33000189A JP33000189A JP2897297B2 JP 2897297 B2 JP2897297 B2 JP 2897297B2 JP 33000189 A JP33000189 A JP 33000189A JP 33000189 A JP33000189 A JP 33000189A JP 2897297 B2 JP2897297 B2 JP 2897297B2
Authority
JP
Japan
Prior art keywords
plating
metal
metal film
contact hole
plating solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33000189A
Other languages
English (en)
Other versions
JPH03190136A (ja
Inventor
達哉 廣瀬
裕志 伊藤
祐二 粟野
眞人 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33000189A priority Critical patent/JP2897297B2/ja
Publication of JPH03190136A publication Critical patent/JPH03190136A/ja
Application granted granted Critical
Publication of JP2897297B2 publication Critical patent/JP2897297B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、半導体装置における無電解めっき法を用い
た微細配線パターン内への選択的な金属の埋め込みとそ
の平坦化技術に関し, 微細配線間の接続孔内に,成長形態の異なる2種類以
上の無電解めっき液を用いて,同一金属を交互に選択的
に成長させて,表面を平坦化することを目的とし, 無電解めっきによる半導体基板上の配線金属に接続す
る金属膜の微細配線接続孔への埋め込み方法において,
同一金属成分を含み、成長速度が接続孔の面積により異
なり、成長する金属膜の表面形状も互いに異なる2種類
以上のめっき液を順次用いて,平坦且つ均一な厚さの金
属膜を得るように, 半導体基板上に設けられた第1のコンタクトホール及
び該第1のコンタクトホールよりも面積の大きな第2の
コンタクトホール内を無電解めっきにより金属膜で埋め
込む方法において,前記第1のコンタクトホール内に埋
め込まれた第1の金属膜と,前記第2のコンタクトホー
ル内に埋め込まれた第2の金属膜の膜厚が略同一とな
り,且つ第1及び第2の金属膜の表面が平坦になるよう
に,同一金属成分を含み、成長速度のコンタクトホール
依存性及び成長する金属膜の表面形状が互いに異なる第
1及び第2のめっき液を用いて,先ず第1のめっき液,
次いで第2のめっき液を用いて無電解めっきにより,前
記第1及び第2の金属膜を形成するように, 前記第1のめっき液としては,塩化ニッケルを主成分
としためっき液を用い,前記第2のめっき液としては,
硫酸ニッケルを主成分としためっき液を用いるように構
成する。
〔産業上の利用分野〕
本発明は,半導体装置における無電解めっき法を用い
た微細配線パターン内への選択的な金属の埋め込みとそ
の平坦化技術に関する。
半導体装置の多層配線における接続孔(スルーホー
ル)の形成に関する。
近年の超LSIにおいて,さらに高速化および高密度化
を図るために,配線は微細化し,且つ,多層化してい
く。
配線間接続部は,微細化が進むにつれ接続孔の径と深
さの比率を示すアスペクト比が増加し,層間の配線接続
およびマスクパターニングが困難となる。
このため,配線間接続部への選択的な金属の埋め込み
による,表面の平坦化を図る必要がある。
〔従来の技術〕
第3図は従来例の説明図である。
図において,15は半導体基板,16は絶縁膜,17はめっき
金属膜A,18はめっき金属膜Bである。
従来の無電解めっき法による微細配線間接続孔への選
択的な金属の埋め込みにおいて,めっきによる金属膜成
長の際に,成長膜厚みに接続孔のパターン面積の依存性
があった。
即ち,第3図(a)に示すように,或る組成のめっき
液では,一つの金属膜のAのめっきの成長速度が,パタ
ーン面積,或いは接続孔径の大きいものの成長速度が遅
く,小さいものの成長速度が速いのに対し,第3図
(b)に示すように,他の組成のめっき液では,同じ種
類の金属膜のBのめっきの成長速度が,パターン面積,
或いは接続孔径の大きいものが,逆に成長速度が速く,
小さいもの成長速度が遅い場合がある。
更に,図に見られるように,めっき膜厚の違いだけで
なく,めっき表面もめっき液の種類により,必ずしも平
坦にはめっきされず,凸型,或いは凹型になることが多
い。
この無電解めっき液による,金属膜のめっきの成長速
度のパターン面積依存性や,凹凸の形状は,めっき液中
における金属の成長過程に依存するもので,従来,めっ
き法による微細パターンへの選択的な金属の埋め込み
が,現在程は重要視されていなかったため,無電解めっ
き法では必ずこのパターン面積によるめっき膜厚の差が
生じていた。
〔発明が解決しようとする課題〕
従って,めっきによる金属膜の成長条件,例えば,め
っき温度,濃度,前処理方法等を変化させても,パター
ン面積依存性を除くことはできず,接続孔内のめっきに
よる金属膜の表面平坦化と,その均一性が悪くなるとい
った問題を生じていた。
本発明は,微細配線間の接続孔内に,成長形態の異な
る2種類以上の無電解めっき液を用いて,同一金属を交
互に選択的に成長させて表面を平坦化することを目的と
して,提供されるものである。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。
図において,1は半導体基板,2は第1の配線金属,3は第
1の層間絶縁膜,4は第1のめっき金属膜,5は第2のめっ
き金属膜,6は第2の配線金属,7は第2の層間絶縁膜であ
る。
本発明のように,無電解めっきによる半導体基板上の
配線金属に接続する金属膜の微細配線接続孔への埋め込
み方法において,同一金属成分を含み、成長速度が接続
孔の面積により異なり、成長する金属膜の表面形状も互
いに異なる2種類以上のめっき液を順次用いて,平坦且
つ均一な厚さの金属膜を得ることにより, また,半導体基板上に設けられた第1のコンタクトホ
ール及び該第1のコンタクトホールよりも面積の大きな
第2のコンタクトホール内を無電解めっきにより金属膜
で埋め込む方法において,前記第1のコンタクトホール
内に埋め込まれた第1の金属膜と,前記第2のコンタク
トホール内に埋め込まれた第2の金属膜の膜厚が略同一
になり,且つ第1及び第2の金属膜の表面が平坦になる
ように,同一金属成分を含み、成長速度のコンタクトホ
ール依存性及び成長する金属膜の表面形状が互いに異な
る第1及び第2のめっき液を用いて,先ず第1のめっき
液,次いで第2のめっき液を用いて無電解めっきによ
り,前記第1及び第2の金属膜を形成することにより, 更に,前記第1のめっき液としては,塩化ニッケルを
主成分としためっき液を用い,前記第2のめっき液とし
ては,硫酸ニッケルを主成分としためっき液を用いるこ
とにより,前記目的が達成される。
〔作用〕
本発明では,第1図に示すように,接続孔内における
無電解めっきの反応形態と,金属膜のめっき成長速度の
差異により,種々の異なるパターン面積の接続孔に対し
て,めっきによる金属膜の成長厚さが均一となり,表面
が平面化される。
〔実施例〕
第2図は本発明の一実施例の工程順模式断面図であ
る。
図において,8はSi基板,9はTi/Pt/Au膜,10はSiON膜,11
は第1のNiめっき膜,12は第2のNiめっき膜,13はTi/Au
膜,14はSiON膜である。
第2図(a)に示すように,Si基板8上に,第1の配
線金属として,例えば,チタン(Ti),白金(Pt),金
(Au)を合わせて,Ti/Pt/Au膜9を7,000Åの厚さにスタ
ッパ法により順次積層する。イオンミリング法によっ
て,電極パターンに形成した後に,プラズマCVD法によ
り,第1の層間絶縁膜として,例えば窒化,酸化シリコ
ン(SiON)膜10を1μmの厚さに被覆する。
続いて,三弗化メタン(CHF3),六弗化エタン(C
2F6),ヘリウム(He)の混合ガスを用いて,RIE法によ
り接続孔を形成する。接続孔は1μm径から50μm径ま
での数種類を形成する。
次に,第2図(b)に示すように,Si基板8を脱脂洗
浄及び水洗を行って,接続孔内に清浄化した後,無電解
めっきによる金属膜の成長膜厚の均一性を向上させるた
めに,Si基板8を例えば,希塩酸水溶液に浸漬して,表
面を酸性先浄する。続いて,無電解めっきの触媒とし
て,塩化パラジウム(PdCl2)の液に浸漬して,接続孔
内に触媒核を形成する。ここで,触媒は塩化白金(PtCl
2)の水溶液でも良い。
めっき処理は,パターン面積が大きい場合にゆっくり
成長し,小さい場合に速く成長するような無電解めっき
液として,例えば,塩化ニッケル(NiCl2)を主成分と
した,高純度化学株式会社製のNi-701無電解Niめっき液
を用い,めっき槽の温度を70℃に保って5分間浸漬す
る。
ここで,パターン面積が小さい程,めっき膜厚が厚く
なる,凹型の第1のNiめっき膜が得られる。
次に,第2図(c)に示すように,パターン面積が大
きい場合に速く成長し,小さい場合にゆっくり成長する
ような無電解めっき液として,例えば,硫酸ニッケル
(NiSO4)を主成分とした,荏原ユージライト株式会社
製のRE-MUN無電解Niめっき液を用い,めっき槽の温度を
90℃に保って3分間浸漬し,パターン面積が大きい程,
めっき膜厚が厚くなる,凸型の第2のNiめっき膜12が得
られる。
続いて,第2図(d)に示すように,第2の配線金属
として,スパッタ法により,Ti/Au膜13を1μmの厚さに
形成し,イオンミリング法によりパターンを形成する。
更に,第2図(e)に示すように,プラズマCVD法に
より,第2の層間絶縁膜として,SiON膜14を1μmの厚
さに被覆する。
〔発明の効果〕
本発明によれば,第1次の無電解メッキにより,パタ
ーン面積の大きい方で薄く,小さい方で厚く,それぞれ
凹型に金属膜が形成され,第2次の無電解メッキによ
り,パターン面積の大きい方で厚く,小さい方で薄く,
それぞれ凸型に金属膜が形成されるので,最終的にめっ
きにより得られる金属膜は平坦,かつ同一の厚さとな
る。
これにより,パターンサイズが異なる接続孔が多数存
在しても,確実に多層配線の接続が信頼性良く形成され
る。
【図面の簡単な説明】
第1図は本発明の原理説明図, 第2図は本発明の一実施例の工程順模式断面図, 第3図は従来例の説明図である。 図において, 1は半導体基板,2は第1の配線金属, 3は第1の層間絶縁膜, 4は第1のめっき金属膜, 5は第2のめっき金属膜, 6は第2の配線金属,7は第2の層間絶縁膜, 8はSi基板,9はTi/Pt/Au膜, 10はSiON膜,11は第1のNiめっき膜, 12は第2のNiめっき膜, 13はTi/Au膜,14はSiON膜 である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小杉 眞人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (58)調査した分野(Int.Cl.6,DB名) H01L 21/288 H01L 21/3205 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】無電解めっきによる半導体基板上の配線金
    属に接続する金属膜の微細配線接続孔への埋め込み方法
    において、同一金属成分を含み、成長速度が接続孔の面
    積により異なり、成長する金属膜の表面形状も互いに異
    なる2種以上のめっき液を順次用いて、平坦且つ均一な
    厚さの金属膜を得ることを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】半導体基板上に設けられた第1のコンタク
    トホール及び該第1のコンタクトホールよりも面積の大
    きな第2のコンタクトホール内を無電解めっきにより金
    属膜で埋め込む方法において、前記第1のコンタクトホ
    ール内に埋め込まれた第1の金属膜と、前記第2のコン
    タクトホール内に埋め込まれた第2の金属膜の膜厚が略
    同一になり、且つ第1及び第2の金属膜の表面が平坦に
    なるように、同一金属成分を含み、成長速度のコンタク
    トホール面積依存性及び成長する金属膜の表面形状が互
    いに異なる第1及び第2のめっき液を用いて、先ず第1
    のめっき液、次いで第2のめっき液を用いて無電解めっ
    きにより、前記第1及び第2の金属膜を形成することを
    特徴とする半導体製造装置の製造方法。
  3. 【請求項3】前記第1のめっき液としては、塩化ニッケ
    ルを主成分としためっき液を用い、前記第2のめっき液
    としては、硫酸ニッケルを主成分としためっき液を用い
    ることを特徴とする請求項2記載の半導体装置の製造方
    法。
JP33000189A 1989-12-19 1989-12-19 半導体装置の製造方法 Expired - Lifetime JP2897297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33000189A JP2897297B2 (ja) 1989-12-19 1989-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33000189A JP2897297B2 (ja) 1989-12-19 1989-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03190136A JPH03190136A (ja) 1991-08-20
JP2897297B2 true JP2897297B2 (ja) 1999-05-31

Family

ID=18227659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33000189A Expired - Lifetime JP2897297B2 (ja) 1989-12-19 1989-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2897297B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005379B2 (en) 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
JP5226047B2 (ja) 2010-08-26 2013-07-03 シャープ株式会社 半導体発光素子の実装方法
JP6945037B2 (ja) * 2016-11-15 2021-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6698499B2 (ja) * 2016-11-15 2020-05-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH03190136A (ja) 1991-08-20

Similar Documents

Publication Publication Date Title
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
TW423140B (en) High-performance dual-damascene interconnect structures
US6287968B1 (en) Method of defining copper seed layer for selective electroless plating processing
US6709979B2 (en) Method of manufacturing a semiconductor device
US10804151B2 (en) Systems and methods for producing flat surfaces in interconnect structures
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
US6582579B1 (en) Methods for repairing defects on a semiconductor substrate
JPS62102543A (ja) 同平坦面の金属層および絶縁層の形成方法
JPS5982746A (ja) 半導体装置の電極配線方法
EP1471572A1 (en) Embedded copper interconnection structure
JP4297292B2 (ja) 半導体装置の配線形成方法及び半導体装置
JP2897297B2 (ja) 半導体装置の製造方法
JP3293783B2 (ja) 半導体装置の製造方法
US7001782B1 (en) Method and apparatus for filling interlayer vias on ferroelectric polymer substrates
JPH03244126A (ja) 半導体装置の製造方法
JP2921004B2 (ja) 半導体装置の製造方法
JP3429279B2 (ja) パターン形成方法
JPS6113375B2 (ja)
JP2646897B2 (ja) 多層配線の形成方法
KR100286253B1 (ko) 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법
JP2993044B2 (ja) 半導体装置の製造方法
JPH04165624A (ja) 絶縁膜上のめっき配線方法
US6995089B2 (en) Method to remove copper without pattern density effect
JPH05211237A (ja) 半導体装置の製造方法
JPH05166939A (ja) 多層配線層の形成方法