JP5226047B2 - 半導体発光素子の実装方法 - Google Patents

半導体発光素子の実装方法 Download PDF

Info

Publication number
JP5226047B2
JP5226047B2 JP2010189382A JP2010189382A JP5226047B2 JP 5226047 B2 JP5226047 B2 JP 5226047B2 JP 2010189382 A JP2010189382 A JP 2010189382A JP 2010189382 A JP2010189382 A JP 2010189382A JP 5226047 B2 JP5226047 B2 JP 5226047B2
Authority
JP
Japan
Prior art keywords
bump
opening
semiconductor layer
cross
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010189382A
Other languages
English (en)
Other versions
JP2012049296A (ja
Inventor
康弘 小山
克二 川上
睦夫 河崎
修 三宅
肇 小田
敬一 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010189382A priority Critical patent/JP5226047B2/ja
Priority to KR1020127031364A priority patent/KR20130023261A/ko
Priority to CN201180026204.7A priority patent/CN102918664B/zh
Priority to PCT/JP2011/063168 priority patent/WO2012026182A1/ja
Priority to US13/697,766 priority patent/US9048407B2/en
Priority to TW100122079A priority patent/TWI429114B/zh
Publication of JP2012049296A publication Critical patent/JP2012049296A/ja
Application granted granted Critical
Publication of JP5226047B2 publication Critical patent/JP5226047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Description

本発明は、フリップチップ実装型の半導体発光素子の実装方法に関する。
従来、ＬＥＤ（発光ダイオード）チップをセラミック基板（実装基板）等に実装する際に、ワイヤーボンド法が用いられていた。しかし、このワイヤーボンド法では、セラミック基板にワイヤーの接続領域を設ける必要があるため、小型化が難しいという問題や、ワイヤーによってＬＥＤチップからの出射光の影が生じ、発光効率が低下するといった問題があった。そこで、近年では、ＬＥＤチップの電極をセラミック基板側に向けて実装するフリップチップ実装と呼ばれる方式が提案されている。
図５は、サファイア基板を用いたＬＥＤチップ１の断面図である。ＬＥＤチップ１は、サファイア基板２、ｎ型窒化物半導体層３、ｐ型窒化物半導体層４、負電極５および正電極６を備えている。負電極５と正電極６との間に順方向電圧を印加することにより、ｎ型窒化物半導体層３とｐ型窒化物半導体層４との境界付近の活性層４ａにおいて、電子と正孔とが合体して発光する。
負電極５は、ｎ型窒化物半導体層３の上面に形成されているのに対し、正電極６は、ｎ型窒化物半導体層３の上面に積層されたｐ型窒化物半導体層４の上面に形成されているため、負電極５の上面と正電極６の上面との間に、高低差Ｈが存在する。このため、ＬＥＤチップ１をフリップチップ実装方式でセラミック基板に実装する場合、以下のような問題がある。
図６は、ＬＥＤチップ１を２つのバンプ１０ａ・１０ｂを介してセラミック基板９に実装する状態を示す断面図である。バンプ１０ａ・１０ｂの大きさは同一であり、バンプ１０ａはＬＥＤチップ１の負電極５上に形成され、バンプ１０ｂはＬＥＤチップ１の正電極６上に形成されている。上述のように、ＬＥＤチップ１の負電極５と正電極６との間に高低差があるため、バンプ１０ａ・１０ｂの各表面の高さも異なる。このため、図６に示す状態でＬＥＤチップ１をセラミック基板９上にフリップチップ実装すると、ＬＥＤチップ１がセラミック基板９に対して傾いてしまい、ＬＥＤチップ１からの出射光の指向性が悪くなる。
図７は、ＬＥＤチップ１全体にかかる荷重とバンプ１０ａ・１０ｂの変形量との関係を示すグラフである。例えば、バンプ１０ｂを１０μｍ変形させる場合、ＬＥＤチップ１全体に約１４Ｎ／ｍｍ２の荷重をかける必要があるのに対し、バンプ１０ａを１０μｍ変形させる場合、ＬＥＤチップ１全体に約２０Ｎ／ｍｍ２の荷重をかける必要がある。このように、バンプ１０ａをバンプ１０ｂと同程度変形させる場合、ＬＥＤチップ１全体にかける荷重は約１．５倍増加する。そのため、バンプ１０ａ・１０ｂを押しつぶすことによってバンプ１０ａ・１０ｂ間の高低差を吸収しようとすると、正電極６の下層の素子に大きな荷重がかかり、当該素子にダメージが発生するという問題がある。
この問題を解決するために、例えば、特許文献１では、キャピラリーの先端部分において金属ワイヤの先端部を溶融させてボール（バンプ）を形成し、電極面に上記ボールを固着させた後に電極面に略平行にキャピラリーの先端部分をボール上で摺動させることにより該ボールの高さを揃える方法が記載されている。
特開２００２−１１８１３７号公報（２００２年４月１９日公開）
しかしながら、特許文献１に記載の方法では、電極面に上記ボールを固着させた後にキャピラリーの先端部分をボール上で摺動させるため、バンプ作成に長時間を要するといった問題がある。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、発光特性および生産性に優れた半導体発光素子の実装方法を提供することにある。
上記の課題を解決するために、本発明に係る半導体発光素子の実装方法は、第１導電型半導体層と、第１導電型半導体層の上面の一部に積層された第２導電型半導体層と、第１導電型半導体層の上面の他の一部に形成された第１電極部と、第２導電型半導体層の上面に形成された第２電極部と、を備え、上記第１導電型半導体層に対して、上記第２電極部の上面が上記第１電極部の上面より高い位置にある半導体発光素子を、バンプを介して基板に実装する半導体発光素子の実装方法であって、上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、電解メッキ法によって、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、上記レジストを除去するレジスト除去工程と、上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、上記第１開口部の断面積は、上記第２開口部の断面積よりも大きく、上記バンプ形成工程において、上記第１バンプおよび上記第２バンプの各上面の上記第１導電型半導体層に対する高さと、上記レジストの上面の上記第１導電型半導体層に対する高さとの差が、１０μｍ以上であることを特徴としている。
上記の半導体発光素子は、第２電極部の上面が第１電極部の上面より高い位置にある構造であるため、第１電極部および第２電極部に、同一の高さを有するバンプを形成して基板にボンディングした場合、半導体発光素子が基板に対して傾いてしまう。
そこで、本発明に係る実装方法では、バンプを形成するための開口部をレジストに形成する開口部形成工程において、レジストの第１電極部および第２電極部に対応する各部分に、それぞれ第１開口部および第２開口部を形成し、第１開口部の断面積が、第２開口部の断面積よりも大きいことを特徴としている。これにより、バンプ形成工程において、第１バンプの形成速度が第２バンプの形成速度よりも大きくなるため、第１バンプを第２バンプよりも高く形成することができる。よって、第１バンプの上面と第２バンプの上面との高低差を、第１電極部の上面と第２電極部の上面との高低差よりも小さくすることができる。これにより、ボンディング工程において、半導体発光素子の基板に対する傾きを低減することができ、半導体発光素子の発光特性が向上する。
また、上記の実装方法では、レジストの開口部の断面積を異ならせるだけで、異なる高さを有するバンプを形成することができるので、特許文献１に係る発明と異なり、短時間でバンプを形成することができる。したがって、発光特性および生産性に優れた半導体発光素子の実装方法を提供することができる。
また、バンプ形成工程では、第１バンプおよび上記第２バンプの各上面とレジストの上面との高低差が１０μｍ以上の場合に、第１バンプの形成速度と第２バンプ形成速度との差が顕著になる。よって、上記の構成とすることで、さらに容易に第１バンプを第２バンプよりも高く形成することができる。
本発明に係る半導体発光素子の実装方法では、上記第２開口部の個数が上記第１開口部の個数よりも多いことが好ましい。
上記の構成によれば、第２開口部の個数が第１開口部の個数よりも多いので、第１バンプおよび第２バンプをそれぞれ１個ずつ形成する場合に比べ、第１バンプの断面積の総和と第２バンプの断面積の総和との差を小さくすることができる。よって、接合強度の向上および接触抵抗の低減を図ることができる。
本発明に係る半導体発光素子の実装方法では、上記第２開口部の個数は、上記第１開口部の断面積の総和と上記第２開口部の断面積の総和との差が最小となる個数であることが好ましい。
上記の構成によれば、第１バンプの断面積の総和と第２バンプの断面積の総和との差が最小となるので、より安定したフリップチップ実装が可能となる。
本発明に係る半導体発光素子の実装方法では、上記第１バンプの上面と上記第２バンプの上面とは、上記第１導電型半導体層に対する高さが略同一であることが好ましい。
上記の構成によれば、半導体発光素子を基板に対して平行に実装することができるので、半導体発光素子の発光特性をより向上させることができる。
本発明に係る半導体発光素子の実装方法では、上記第１開口部の断面積は、上記第２開口部の断面積の１０倍以下であることが好ましい。
上記の構成によれば、安定したフリップチップ実装のために第２バンプの個数をあまり多くする必要がないため、開口部形成工程において、レジストへのパターニングが容易となる。
本発明に係る半導体発光素子の実装方法では、上記第１導電型半導体層に対する、上記第１電極部の上面と上記第２電極部の上面との高低差が、２μｍ以下であることが好ましい。
上記の構成によれば、第１開口部と第２開口部との断面積比を小さくすることができるので、第２開口部の断面積をあまり小さくする必要がない。そのため、開口部形成工程において、レジストへのパターニングが容易となる。
以上のように、本発明に係る半導体発光素子の実装方法は、上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、電解メッキ法によって、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、上記レジストを除去するレジスト除去工程と、上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、上記第１開口部の断面積は、上記第２開口部の断面積よりも大きく、上記バンプ形成工程において、上記第１バンプおよび上記第２バンプの各上面の上記第１導電型半導体層に対する高さと、上記レジストの上面の上記第１導電型半導体層に対する高さとの差が、１０μｍ以上であることを特徴としている。したがって、発光特性および生産性に優れた半導体発光素子の実装方法を提供することができるという効果を奏する。
本発明の実施形態に係る実装方法を示す図である。 ＬＥＤチップの実装方法を示す断面図である。 レジストの２つの開口部の断面積比と、各開口部に形成されるバンプの高さ比との関係を示すグラフである。 本発明の実施形態に係る実装方法の変形例を示す図である。 サファイア基板を用いたＬＥＤチップの断面図である。 図５に示すＬＥＤチップを２つのバンプを介してセラミック基板に実装する状態を示す断面図である。 ＬＥＤチップ全体にかかる荷重と２つのバンプの変形量との関係を示すグラフである。
本発明の実施の一形態について図１〜図５に基づいて説明すれば以下のとおりである。
（フリップチップ実装の概要）
図１は、本実施形態に係る実装方法を示す図である。具体的には、図１（ａ）は、ＬＥＤチップ１にバンプ１１・１２を形成した状態を示す断面図であり、図１（ｂ）は、当該状態におけるＬＥＤチップ１の電極側からの平面図であり、図１（ｃ）は、図１（ａ）に示すＬＥＤチップ１をセラミック基板９に実装した状態を示す断面図である。
ＬＥＤチップ１は、図５に示すものと同一である。すなわち、図５に示すように、ＬＥＤチップ（半導体発光素子）１は、サファイア基板２、ｎ型窒化物半導体層（第１導電型半導体層）３、ｐ型窒化物半導体層（第２導電型半導体層）４、負電極（第１電極部）５および正電極（第２電極部）６を備えている。ｎ型窒化物半導体層３は、サファイア基板２上に積層されており、上面の一端が露出している。ｐ型窒化物半導体層４は、ｎ型窒化物半導体層３の上面の一部に積層されており、負電極５は、ｎ型窒化物半導体層３の上面の他の一部に形成されている。また、正電極６は、ｐ型窒化物半導体層４の上面に形成されている。
負電極５と正電極６との間に順方向電圧を印加することにより、ｎ型窒化物半導体層３とｐ型窒化物半導体層４との境界付近の活性層４ａにおいて、電子と正孔とが合体して発光する。負電極５は、ｎ型窒化物半導体層３の上面に形成されているのに対し、正電極６は、ｎ型窒化物半導体層３の上面に積層されたｐ型窒化物半導体層４の上面に形成されているため、負電極５の上面と正電極６の上面との間に、高低差Ｈが存在する。このため、負電極５および正電極６に、同一の高さを有するバンプを形成してセラミック基板にボンディングした場合、ＬＥＤチップ１がセラミック基板に対して傾いてしまう。
そこで、本実施形態では、図１（ａ）に示すように、ＬＥＤチップ１をフリップチップ実装するためのバンプとして、負電極５上には、バンプ１１（第１バンプ）を形成され、正電極６上には、バンプ１２（第２バンプ）が形成されており、さらに、バンプ１１・１２のサイズに関して、バンプ１１の高さはバンプ１２の高さよりも大きい。また、図１（ｂ）に示すように、バンプ１１の断面積（ｎ型窒化物半導体層３に平行な断面の面積）が、バンプ１２の断面積よりも大きくなっている。
これにより、図１（ａ）に示すように、バンプ１１の上面とバンプ１２の上面とは、ｎ型窒化物半導体層３に対する高さが略同一となっている。よって、図１（ｃ）に示すように、ＬＥＤチップ１をセラミック基板９にフリップチップ実装した場合、ＬＥＤチップ１のｎ型窒化物半導体層３およびｐ型窒化物半導体層４がセラミック基板９に対して平行となる。したがって、ＬＥＤチップ１からの出射光の指向性が向上する。
（実装方法の具体的内容）
続いて、ＬＥＤチップ１の実装方法の具体的内容について、図２を参照して説明する。本実施形態では、ＬＥＤチップ１をフリップチップ実装するためのバンプ１１・１２を、電解メッキ法によるＡｕメッキで形成する。
図２（ａ）は、バンプ形成前におけるＬＥＤチップ１を示している。ここで、図２（ｂ）に示すように、ＬＥＤチップ１の電極側の表面に給電メタル１５をスパッタ法で形成する。給電メタル１５は、シード層となるＡｕ膜と、Ａｕのセラミック基板への拡散を防ぐバリア膜とからなる。
続いて、負電極５上および正電極６上にレジスト１６を積層して、図２（ｃ）に示すように、パターニングによって、レジスト１６の負電極５に対応する部分に開口部１６ａ（第１開口部）を形成し、レジスト１６の正電極６に対応する部分に開口部１６ｂ（第２開口部）を形成する（開口部形成工程）。
続いて、開口部１６ａ内および開口部１６ｂ内にそれぞれ、バンプ１１およびバンプ１２を形成した後（図２（ｄ）、バンプ形成工程）、給電メタル１５およびレジスト１６を除去し（図２（ｅ）、レジスト除去工程）、バンプ１１およびバンプ１２をセラミック基板９にボンディングする（図２（ｆ）、ボンディング工程）。これにより、ＬＥＤチップ１がセラミック基板９に実装される。
図２（ｃ）に示す開口部形成工程では、開口部１６ａの断面積が開口部１６ｂの断面積よりも大きくなるように、開口部１６ａ・１６ｂを形成する。これにより、バンプ形成工程において、バンプ１１の形成速度がバンプ１２の形成速度よりも大きくなるため、バンプ１１をバンプ１２よりも高く形成することができる。
図３は、開口部１６ａの開口部１６ｂに対する断面積比と、バンプ１１のバンプ１２に対する高さ比との関係を示すグラフである。実線に示すように、レジスト１６が充分厚い場合、上記断面積比が大きいほど、上記高さ比が大きくなることが分かる。
この特性を利用して、開口部１６ａ・１６ｂの各断面積を、負電極５および正電極６の高低差に基づいて選択する。具体的には、バンプ１１およびバンプ１２の高低差が負電極５および正電極６の高低差に等しくなるように、開口部１６ａ・１６ｂの各断面積を設定する。例えば、開口部１６ｂの断面積を、３００〜５０００μｍ２程度に設定する。これにより、図２（ｅ）に示すように、バンプ１１の上面とバンプ１２の上面とは、ｎ型窒化物半導体層３に対する高さが略同一となる。
なお、図３において、破線に示すように、レジスト１６が薄い場合、開口部１６ａ・１６ｂの断面積比が大きくなっても、バンプ１１・１２の高さ比はほとんど変化しない。そのため、図２（ｄ）に示すバンプ形成工程において、バンプ１１およびバンプ１２の各上面のｎ型窒化物半導体層３に対する高さと、レジスト１６の上面のｎ型窒化物半導体層３に対する高さとの差が、１０μｍ以上であることが望ましい。これにより、バンプ１１・１２の高さを容易に制御することができる。
以上のように、本実施形態に係るＬＥＤチップ１の実装方法では、バンプ１１・１２の高さを制御することで、バンプ１１・１２の各上面のｎ型窒化物半導体層３に対する高さを揃えることができる。これにより、コンタクト抵抗や機械的強度を劣化させずに、ＬＥＤチップ１をセラミック基板９に実装することが可能となり、ＬＥＤチップ１からの出射光の指向性が向上する。
（変形例）
上記の構成では、ＬＥＤチップ１の負電極５上および正電極６上に、それぞれ１つのバンプを形成していた。これに対し、以下では、正電極６上に複数のバンプを形成することにより、接合強度の向上および接触抵抗の低減を実現する構成について説明する。
図４は、本実施形態に係る実装方法の変形例を示す図である。具体的には、図４（ａ）は、ＬＥＤチップ１に１個のバンプ１１と３個のバンプ１２とを形成した状態を示す断面図であり、図４（ｂ）は、当該状態におけるＬＥＤチップ１の電極側からの平面図であり、図４（ｃ）は、図４（ａ）に示すＬＥＤチップ１をセラミック基板９に実装した状態を示す断面図である。図４に示す構成は、ＬＥＤチップ１の正電極６上に３個のバンプ１２を形成した点を除き、図１に示す構成と同一である。
バンプ１２の断面積は、バンプ１１の断面積よりも小さい。一方、ＬＥＤチップ１の実装時において、バンプ１１への荷重とバンプ１２への荷重とは、ほぼ等しくなる。そのため、図１（ｃ）に示す状態では、バンプ１２はバンプ１１に比べて変形しやすくなる。また、バンプ１２と正電極６との接合面積が小さいため、接合強度が不足したり接触抵抗が大きくなるおそれがある。
そこで、図４に示すように、正電極６上に形成されるバンプ１２の個数を多くすることで、１個のバンプ１２にかかる荷重を減少させることができる。これにより、バンプ１２の変形を防止することができる。また、接合強度が向上するとともに、接触抵抗を低減することができるので、より安定したフリップチップ実装が可能となる。
このように、バンプ１２の個数を負電極５上に形成されるバンプ１１の個数よりも多く形成する場合、図２（ｃ）に示す開口部形成工程において、開口部１６ｂの個数が開口部１６ａの個数よりも多くなるようにすればよい。
なお、図４では、バンプ１１は１個であったが、バンプ１１を複数形成してもよい。
また、バンプ１１の断面積の総和とバンプ１２の断面積の総和との差を極力小さくすることが望ましい。そのため、図２（ｃ）に示す開口部形成工程において、開口部１６ｂの個数を、開口部１６ａの断面積の総和と開口部１６ｂの断面積の総和との差が最小となる個数に設定する。例えば、開口部１６ａが１個の場合であって、開口部１６ａの断面積と開口部１６ｂの断面積との比率が７：３の場合には、開口部１６ｂを２個形成する。また、上記比率が８：３の場合には、開口部１６ｂを３個形成する。
このように、開口部１６ａ・１６ｂの各個数（すなわち、バンプ１１・１２の各個数）を、バンプ１１の断面積の総和とバンプ１２の断面積の総和との差が小さくなるように設定することで、より安定したフリップチップ実装が可能となる。
なお、レジスト１６に形成する開口部の個数が増加するほど、微細なパターニングが必要となる。そのため、開口部１６ａの断面積は、開口部１６ｂの断面積の１０倍以下であることが望ましい。この場合、図３に示すグラフから、バンプ１１・１２の高さ比は、１．２程度が上限となる。そのため、本実施形態に係る実装方法の適用対象となるＬＥＤチップ１は、ｎ型窒化物半導体層３に対する、負電極５の上面と正電極６の上面との高低差Ｈ（図５参照）が、２μｍ以下であることが望ましい。
（付記事項）
なお、上述した実施形態では、ＬＥＤチップ１は、正電極６が負電極５よりも高い位置にある構造であったが、負電極５が正電極６よりも高い位置にある構造であってもよい。この場合、ｐ型窒化物半導体層４の上面にｎ型窒化物半導体層３が積層され、ｐ型窒化物半導体層４の上面に正電極６が形成され、ｎ型窒化物半導体層３の上面に負電極５が形成される。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の実装方法は、２つの電極が高低差を有する半導体発光素子の基板への実装に好適である。
１ ＬＥＤチップ（半導体発光素子）
２ サファイア基板
３ ｎ型窒化物半導体層（第１導電型半導体層）
４ ｐ型窒化物半導体層（第２導電型半導体層）
４ａ 活性層
５ 負電極（第１電極部）
６ 正電極（第２電極部）
９ セラミック基板（基板）
１０ａ バンプ
１０ｂ バンプ
１１ バンプ（第１バンプ）
１２ バンプ（第２バンプ）
１５ 給電メタル
１６ レジスト
１６ａ 開口部（第１開口部）
１６ｂ 開口部（第２開口部）

Claims (6)

  1. 第１導電型半導体層と、
    第１導電型半導体層の上面の一部に積層された第２導電型半導体層と、
    第１導電型半導体層の上面の他の一部に形成された第１電極部と、
    第２導電型半導体層の上面に形成された第２電極部と、を備え、
    上記第１導電型半導体層に対して、上記第２電極部の上面が上記第１電極部の上面より高い位置にある半導体発光素子を、バンプを介して基板に実装する半導体発光素子の実装方法であって、
    上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、
    電解メッキ法によって、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、
    上記レジストを除去するレジスト除去工程と、
    上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、
    上記第１開口部の断面積は、上記第２開口部の断面積よりも大きく、
    上記バンプ形成工程において、上記第１バンプおよび上記第２バンプの各上面の上記第１導電型半導体層に対する高さと、上記レジストの上面の上記第１導電型半導体層に対する高さとの差が、１０μｍ以上であることを特徴とする半導体発光素子の実装方法。
  2. 上記第２開口部の個数が上記第１開口部の個数よりも多いことを特徴とする請求項１に記載の半導体発光素子の実装方法。
  3. 上記第２開口部の個数は、上記第１開口部の断面積の総和と上記第２開口部の断面積の総和との差が最小となる個数であることを特徴とする請求項２に記載の半導体発光素子の実装方法。
  4. 上記第１バンプの上面と上記第２バンプの上面とは、上記第１導電型半導体層に対する高さが略同一であることを特徴とする請求項１、２または３に記載の半導体発光素子の実装方法。
  5. 上記第１開口部の断面積は、上記第２開口部の断面積の１０倍以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の実装方法。
  6. 上記第１導電型半導体層に対する、上記第１電極部の上面と上記第２電極部の上面との高低差が、２μｍ以下であることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子の実装方法。
JP2010189382A 2010-08-26 2010-08-26 半導体発光素子の実装方法 Active JP5226047B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010189382A JP5226047B2 (ja) 2010-08-26 2010-08-26 半導体発光素子の実装方法
KR1020127031364A KR20130023261A (ko) 2010-08-26 2011-06-08 반도체 발광 소자의 실장 방법
CN201180026204.7A CN102918664B (zh) 2010-08-26 2011-06-08 半导体发光元件的组装方法
PCT/JP2011/063168 WO2012026182A1 (ja) 2010-08-26 2011-06-08 半導体発光素子の実装方法
US13/697,766 US9048407B2 (en) 2010-08-26 2011-06-08 Mounting method for semiconductor light emitter using resist with openings of different sizes
TW100122079A TWI429114B (zh) 2010-08-26 2011-06-23 半導體發光元件之安裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189382A JP5226047B2 (ja) 2010-08-26 2010-08-26 半導体発光素子の実装方法

Publications (2)

Publication Number Publication Date
JP2012049296A JP2012049296A (ja) 2012-03-08
JP5226047B2 true JP5226047B2 (ja) 2013-07-03

Family

ID=45723198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189382A Active JP5226047B2 (ja) 2010-08-26 2010-08-26 半導体発光素子の実装方法

Country Status (6)

Country Link
US (1) US9048407B2 (ja)
JP (1) JP5226047B2 (ja)
KR (1) KR20130023261A (ja)
CN (1) CN102918664B (ja)
TW (1) TWI429114B (ja)
WO (1) WO2012026182A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805074B1 (ko) * 2016-12-20 2017-12-06 에스케이씨 주식회사 세라믹 다층회로 기판의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP6143104B2 (ja) 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
JP6229406B2 (ja) * 2013-09-27 2017-11-15 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP6401285B2 (ja) * 2014-09-26 2018-10-10 東芝ホクト電子株式会社 発光モジュールの製造方法
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US11183615B2 (en) 2018-02-01 2021-11-23 Nuvoton Technology Corporation Japan Semiconductor device
JP7273280B2 (ja) * 2018-06-15 2023-05-15 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法
WO2020121793A1 (ja) * 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
US11101417B2 (en) * 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11316086B2 (en) 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245922A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd Ｘ線露光用マスク
JP2897297B2 (ja) * 1989-12-19 1999-05-31 富士通株式会社 半導体装置の製造方法
JP2002118137A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003142829A (ja) * 2001-11-07 2003-05-16 Daiwa Kogyo:Kk 多層配線基板及びその製造方法
JP4051273B2 (ja) * 2002-08-30 2008-02-20 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP2004103975A (ja) * 2002-09-12 2004-04-02 Citizen Watch Co Ltd 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
JP4341228B2 (ja) * 2002-10-31 2009-10-07 日亜化学工業株式会社 窒化物系光学素子及びその製造方法
JP2004335660A (ja) * 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4246134B2 (ja) * 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
JP4688594B2 (ja) 2004-08-06 2011-05-25 パナソニック株式会社 発光光源、照明装置及び表示装置
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
KR20090032207A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 질화갈륨계 발광다이오드 소자
CN101855734B (zh) * 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805074B1 (ko) * 2016-12-20 2017-12-06 에스케이씨 주식회사 세라믹 다층회로 기판의 제조방법

Also Published As

Publication number Publication date
JP2012049296A (ja) 2012-03-08
US20130065331A1 (en) 2013-03-14
TWI429114B (zh) 2014-03-01
CN102918664A (zh) 2013-02-06
KR20130023261A (ko) 2013-03-07
CN102918664B (zh) 2015-04-15
WO2012026182A1 (ja) 2012-03-01
US9048407B2 (en) 2015-06-02
TW201216533A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
JP5226047B2 (ja) 半導体発光素子の実装方法
US8067780B2 (en) Light emitting device and the manufacture method thereof
US8592232B2 (en) Wafer level LED package and method of fabricating the same
US8525216B2 (en) Light-emitting diode integration scheme
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP2010533374A (ja) Ｌｅｄの形成における基板の取り除き
TWI569469B (zh) 用於覆晶發光二極體之ｐ－ｎ分離金屬填充
JPWO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
CN205159366U (zh) 发光元件
TWI575769B (zh) 發光二極體晶片、發光裝置以及發光二極體的晶圓級結構
JP2023076696A (ja) Ｌｅｄ表示装置
JP6637703B2 (ja) 半導体発光装置
KR20110039639A (ko) 발광다이오드용 서브 마운트
US8841172B2 (en) Method for forming package substrate
CN110246931B (zh) 一种Micro-LED芯片、显示屏及制备方法
JP2008060330A (ja) 素子搭載用回路基板およびそれを用いた発光装置
JP2011254106A (ja) 半導体装置モジュール及びこれに用いられる熱伝導チップ
KR102198918B1 (ko) 엘이디 금속 기판
CN112802939A (zh) 一种易于焊接的倒装led芯片
CN117525257A (zh) Led芯片及其制备方法、显示面板
KR101221642B1 (ko) 발광 소자 및 이의 제조 방법
KR20120068795A (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
KR20110038835A (ko) 고전력용 발광 다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Ref document number: 5226047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3