WO2012026182A1 - 半導体発光素子の実装方法 - Google Patents

半導体発光素子の実装方法 Download PDF

Info

Publication number
WO2012026182A1
WO2012026182A1 PCT/JP2011/063168 JP2011063168W WO2012026182A1 WO 2012026182 A1 WO2012026182 A1 WO 2012026182A1 JP 2011063168 W JP2011063168 W JP 2011063168W WO 2012026182 A1 WO2012026182 A1 WO 2012026182A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
opening
semiconductor layer
cross
resist
Prior art date
Application number
PCT/JP2011/063168
Other languages
English (en)
French (fr)
Inventor
康弘 小山
克二 川上
睦夫 河崎
三宅　修
肇 小田
敬一 澤井
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/697,766 priority Critical patent/US9048407B2/en
Priority to CN201180026204.7A priority patent/CN102918664B/zh
Priority to KR1020127031364A priority patent/KR20130023261A/ko
Publication of WO2012026182A1 publication Critical patent/WO2012026182A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a mounting method of a flip-chip mounting type semiconductor light emitting element.
  • FIG. 5 is a cross-sectional view of the LED chip 1 using a sapphire substrate.
  • the LED chip 1 includes a sapphire substrate 2, an n-type nitride semiconductor layer 3, a p-type nitride semiconductor layer 4, a negative electrode 5, and a positive electrode 6.
  • a forward voltage between the negative electrode 5 and the positive electrode 6, in the active layer 4a in the vicinity of the boundary between the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 4 electrons and holes Combine to emit light.
  • Negative electrode 5 is formed on the upper surface of n-type nitride semiconductor layer 3, while positive electrode 6 is the upper surface of p-type nitride semiconductor layer 4 stacked on the upper surface of n-type nitride semiconductor layer 3. Therefore, there is a height difference H between the upper surface of the negative electrode 5 and the upper surface of the positive electrode 6. For this reason, when the LED chip 1 is mounted on the ceramic substrate by the flip chip mounting method, there are the following problems.
  • FIG. 6 is a cross-sectional view showing a state in which the LED chip 1 is mounted on the ceramic substrate 9 via the two bumps 10a and 10b.
  • the bumps 10a and 10b have the same size, the bump 10a is formed on the negative electrode 5 of the LED chip 1, and the bump 10b is formed on the positive electrode 6 of the LED chip 1.
  • the heights of the surfaces of the bumps 10a and 10b are also different. Therefore, when the LED chip 1 is flip-chip mounted on the ceramic substrate 9 in the state shown in FIG. 6, the LED chip 1 is inclined with respect to the ceramic substrate 9 and the directivity of the emitted light from the LED chip 1 is deteriorated. .
  • FIG. 7 is a graph showing the relationship between the load applied to the entire LED chip 1 and the deformation amount of the bumps 10a and 10b.
  • the bump 10b when the bump 10b is deformed by 10 ⁇ m, it is necessary to apply a load of about 14 N / mm 2 to the entire LED chip 1, whereas when the bump 10a is deformed by 10 ⁇ m, the entire LED chip 1 is about 20 N / mm 2 . It is necessary to apply a load.
  • the load applied to the entire LED chip 1 is increased by about 1.5 times. Therefore, when the bumps 10a and 10b are crushed to absorb the difference in height between the bumps 10a and 10b, there is a problem that a large load is applied to the element below the positive electrode 6 and the element is damaged.
  • the tip of the capillary is melted at the tip of the metal wire to form a ball (bump), and the ball is fixed to the electrode surface and then the electrode surface.
  • a method is described in which the height of the ball is made uniform by sliding the tip of the capillary on the ball substantially in parallel.
  • JP 2002-118137 A (published April 19, 2002)”
  • Patent Document 1 has a problem that it takes a long time to create bumps because the tip of the capillary slides on the ball after the ball is fixed to the electrode surface.
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a method for mounting a semiconductor light emitting device having excellent light emitting characteristics and productivity.
  • a method for mounting a semiconductor light emitting device includes a first conductive semiconductor layer and a second conductive semiconductor layer laminated on a part of the upper surface of the first conductive semiconductor layer.
  • a first electrode part formed on another part of the upper surface of the first conductive type semiconductor layer, and a second electrode part formed on the upper surface of the second conductive type semiconductor layer.
  • a semiconductor light emitting device mounting method for mounting a semiconductor light emitting device on a substrate via a bump with respect to a mold semiconductor layer, the semiconductor light emitting device having a top surface of the second electrode portion higher than the top surface of the first electrode portion, A resist is laminated on the first electrode portion and the second electrode portion, a first opening is formed in a portion of the resist corresponding to the first electrode portion, and the resist is formed on the second electrode portion.
  • An opening forming step of forming a second opening in a corresponding portion, and the first opening And a bump forming step for forming the first bump and the second bump, a resist removing step for removing the resist, and a bonding for bonding the first bump and the second bump to the substrate, respectively.
  • a cross-sectional area of the first opening is larger than a cross-sectional area of the second opening.
  • the semiconductor light emitting device has a structure in which the upper surface of the second electrode portion is higher than the upper surface of the first electrode portion, bumps having the same height are formed on the first electrode portion and the second electrode portion. In the case of bonding to the substrate, the semiconductor light emitting element is inclined with respect to the substrate.
  • each of the portions corresponding to the first electrode portion and the second electrode portion of the resist has the first.
  • An opening and a second opening are formed, and the cross-sectional area of the first opening is larger than the cross-sectional area of the second opening.
  • the formation speed of the first bump is higher than the formation speed of the second bump, so that the first bump can be formed higher than the second bump. Therefore, the height difference between the upper surface of the first bump and the upper surface of the second bump can be made smaller than the height difference between the upper surface of the first electrode portion and the upper surface of the second electrode portion.
  • bumps having different heights can be formed only by changing the cross-sectional areas of the resist openings, so that the bumps are formed in a short time unlike the invention according to Patent Document 1. can do. Therefore, it is possible to provide a method for mounting a semiconductor light emitting device having excellent light emission characteristics and productivity.
  • a resist is stacked on the first electrode portion and the second electrode portion, and a portion corresponding to the first electrode portion of the resist is formed.
  • the cross-sectional area of the part is larger than the cross-sectional area of the second opening. Therefore, it is possible to provide a method for mounting a semiconductor light emitting device having excellent light emission characteristics and productivity.
  • FIGS. 1 to 5 An embodiment of the present invention will be described with reference to FIGS. 1 to 5 as follows.
  • FIG. 1 is a diagram illustrating a mounting method according to the present embodiment. Specifically, FIG. 1A is a cross-sectional view showing a state in which bumps 11 and 12 are formed on the LED chip 1, and FIG. 1B is a view from the electrode side of the LED chip 1 in this state. FIG. 1C is a cross-sectional view showing a state in which the LED chip 1 shown in FIG.
  • the LED chip 1 is the same as that shown in FIG. That is, as shown in FIG. 5, the LED chip (semiconductor light emitting device) 1 includes a sapphire substrate 2, an n-type nitride semiconductor layer (first conductivity type semiconductor layer) 3, and a p-type nitride semiconductor layer (second conductivity type). A semiconductor layer 4, a negative electrode (first electrode portion) 5, and a positive electrode (second electrode portion) 6 are provided. The n-type nitride semiconductor layer 3 is laminated on the sapphire substrate 2, and one end of the upper surface is exposed.
  • the p-type nitride semiconductor layer 4 is stacked on a part of the upper surface of the n-type nitride semiconductor layer 3, and the negative electrode 5 is formed on the other part of the upper surface of the n-type nitride semiconductor layer 3. Yes.
  • the positive electrode 6 is formed on the upper surface of the p-type nitride semiconductor layer 4.
  • Negative electrode 5 is formed on the upper surface of n-type nitride semiconductor layer 3, while positive electrode 6 is the upper surface of p-type nitride semiconductor layer 4 stacked on the upper surface of n-type nitride semiconductor layer 3. Therefore, there is a height difference H between the upper surface of the negative electrode 5 and the upper surface of the positive electrode 6. For this reason, when bumps having the same height are formed on the negative electrode 5 and the positive electrode 6 and bonded to the ceramic substrate, the LED chip 1 is inclined with respect to the ceramic substrate.
  • bumps 11 are formed on the negative electrode 5 as bumps for flip-chip mounting the LED chip 1
  • the positive A bump 12 is formed on the electrode 6, and the height of the bump 11 is larger than the height of the bump 12 with respect to the size of the bumps 11 and 12.
  • the cross-sectional area of the bump 11 is larger than the cross-sectional area of the bump 12.
  • the upper surface of the bump 11 and the upper surface of the bump 12 have substantially the same height with respect to the n-type nitride semiconductor layer 3. Therefore, as shown in FIG. 1C, when the LED chip 1 is flip-chip mounted on the ceramic substrate 9, the n-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 4 of the LED chip 1 are formed on the ceramic substrate 9. Parallel to. Therefore, the directivity of the emitted light from the LED chip 1 is improved.
  • the bumps 11 and 12 for flip-chip mounting the LED chip 1 are formed by Au plating by an electrolytic plating method.
  • FIG. 2 shows the LED chip 1 before bump formation.
  • the power supply metal 15 is formed on the surface of the LED chip 1 on the electrode side by sputtering.
  • the power supply metal 15 includes an Au film serving as a seed layer and a barrier film that prevents diffusion of Au into the ceramic substrate.
  • a resist 16 is stacked on the negative electrode 5 and the positive electrode 6 and, as shown in FIG. 2C, patterning is performed to form an opening 16a (first portion) in a portion corresponding to the negative electrode 5 of the resist 16. 1 opening) is formed, and an opening 16b (second opening) is formed in a portion corresponding to the positive electrode 6 of the resist 16 (opening forming step).
  • the openings 16a and 16b are formed so that the cross-sectional area of the opening 16a is larger than the cross-sectional area of the opening 16b.
  • the formation speed of the bumps 11 is higher than the formation speed of the bumps 12, so that the bumps 11 can be formed higher than the bumps 12.
  • FIG. 3 is a graph showing the relationship between the sectional area ratio of the opening 16a to the opening 16b and the height ratio of the bump 11 to the bump 12. As shown by the solid line, it can be seen that when the resist 16 is sufficiently thick, the height ratio increases as the cross-sectional area ratio increases.
  • the cross-sectional areas of the openings 16a and 16b are selected based on the height difference between the negative electrode 5 and the positive electrode 6. Specifically, the sectional areas of the openings 16a and 16b are set so that the height difference between the bump 11 and the bump 12 is equal to the height difference between the negative electrode 5 and the positive electrode 6. For example, the cross-sectional area of the opening 16b is set to about 300 to 5000 ⁇ m 2 . Thereby, as shown in FIG. 2E, the upper surface of the bump 11 and the upper surface of the bump 12 have substantially the same height with respect to the n-type nitride semiconductor layer 3.
  • the height ratio of the bumps 11 and 12 hardly changes even if the cross-sectional area ratio of the openings 16a and 16b increases. Therefore, in the bump forming step shown in FIG. 2D, the height of each upper surface of the bump 11 and the bump 12 with respect to the n-type nitride semiconductor layer 3 and the height of the upper surface of the resist 16 with respect to the n-type nitride semiconductor layer 3 It is desirable that the difference between the two is 10 ⁇ m or more. Thereby, the height of the bumps 11 and 12 can be easily controlled.
  • the height of the bumps 11 and 12 with respect to the n-type nitride semiconductor layer 3 is controlled by controlling the height of the bumps 11 and 12. Can be aligned. Thereby, it becomes possible to mount the LED chip 1 on the ceramic substrate 9 without deteriorating contact resistance and mechanical strength, and the directivity of the emitted light from the LED chip 1 is improved.
  • FIG. 4 is a view showing a modification of the mounting method according to the present embodiment.
  • FIG. 4A is a cross-sectional view showing a state in which one bump 11 and three bumps 12 are formed on the LED chip 1
  • FIG. 4B shows the state.
  • FIG. 4C is a cross-sectional view showing a state in which the LED chip 1 shown in FIG. 4A is mounted on the ceramic substrate 9.
  • the configuration shown in FIG. 4 is the same as the configuration shown in FIG. 1 except that three bumps 12 are formed on the positive electrode 6 of the LED chip 1.
  • the sectional area of the bump 12 is smaller than the sectional area of the bump 11.
  • the load on the bump 11 and the load on the bump 12 are substantially equal. Therefore, in the state shown in FIG. 1C, the bump 12 is more easily deformed than the bump 11.
  • the bonding area between the bump 12 and the positive electrode 6 is small, the bonding strength may be insufficient or the contact resistance may increase.
  • the number of the openings 16b is the number of the openings in the opening forming step shown in FIG. What is necessary is just to make it more than the number of 16a.
  • the number of bumps 11 is one, but a plurality of bumps 11 may be formed.
  • the number of openings 16b is set to a number that minimizes the difference between the sum of the cross-sectional areas of the openings 16a and the sum of the cross-sectional areas of the openings 16b. To do. For example, when there is one opening 16a and the ratio of the cross-sectional area of the opening 16a to the cross-sectional area of the opening 16b is 7: 3, two openings 16b are formed. When the ratio is 8: 3, three openings 16b are formed.
  • the number of openings 16a and 16b (that is, the number of bumps 11 and 12) is set so that the difference between the sum of the cross-sectional areas of the bumps 11 and the sum of the cross-sectional areas of the bumps 12 is small.
  • the number of openings 16a and 16b that is, the number of bumps 11 and 12
  • the difference between the sum of the cross-sectional areas of the bumps 11 and the sum of the cross-sectional areas of the bumps 12 is small.
  • the cross-sectional area of the opening 16a is 10 times or less the cross-sectional area of the opening 16b.
  • the upper limit of the height ratio of the bumps 11 and 12 is about 1.2. Therefore, the LED chip 1 to which the mounting method according to this embodiment is applied has an elevation difference H (see FIG. 5) between the upper surface of the negative electrode 5 and the upper surface of the positive electrode 6 with respect to the n-type nitride semiconductor layer 3. It is desirable that it is 2 ⁇ m or less.
  • the bump is formed by the electrolytic plating method, but the bump may be formed by using another method such as a pad method.
  • the LED chip 1 has a structure in which the positive electrode 6 is positioned higher than the negative electrode 5, but the structure in which the negative electrode 5 is positioned higher than the positive electrode 6 may be used.
  • the n-type nitride semiconductor layer 3 is laminated on the upper surface of the p-type nitride semiconductor layer 4, the positive electrode 6 is formed on the upper surface of the p-type nitride semiconductor layer 4, and the upper surface of the n-type nitride semiconductor layer 3.
  • the negative electrode 5 is formed on the surface.
  • the mounting method of the semiconductor light emitting device includes the first conductive semiconductor layer, the second conductive semiconductor layer laminated on a part of the upper surface of the first conductive semiconductor layer, and the first conductive layer.
  • a first electrode portion formed on another part of the upper surface of the conductive semiconductor layer; and a second electrode portion formed on the upper surface of the second conductive semiconductor layer, the first conductive semiconductor layer comprising:
  • a semiconductor light emitting device mounting method in which a semiconductor light emitting device in which a top surface of the second electrode portion is higher than a top surface of the first electrode portion is mounted on a substrate via a bump, the first electrode A resist is laminated on the part and the second electrode part, a first opening is formed in a part of the resist corresponding to the first electrode part, and a part of the resist corresponding to the second electrode part is formed.
  • An opening forming step for forming the second opening, the inside of the first opening, and the second A bump forming step for forming the first bump and the second bump in the mouth portion, a resist removing step for removing the resist, and a bonding step for bonding the first bump and the second bump to the substrate, respectively.
  • the cross-sectional area of the first opening is larger than the cross-sectional area of the second opening.
  • the semiconductor light emitting device has a structure in which the upper surface of the second electrode portion is higher than the upper surface of the first electrode portion, bumps having the same height are formed on the first electrode portion and the second electrode portion. In the case of bonding to the substrate, the semiconductor light emitting element is inclined with respect to the substrate.
  • each of the portions corresponding to the first electrode portion and the second electrode portion of the resist has the first.
  • An opening and a second opening are formed, and the cross-sectional area of the first opening is larger than the cross-sectional area of the second opening.
  • the formation speed of the first bump is higher than the formation speed of the second bump, so that the first bump can be formed higher than the second bump. Therefore, the height difference between the upper surface of the first bump and the upper surface of the second bump can be made smaller than the height difference between the upper surface of the first electrode portion and the upper surface of the second electrode portion.
  • bumps having different heights can be formed only by changing the cross-sectional areas of the resist openings, so that the bumps are formed in a short time unlike the invention according to Patent Document 1. can do. Therefore, it is possible to provide a method for mounting a semiconductor light emitting device having excellent light emission characteristics and productivity.
  • the number of the second openings is preferably larger than the number of the first openings.
  • the cross-sectional area of the first bump is larger than the case where one each of the first bump and the second bump is formed.
  • the difference between the sum and the sum of the cross-sectional areas of the second bumps can be reduced. Therefore, it is possible to improve the bonding strength and reduce the contact resistance.
  • the number of the second openings is the number that minimizes the difference between the sum of the cross-sectional areas of the first openings and the sum of the cross-sectional areas of the second openings. It is preferable that
  • the upper surface of the first bump and the upper surface of the second bump have substantially the same height as the first conductive semiconductor layer.
  • the semiconductor light emitting element can be mounted in parallel to the substrate, the light emission characteristics of the semiconductor light emitting element can be further improved.
  • the height of each upper surface of the first bump and the second bump with respect to the first conductivity type semiconductor layer and the first surface of the upper surface of the resist is preferably 10 ⁇ m or more.
  • the first bump can be formed more easily than the second bump.
  • the cross-sectional area of the first opening is preferably 10 times or less the cross-sectional area of the second opening.
  • the height difference between the upper surface of the first electrode portion and the upper surface of the second electrode portion with respect to the first conductive semiconductor layer is preferably 2 ⁇ m or less.
  • the mounting method of the present invention is suitable for mounting a semiconductor light emitting element having two electrodes having a height difference on a substrate.
  • LED chip semiconductor light emitting device
  • N-type nitride semiconductor layer first conductivity type semiconductor layer
  • second conductivity type semiconductor layer second conductivity type semiconductor layer
  • Active layer 5 Negative electrode (first electrode part) 6 Positive electrode (second electrode part) 9 Ceramic substrate (substrate) 10a Bump 10b Bump 11 Bump (first bump) 12 Bump (second bump) 15 Feed metal 16 Resist 16a Opening (first opening) 16b opening (second opening)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

　本発明は、正電極（６）の上面が負電極（５）の上面より高い位置にあるＬＥＤチップ（１）を、セラミック基板（９）に実装する実装方法であって、負電極（５）上および正電極（６）上にレジスト（１６）を積層して、レジスト（１６）に開口部（１６ａ・１６ｂ）を形成する開口部形成工程と、開口部（１６ａ・１６ｂ）内にそれぞれ、バンプ（１１・１２）を形成するバンプ形成工程と、レジスト（１６）を除去するレジスト除去工程と、バンプ（１１・１２）をセラミック基板（９）にボンディングするボンディング工程と、を有し、さらに、開口部（１６ａ）の断面積は、開口部（１６ｂ）の断面積よりも大きい。

Description

半導体発光素子の実装方法
　本発明は、フリップチップ実装型の半導体発光素子の実装方法に関する。
　従来、ＬＥＤ（発光ダイオード）チップをセラミック基板（実装基板）等に実装する際に、ワイヤーボンド法が用いられていた。しかし、このワイヤーボンド法では、セラミック基板にワイヤーの接続領域を設ける必要があるため、小型化が難しいという問題や、ワイヤーによってＬＥＤチップからの出射光の影が生じ、発光効率が低下するといった問題があった。そこで、近年では、ＬＥＤチップの電極をセラミック基板側に向けて実装するフリップチップ実装と呼ばれる方式が提案されている。
　図５は、サファイア基板を用いたＬＥＤチップ１の断面図である。ＬＥＤチップ１は、サファイア基板２、ｎ型窒化物半導体層３、ｐ型窒化物半導体層４、負電極５および正電極６を備えている。負電極５と正電極６との間に順方向電圧を印加することにより、ｎ型窒化物半導体層３とｐ型窒化物半導体層４との境界付近の活性層４ａにおいて、電子と正孔とが合体して発光する。
　負電極５は、ｎ型窒化物半導体層３の上面に形成されているのに対し、正電極６は、ｎ型窒化物半導体層３の上面に積層されたｐ型窒化物半導体層４の上面に形成されているため、負電極５の上面と正電極６の上面との間に、高低差Ｈが存在する。このため、ＬＥＤチップ１をフリップチップ実装方式でセラミック基板に実装する場合、以下のような問題がある。
　図６は、ＬＥＤチップ１を２つのバンプ１０ａ・１０ｂを介してセラミック基板９に実装する状態を示す断面図である。バンプ１０ａ・１０ｂの大きさは同一であり、バンプ１０ａはＬＥＤチップ１の負電極５上に形成され、バンプ１０ｂはＬＥＤチップ１の正電極６上に形成されている。上述のように、ＬＥＤチップ１の負電極５と正電極６との間に高低差があるため、バンプ１０ａ・１０ｂの各表面の高さも異なる。このため、図６に示す状態でＬＥＤチップ１をセラミック基板９上にフリップチップ実装すると、ＬＥＤチップ１がセラミック基板９に対して傾いてしまい、ＬＥＤチップ１からの出射光の指向性が悪くなる。
　図７は、ＬＥＤチップ１全体にかかる荷重とバンプ１０ａ・１０ｂの変形量との関係を示すグラフである。例えば、バンプ１０ｂを１０μｍ変形させる場合、ＬＥＤチップ１全体に約１４Ｎ／ｍｍ２の荷重をかける必要があるのに対し、バンプ１０ａを１０μｍ変形させる場合、ＬＥＤチップ１全体に約２０Ｎ／ｍｍ２の荷重をかける必要がある。このように、バンプ１０ａをバンプ１０ｂと同程度変形させる場合、ＬＥＤチップ１全体にかける荷重は約１．５倍増加する。そのため、バンプ１０ａ・１０ｂを押しつぶすことによってバンプ１０ａ・１０ｂ間の高低差を吸収しようとすると、正電極６の下層の素子に大きな荷重がかかり、当該素子にダメージが発生するという問題がある。
　この問題を解決するために、例えば、特許文献１では、キャピラリーの先端部分において金属ワイヤーの先端部を溶融させてボール（バンプ）を形成し、電極面に上記ボールを固着させた後に電極面に略平行にキャピラリーの先端部分をボール上で摺動させることにより該ボールの高さを揃える方法が記載されている。
日本国特許公開公報「特開２００２－１１８１３７号公報（２００２年４月１９日公開）」
　しかしながら、特許文献１に記載の方法では、電極面に上記ボールを固着させた後にキャピラリーの先端部分をボール上で摺動させるため、バンプ作成に長時間を要するといった問題がある。
　本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、発光特性および生産性に優れた半導体発光素子の実装方法を提供することにある。
　上記の課題を解決するために、本発明に係る半導体発光素子の実装方法は、第１導電型半導体層と、第１導電型半導体層の上面の一部に積層された第２導電型半導体層と、第１導電型半導体層の上面の他の一部に形成された第１電極部と、第２導電型半導体層の上面に形成された第２電極部と、を備え、上記第１導電型半導体層に対して、上記第２電極部の上面が上記第１電極部の上面より高い位置にある半導体発光素子を、バンプを介して基板に実装する半導体発光素子の実装方法であって、上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、上記レジストを除去するレジスト除去工程と、上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、上記第１開口部の断面積は、上記第２開口部の断面積よりも大きいことを特徴としている。
　上記の半導体発光素子は、第２電極部の上面が第１電極部の上面より高い位置にある構造であるため、第１電極部および第２電極部に、同一の高さを有するバンプを形成して基板にボンディングした場合、半導体発光素子が基板に対して傾いてしまう。
　そこで、本発明に係る実装方法では、バンプを形成するための開口部をレジストに形成する開口部形成工程において、レジストの第１電極部および第２電極部に対応する各部分に、それぞれ第１開口部および第２開口部を形成し、第１開口部の断面積が、第２開口部の断面積よりも大きいことを特徴としている。これにより、バンプ形成工程において、第１バンプの形成速度が第２バンプの形成速度よりも大きくなるため、第１バンプを第２バンプよりも高く形成することができる。よって、第１バンプの上面と第２バンプの上面との高低差を、第１電極部の上面と第２電極部の上面との高低差よりも小さくすることができる。これにより、ボンディング工程において、半導体発光素子の基板に対する傾きを低減することができ、半導体発光素子の発光特性が向上する。
　また、上記の実装方法では、レジストの開口部の断面積を異ならせるだけで、異なる高さを有するバンプを形成することができるので、特許文献１に係る発明と異なり、短時間でバンプを形成することができる。したがって、発光特性および生産性に優れた半導体発光素子の実装方法を提供することができる。
　以上のように、本発明に係る半導体発光素子の実装方法は、上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、上記レジストを除去するレジスト除去工程と、上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、上記第１開口部の断面積は、上記第２開口部の断面積よりも大きいことを特徴としている。したがって、発光特性および生産性に優れた半導体発光素子の実装方法を提供することができるという効果を奏する。
本発明の実施形態に係る実装方法を示す図である。 ＬＥＤチップの実装方法を示す断面図である。 レジストの２つの開口部の断面積比と、各開口部に形成されるバンプの高さ比との関係を示すグラフである。 本発明の実施形態に係る実装方法の変形例を示す図である。 サファイア基板を用いたＬＥＤチップの断面図である。 図５に示すＬＥＤチップを２つのバンプを介してセラミック基板に実装する状態を示す断面図である。 ＬＥＤチップ全体にかかる荷重と２つのバンプの変形量との関係を示すグラフである。
　本発明の実施の一形態について図１～図５に基づいて説明すれば以下のとおりである。
　（フリップチップ実装の概要）
　図１は、本実施形態に係る実装方法を示す図である。具体的には、図１の（ａ）は、ＬＥＤチップ１にバンプ１１・１２を形成した状態を示す断面図であり、図１の（ｂ）は、当該状態におけるＬＥＤチップ１の電極側からの平面図であり、図１の（ｃ）は、図１の（ａ）に示すＬＥＤチップ１をセラミック基板９に実装した状態を示す断面図である。
　ＬＥＤチップ１は、図５に示すものと同一である。すなわち、図５に示すように、ＬＥＤチップ（半導体発光素子）１は、サファイア基板２、ｎ型窒化物半導体層（第１導電型半導体層）３、ｐ型窒化物半導体層（第２導電型半導体層）４、負電極（第１電極部）５および正電極（第２電極部）６を備えている。ｎ型窒化物半導体層３は、サファイア基板２上に積層されており、上面の一端が露出している。ｐ型窒化物半導体層４は、ｎ型窒化物半導体層３の上面の一部に積層されており、負電極５は、ｎ型窒化物半導体層３の上面の他の一部に形成されている。また、正電極６は、ｐ型窒化物半導体層４の上面に形成されている。
　負電極５と正電極６との間に順方向電圧を印加することにより、ｎ型窒化物半導体層３とｐ型窒化物半導体層４との境界付近の活性層４ａにおいて、電子と正孔とが合体して発光する。負電極５は、ｎ型窒化物半導体層３の上面に形成されているのに対し、正電極６は、ｎ型窒化物半導体層３の上面に積層されたｐ型窒化物半導体層４の上面に形成されているため、負電極５の上面と正電極６の上面との間に、高低差Ｈが存在する。このため、負電極５および正電極６に、同一の高さを有するバンプを形成してセラミック基板にボンディングした場合、ＬＥＤチップ１がセラミック基板に対して傾いてしまう。
　そこで、本実施形態では、図１の（ａ）に示すように、ＬＥＤチップ１をフリップチップ実装するためのバンプとして、負電極５上には、バンプ１１（第１バンプ）を形成され、正電極６上には、バンプ１２（第２バンプ）が形成されており、さらに、バンプ１１・１２のサイズに関して、バンプ１１の高さはバンプ１２の高さよりも大きい。また、図１の（ｂ）に示すように、バンプ１１の断面積（ｎ型窒化物半導体層３に平行な断面の面積）が、バンプ１２の断面積よりも大きくなっている。
　これにより、図１の（ａ）に示すように、バンプ１１の上面とバンプ１２の上面とは、ｎ型窒化物半導体層３に対する高さが略同一となっている。よって、図１の（ｃ）に示すように、ＬＥＤチップ１をセラミック基板９にフリップチップ実装した場合、ＬＥＤチップ１のｎ型窒化物半導体層３およびｐ型窒化物半導体層４がセラミック基板９に対して平行となる。したがって、ＬＥＤチップ１からの出射光の指向性が向上する。
　（実装方法の具体的内容）
　続いて、ＬＥＤチップ１の実装方法の具体的内容について、図２を参照して説明する。本実施形態では、ＬＥＤチップ１をフリップチップ実装するためのバンプ１１・１２を、電解メッキ法によるＡｕメッキで形成する。
　図２の（ａ）は、バンプ形成前におけるＬＥＤチップ１を示している。ここで、図２の（ｂ）に示すように、ＬＥＤチップ１の電極側の表面に給電メタル１５をスパッタ法で形成する。給電メタル１５は、シード層となるＡｕ膜と、Ａｕのセラミック基板への拡散を防ぐバリア膜とからなる。
　続いて、負電極５上および正電極６上にレジスト１６を積層して、図２の（ｃ）に示すように、パターニングによって、レジスト１６の負電極５に対応する部分に開口部１６ａ（第１開口部）を形成し、レジスト１６の正電極６に対応する部分に開口部１６ｂ（第２開口部）を形成する（開口部形成工程）。
　続いて、開口部１６ａ内および開口部１６ｂ内にそれぞれ、バンプ１１およびバンプ１２を形成した後（図２の（ｄ）、バンプ形成工程）、給電メタル１５およびレジスト１６を除去し（図２の（ｅ）、レジスト除去工程）、バンプ１１およびバンプ１２をセラミック基板９にボンディングする（図２の（ｆ）、ボンディング工程）。これにより、ＬＥＤチップ１がセラミック基板９に実装される。
　図２の（ｃ）に示す開口部形成工程では、開口部１６ａの断面積が開口部１６ｂの断面積よりも大きくなるように、開口部１６ａ・１６ｂを形成する。これにより、バンプ形成工程において、バンプ１１の形成速度がバンプ１２の形成速度よりも大きくなるため、バンプ１１をバンプ１２よりも高く形成することができる。
　図３は、開口部１６ａの開口部１６ｂに対する断面積比と、バンプ１１のバンプ１２に対する高さ比との関係を示すグラフである。実線に示すように、レジスト１６が充分厚い場合、上記断面積比が大きいほど、上記高さ比が大きくなることが分かる。
　この特性を利用して、開口部１６ａ・１６ｂの各断面積を、負電極５および正電極６の高低差に基づいて選択する。具体的には、バンプ１１およびバンプ１２の高低差が負電極５および正電極６の高低差に等しくなるように、開口部１６ａ・１６ｂの各断面積を設定する。例えば、開口部１６ｂの断面積を、３００～５０００μｍ２程度に設定する。これにより、図２の（ｅ）に示すように、バンプ１１の上面とバンプ１２の上面とは、ｎ型窒化物半導体層３に対する高さが略同一となる。
　なお、図３において、破線に示すように、レジスト１６が薄い場合、開口部１６ａ・１６ｂの断面積比が大きくなっても、バンプ１１・１２の高さ比はほとんど変化しない。そのため、図２の（ｄ）に示すバンプ形成工程において、バンプ１１およびバンプ１２の各上面のｎ型窒化物半導体層３に対する高さと、レジスト１６の上面のｎ型窒化物半導体層３に対する高さとの差が、１０μｍ以上であることが望ましい。これにより、バンプ１１・１２の高さを容易に制御することができる。
　以上のように、本実施形態に係るＬＥＤチップ１の実装方法では、バンプ１１・１２の高さを制御することで、バンプ１１・１２の各上面のｎ型窒化物半導体層３に対する高さを揃えることができる。これにより、コンタクト抵抗や機械的強度を劣化させずに、ＬＥＤチップ１をセラミック基板９に実装することが可能となり、ＬＥＤチップ１からの出射光の指向性が向上する。
　（変形例）
　上記の構成では、ＬＥＤチップ１の負電極５上および正電極６上に、それぞれ１つのバンプを形成していた。これに対し、以下では、正電極６上に複数のバンプを形成することにより、接合強度の向上および接触抵抗の低減を実現する構成について説明する。
　図４は、本実施形態に係る実装方法の変形例を示す図である。具体的には、図４の（ａ）は、ＬＥＤチップ１に１個のバンプ１１と３個のバンプ１２とを形成した状態を示す断面図であり、図４の（ｂ）は、当該状態におけるＬＥＤチップ１の電極側からの平面図であり、図４の（ｃ）は、図４の（ａ）に示すＬＥＤチップ１をセラミック基板９に実装した状態を示す断面図である。図４に示す構成は、ＬＥＤチップ１の正電極６上に３個のバンプ１２を形成した点を除き、図１に示す構成と同一である。
　バンプ１２の断面積は、バンプ１１の断面積よりも小さい。一方、ＬＥＤチップ１の実装時において、バンプ１１への荷重とバンプ１２への荷重とは、ほぼ等しくなる。そのため、図１の（ｃ）に示す状態では、バンプ１２はバンプ１１に比べて変形しやすくなる。また、バンプ１２と正電極６との接合面積が小さいため、接合強度が不足したり接触抵抗が大きくなるおそれがある。
　そこで、図４に示すように、正電極６上に形成されるバンプ１２の個数を多くすることで、１個のバンプ１２にかかる荷重を減少させることができる。これにより、バンプ１２の変形を防止することができる。また、接合強度が向上するとともに、接触抵抗を低減することができるので、より安定したフリップチップ実装が可能となる。
　このように、バンプ１２の個数を負電極５上に形成されるバンプ１１の個数よりも多く形成する場合、図２の（ｃ）に示す開口部形成工程において、開口部１６ｂの個数が開口部１６ａの個数よりも多くなるようにすればよい。
　なお、図４では、バンプ１１は１個であったが、バンプ１１を複数形成してもよい。
　また、バンプ１１の断面積の総和とバンプ１２の断面積の総和との差を極力小さくすることが望ましい。そのため、図２の（ｃ）に示す開口部形成工程において、開口部１６ｂの個数を、開口部１６ａの断面積の総和と開口部１６ｂの断面積の総和との差が最小となる個数に設定する。例えば、開口部１６ａが１個の場合であって、開口部１６ａの断面積と開口部１６ｂの断面積との比率が７：３の場合には、開口部１６ｂを２個形成する。また、上記比率が８：３の場合には、開口部１６ｂを３個形成する。
　このように、開口部１６ａ・１６ｂの各個数（すなわち、バンプ１１・１２の各個数）を、バンプ１１の断面積の総和とバンプ１２の断面積の総和との差が小さくなるように設定することで、より安定したフリップチップ実装が可能となる。
　なお、レジスト１６に形成する開口部の個数が増加するほど、微細なパターニングが必要となる。そのため、開口部１６ａの断面積は、開口部１６ｂの断面積の１０倍以下であることが望ましい。この場合、図３に示すグラフから、バンプ１１・１２の高さ比は、１．２程度が上限となる。そのため、本実施形態に係る実装方法の適用対象となるＬＥＤチップ１は、ｎ型窒化物半導体層３に対する、負電極５の上面と正電極６の上面との高低差Ｈ（図５参照）が、２μｍ以下であることが望ましい。
　（付記事項）
　なお、上述した実施形態では、電解メッキ法によってバンプを形成したが、パッド法などの他の方法を用いてバンプを形成してもよい。また、ＬＥＤチップ１は、正電極６が負電極５よりも高い位置にある構造であったが、負電極５が正電極６よりも高い位置にある構造であってもよい。この場合、ｐ型窒化物半導体層４の上面にｎ型窒化物半導体層３が積層され、ｐ型窒化物半導体層４の上面に正電極６が形成され、ｎ型窒化物半導体層３の上面に負電極５が形成される。
　（実施形態の総括）
　以上のように、本発明に係る半導体発光素子の実装方法は、第１導電型半導体層と、第１導電型半導体層の上面の一部に積層された第２導電型半導体層と、第１導電型半導体層の上面の他の一部に形成された第１電極部と、第２導電型半導体層の上面に形成された第２電極部と、を備え、上記第１導電型半導体層に対して、上記第２電極部の上面が上記第１電極部の上面より高い位置にある半導体発光素子を、バンプを介して基板に実装する半導体発光素子の実装方法であって、上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、上記レジストを除去するレジスト除去工程と、上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、上記第１開口部の断面積は、上記第２開口部の断面積よりも大きいことを特徴としている。
　上記の半導体発光素子は、第２電極部の上面が第１電極部の上面より高い位置にある構造であるため、第１電極部および第２電極部に、同一の高さを有するバンプを形成して基板にボンディングした場合、半導体発光素子が基板に対して傾いてしまう。
　そこで、本発明に係る実装方法では、バンプを形成するための開口部をレジストに形成する開口部形成工程において、レジストの第１電極部および第２電極部に対応する各部分に、それぞれ第１開口部および第２開口部を形成し、第１開口部の断面積が、第２開口部の断面積よりも大きいことを特徴としている。これにより、バンプ形成工程において、第１バンプの形成速度が第２バンプの形成速度よりも大きくなるため、第１バンプを第２バンプよりも高く形成することができる。よって、第１バンプの上面と第２バンプの上面との高低差を、第１電極部の上面と第２電極部の上面との高低差よりも小さくすることができる。これにより、ボンディング工程において、半導体発光素子の基板に対する傾きを低減することができ、半導体発光素子の発光特性が向上する。
　また、上記の実装方法では、レジストの開口部の断面積を異ならせるだけで、異なる高さを有するバンプを形成することができるので、特許文献１に係る発明と異なり、短時間でバンプを形成することができる。したがって、発光特性および生産性に優れた半導体発光素子の実装方法を提供することができる。
　本発明に係る半導体発光素子の実装方法では、上記第２開口部の個数が上記第１開口部の個数よりも多いことが好ましい。
　上記の構成によれば、第２開口部の個数が第１開口部の個数よりも多いので、第１バンプおよび第２バンプをそれぞれ１個ずつ形成する場合に比べ、第１バンプの断面積の総和と第２バンプの断面積の総和との差を小さくすることができる。よって、接合強度の向上および接触抵抗の低減を図ることができる。
　本発明に係る半導体発光素子の実装方法では、上記第２開口部の個数は、上記第１開口部の断面積の総和と上記第２開口部の断面積の総和との差が最小となる個数であることが好ましい。
　上記の構成によれば、第１バンプの断面積の総和と第２バンプの断面積の総和との差が最小となるので、より安定したフリップチップ実装が可能となる。
　本発明に係る半導体発光素子の実装方法では、上記第１バンプの上面と上記第２バンプの上面とは、上記第１導電型半導体層に対する高さが略同一であることが好ましい。
　上記の構成によれば、半導体発光素子を基板に対して平行に実装することができるので、半導体発光素子の発光特性をより向上させることができる。
　本発明に係る半導体発光素子の実装方法では、上記バンプ形成工程において、上記第１バンプおよび上記第２バンプの各上面の上記第１導電型半導体層に対する高さと、上記レジストの上面の上記第１導電型半導体層に対する高さとの差が、１０μｍ以上であることが好ましい。
　バンプ形成工程では、第１バンプおよび上記第２バンプの各上面とレジストの上面との高低差が１０μｍ以上の場合に、第１バンプの形成速度と第２バンプ形成速度との差が顕著になる。よって、上記の構成とすることで、さらに容易に第１バンプを第２バンプよりも高く形成することができる。
　本発明に係る半導体発光素子の実装方法では、上記第１開口部の断面積は、上記第２開口部の断面積の１０倍以下であることが好ましい。
　上記の構成によれば、安定したフリップチップ実装のために第２バンプの個数をあまり多くする必要がないため、開口部形成工程において、レジストへのパターニングが容易となる。
　本発明に係る半導体発光素子の実装方法では、上記第１導電型半導体層に対する、上記第１電極部の上面と上記第２電極部の上面との高低差が、２μｍ以下であることが好ましい。
　上記の構成によれば、第１開口部と第２開口部との断面積比を小さくすることができるので、第２開口部の断面積をあまり小さくする必要がない。そのため、開口部形成工程において、レジストへのパターニングが容易となる。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明の実装方法は、２つの電極が高低差を有する半導体発光素子の基板への実装に好適である。
　１　　ＬＥＤチップ（半導体発光素子）
　２　　サファイア基板
　３　　ｎ型窒化物半導体層（第１導電型半導体層）
　４　　ｐ型窒化物半導体層（第２導電型半導体層）
　４ａ　活性層
　５　　負電極（第１電極部）
　６　　正電極（第２電極部）
　９　　セラミック基板（基板）
１０ａ　バンプ
１０ｂ　バンプ
１１　　バンプ（第１バンプ）
１２　　バンプ（第２バンプ）
１５　　給電メタル
１６　　レジスト
１６ａ　開口部（第１開口部）
１６ｂ　開口部（第２開口部）

Claims (7)

  1. 　第１導電型半導体層と、
    　第１導電型半導体層の上面の一部に積層された第２導電型半導体層と、
    　第１導電型半導体層の上面の他の一部に形成された第１電極部と、
    　第２導電型半導体層の上面に形成された第２電極部と、を備え、
    　上記第１導電型半導体層に対して、上記第２電極部の上面が上記第１電極部の上面より高い位置にある半導体発光素子を、バンプを介して基板に実装する半導体発光素子の実装方法であって、
    　上記第１電極部上および上記第２電極部上にレジストを積層して、当該レジストの上記第１電極部に対応する部分に第１開口部を形成し、当該レジストの上記第２電極部に対応する部分に第２開口部を形成する開口部形成工程と、
    　上記第１開口部内および上記第２開口部内にそれぞれ、第１バンプおよび第２バンプを形成するバンプ形成工程と、
    　上記レジストを除去するレジスト除去工程と、
    　上記第１バンプおよび上記第２バンプを上記基板にボンディングするボンディング工程と、を有し、
    　上記第１開口部の断面積は、上記第２開口部の断面積よりも大きいことを特徴とする半導体発光素子の実装方法。
  2. 　上記第２開口部の個数が上記第１開口部の個数よりも多いことを特徴とする請求項１に記載の半導体発光素子の実装方法。
  3. 　上記第２開口部の個数は、上記第１開口部の断面積の総和と上記第２開口部の断面積の総和との差が最小となる個数であることを特徴とする請求項２に記載の半導体発光素子の実装方法。
  4. 　上記第１バンプの上面と上記第２バンプの上面とは、上記第１導電型半導体層に対する高さが略同一であることを特徴とする請求項１、２または３に記載の半導体発光素子の実装方法。
  5. 　上記バンプ形成工程において、上記第１バンプおよび上記第２バンプの各上面の上記第１導電型半導体層に対する高さと、上記レジストの上面の上記第１導電型半導体層に対する高さとの差が、１０μｍ以上であることを特徴とする請求項１～４のいずれか１項に記載の半導体発光素子の実装方法。
  6. 　上記第１開口部の断面積は、上記第２開口部の断面積の１０倍以下であることを特徴とする請求項１～５のいずれか１項に記載の半導体発光素子の実装方法。
  7. 　上記第１導電型半導体層に対する、上記第１電極部の上面と上記第２電極部の上面との高低差が、２μｍ以下であることを特徴とする請求項１～６のいずれか１項に記載の半導体発光素子の実装方法。
PCT/JP2011/063168 2010-08-26 2011-06-08 半導体発光素子の実装方法 WO2012026182A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/697,766 US9048407B2 (en) 2010-08-26 2011-06-08 Mounting method for semiconductor light emitter using resist with openings of different sizes
CN201180026204.7A CN102918664B (zh) 2010-08-26 2011-06-08 半导体发光元件的组装方法
KR1020127031364A KR20130023261A (ko) 2010-08-26 2011-06-08 반도체 발광 소자의 실장 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010189382A JP5226047B2 (ja) 2010-08-26 2010-08-26 半導体発光素子の実装方法
JP2010-189382 2010-08-26

Publications (1)

Publication Number Publication Date
WO2012026182A1 true WO2012026182A1 (ja) 2012-03-01

Family

ID=45723198

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063168 WO2012026182A1 (ja) 2010-08-26 2011-06-08 半導体発光素子の実装方法

Country Status (6)

Country Link
US (1) US9048407B2 (ja)
JP (1) JP5226047B2 (ja)
KR (1) KR20130023261A (ja)
CN (1) CN102918664B (ja)
TW (1) TWI429114B (ja)
WO (1) WO2012026182A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP6143104B2 (ja) 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
JP6229406B2 (ja) * 2013-09-27 2017-11-15 日亜化学工業株式会社 半導体発光素子及びその製造方法
EP3200250B1 (en) * 2014-09-26 2020-09-02 Toshiba Hokuto Electronics Corp. Production method for light-emission module
KR101805074B1 (ko) * 2016-12-20 2017-12-06 에스케이씨 주식회사 세라믹 다층회로 기판의 제조방법
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
WO2019150825A1 (ja) 2018-02-01 2019-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
JP7273280B2 (ja) * 2018-06-15 2023-05-15 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法
JP6754921B1 (ja) 2018-12-14 2020-09-16 パナソニックセミコンダクターソリューションズ株式会社 半導体装置
US11101417B2 (en) * 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11316086B2 (en) 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118137A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP2004103975A (ja) * 2002-09-12 2004-04-02 Citizen Watch Co Ltd 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
JP2004153110A (ja) * 2002-10-31 2004-05-27 Nichia Chem Ind Ltd 窒化物系光学素子及びその製造方法
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2006074007A (ja) * 2004-08-06 2006-03-16 Matsushita Electric Ind Co Ltd 発光光源、発光光源の製造方法、照明装置及び表示装置
WO2009063638A1 (ja) * 2007-11-15 2009-05-22 Panasonic Corporation 半導体発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245922A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd Ｘ線露光用マスク
JP2897297B2 (ja) * 1989-12-19 1999-05-31 富士通株式会社 半導体装置の製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003142829A (ja) * 2001-11-07 2003-05-16 Daiwa Kogyo:Kk 多層配線基板及びその製造方法
JP4051273B2 (ja) * 2002-08-30 2008-02-20 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
JP2004335660A (ja) * 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
KR20090032207A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 질화갈륨계 발광다이오드 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118137A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 半導体発光素子チップとそのバンプ形成方法及びその半導体発光素子チップを用いたディスプレイとセグメント表示部
JP2003273408A (ja) * 2000-07-31 2003-09-26 Nichia Chem Ind Ltd 発光装置
JP2004103975A (ja) * 2002-09-12 2004-04-02 Citizen Watch Co Ltd 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
JP2004153110A (ja) * 2002-10-31 2004-05-27 Nichia Chem Ind Ltd 窒化物系光学素子及びその製造方法
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2006074007A (ja) * 2004-08-06 2006-03-16 Matsushita Electric Ind Co Ltd 発光光源、発光光源の製造方法、照明装置及び表示装置
WO2009063638A1 (ja) * 2007-11-15 2009-05-22 Panasonic Corporation 半導体発光装置

Also Published As

Publication number Publication date
JP5226047B2 (ja) 2013-07-03
US20130065331A1 (en) 2013-03-14
JP2012049296A (ja) 2012-03-08
CN102918664A (zh) 2013-02-06
TWI429114B (zh) 2014-03-01
TW201216533A (en) 2012-04-16
KR20130023261A (ko) 2013-03-07
US9048407B2 (en) 2015-06-02
CN102918664B (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
WO2012026182A1 (ja) 半導体発光素子の実装方法
US8592232B2 (en) Wafer level LED package and method of fabricating the same
JP5654344B2 (ja) Ｌｅｄの形成における基板の取り除き
TWI244228B (en) Light emitting device and manufacture method thereof
JP4045767B2 (ja) 半導体発光装置
TWI591853B (zh) 發光器件及其製造方法
JP2006287188A (ja) Ｓｉ基板を利用したＬＥＤパッケージ及びその製造方法
JP2010010681A (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法
TW200814350A (en) A light emitting device and the manufacture method thereof
JP2023076696A (ja) Ｌｅｄ表示装置
CN205159366U (zh) 发光元件
JP7080625B2 (ja) 発光装置
TWI575769B (zh) 發光二極體晶片、發光裝置以及發光二極體的晶圓級結構
JP6637703B2 (ja) 半導体発光装置
KR20110039639A (ko) 발광다이오드용 서브 마운트
JP2014160748A (ja) フリップチップ型半導体素子、半導体装置及びその製造方法
KR20210069026A (ko) 발광 소자 및 그 제조 방법
KR102198918B1 (ko) 엘이디 금속 기판
JP2005158932A (ja) 半導体発光装置およびその製造方法
KR102279520B1 (ko) 발광 소자 및 그 제조 방법
CN112802939A (zh) 一种易于焊接的倒装led芯片
KR20140079115A (ko) 발광장치 및 그 제조방법
TW201210096A (en) Package structure of LED

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180026204.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11819655

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13697766

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20127031364

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11819655

Country of ref document: EP

Kind code of ref document: A1