JP5654344B2 - Ｌｅｄの形成における基板の取り除き - Google Patents

Ｌｅｄの形成における基板の取り除き Download PDF

Info

Publication number
JP5654344B2
JP5654344B2 JP2010515636A JP2010515636A JP5654344B2 JP 5654344 B2 JP5654344 B2 JP 5654344B2 JP 2010515636 A JP2010515636 A JP 2010515636A JP 2010515636 A JP2010515636 A JP 2010515636A JP 5654344 B2 JP5654344 B2 JP 5654344B2
Authority
JP
Japan
Prior art keywords
layer
led
submount
underfill
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010515636A
Other languages
English (en)
Other versions
JP2010533374A (ja
Inventor
グリゴリー ベイシン
グリゴリー ベイシン
ロバート エス ウェスト
ロバート エス ウェスト
ポール エス マーティン
ポール エス マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2010533374A publication Critical patent/JP2010533374A/ja
Application granted granted Critical
Publication of JP5654344B2 publication Critical patent/JP5654344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオードの作製に関する。
半導体発光ダイオード（ＬＥＤ）は、現在利用可能である最も効率的な光源の一つである。可視スペクトルにわたって動作することができる高輝度発光デバイスの製造において現在興味深い材料システムは、ＩＩＩ−Ｖ族半導体（例えば、ガリウム、アルミニウム、インジウム、窒素、リン及びヒ素のニ元、三元及び四元合金）を含んでいる。ＩＩＩ-Ｖ族デバイスは、可視スペクトルにわたって光を発する。ＧａＡｓ及びＧａＰベースのデバイスは、しばしば、より長い波長（例えば、赤色から黄色まで）において光を発するのに使用される一方で、ＩＩＩ族―窒化物デバイスは、しばしば、短い波長（例えば、近紫外から緑色まで）において光を発するのに使用される。
窒化ガリウムＬＥＤは、典型的には、サファイアの結晶構造が窒化ガリウムの結晶構造に類似しているので、透明なサファイア成長基板を使用している。
一部のＧａＮ ＬＥＤはフリップチップとして形成され、両方の電極が同一表面に設けられており、前記ＬＥＤの電極は、ワイヤ結合を使用することなく、サブマウント上の電極に結合されている。サブマウントは、前記ＬＥＤと外部電源との間の界面を提供している。前記ＬＥＤの電極に結合されている前記サブマウント上の電極は、前記ＬＥＤを越えて延在しても良く、又は回路基板へのワイヤ結合又は表面実装のために前記サブマウントの反対側に延在しても良い。
図１Ａ−１Ｄは、ＧａＮ ＬＥＤ１０をサブマウント１２に取り付け、サファイアの成長基板２４を取り除く工程の簡略化されている断面図である。サブマウント１２は、シリコンから形成されていても良く、又はセラミック絶縁部材であっても良い。サブマウント１２がシリコンである場合、酸化層が、前記サブマウントの表面上の金属パターンを前記シリコンから絶縁していても良く、又は種々の方式のイオン注入が、静電放電保護のような、付加的な機能のために実現されることができる。
図１Ａから分かるように、複数のＬＥＤダイ１０が、サファイア成長基板２４上に形成される薄いＧａＮ ＬＥＤ層１８によって形成されている。電極１６は、ＧａＮ層１８内のｎ型及びｐ型層と電気的に接触して形成されている。金のスタッドバンプ２０は、ＬＥＤ１０上の電極１６上に、又は代替的にはサブマウント１２上の金属パッド１４上に位置される。金のスタッドバンプ２０は、一般に、ＬＥＤ電極１６とサブマウント金属パッド１４との間の様々な点に位置されている球状の金のボール体である。ＬＥＤ層１８及び電極１６が、全て同一のサファイア基板２４上に形成され、次いで、個々のＬＥＤダイ１０を形成するように小立方体状にされる。
図１Ｂに示されているように、ＬＥＤ１０は、ＧａＮ層１８上の金属電極１６に電気的に結合されているサブマウント１２上の金属パッド１４によって、基板１２に結合されている。前記ＬＥＤ構造に圧力が印加される一方で、超音波トランスデューサが前記界面における熱を生成するために、前記ＬＥＤ構造を前記サブマウントに対して高速で振動させる。このことは、前記金のスタッドバンプの表面を、永久的な電気接続を作製するように前記ＬＥＤ電極及びサブマウント電極内へと原子レベルで相互拡散（interdiffuse）させる。他の種類の結合方法は、ハンダ付け、伝導性ペースト及び他の手段を含む。
ＬＥＤ層１８とサブマウント１２の表面との間で、図１Ｃに示されているように、機械的な支持を設けると共にこの領域を封止するように、エポキシが充填されている大きいボイドが設けられている。結果として生じるエポキシは、アンダーフィル２２と称される。アンダーフィリングは、各ＬＥＤダイ１０が別個にアンダーフィルされなければならないため、非常に時間のかかるものであり、正確な量のアンダーフィル材料が注入される必要がある。前記アンダーフィル材料は、ＬＥＤダイ１０の下を流れることができる十分に低い粘性のものであり、領域２２ａとして示されるような不十分に支持されている領域を結果として生じ得る如何なる泡を閉じ込めることなく、電極の複雑な幾何学的配置を含むことができるものでなければならない。しかしながら、前記アンダーフィル材料は、制御されていない様式において、２２ｂで示されているような、前記ＬＥＤデバイスの上部、又はワイヤ結合が後続して設けられなければならないサブマウント上のパッドのような、望まれていない表面上へ分布されるべきではない。
サファイア基板２４は、ＬＥＤダイ１０がサブマウント１２に結合され、前記サブマウント１２が図１Ｄに示されているようなＬＥＤ構造を形成するように個々の要素に分割された後に、取り除かれることができる。ＬＥＤ層１８が非常に薄く脆いため、前記アンダーフィルは、支持基板２４が取り除かれる際、壊れやすいＬＥＤ層の破断を防止するのに必要な機械的な支持を提供するための付加的な目的に役立つ。金のスタッドバンプ２０は、これらの限定されている形状及び遠くに離間されていることを仮定すると、前記ＬＥＤ層の破断を防止するために単独で充分な支持を提供するものではない。従来、使用されていたアンダーフィル材料は、典型的には、有機物質から構成されており、金属及び半導体材料とは非常に異なる熱膨張特性を有している。このようなスプリアス膨張の振る舞いは、アンダーフィル材料が、これらのガラス転移点に近付き、弾性物質として振る舞い始める高い動作温度において特に悪化する（高出力ＬＥＤアプリケーションの典型である）。熱膨張の振る舞いにおけるこのような不整合の正味の効果は、高出力条件においてこれらの動作可能性を制限する又は低減する前記ＬＥＤデバイスに対する応力を誘起することである。最後に、アンダーフィル材料は、半導体デバイスに対して不必要な高温動作を生じる低い熱伝導率特性を有する。
必要とされているのは、基板の取り除きの工程の間、薄い前記ＬＥＤ層を機械的に支持する技術であって、より均一でボイドのない支持を提供し、更に厳密に整合された熱膨張の振る舞いを有する支持を提供し、有機材料のガラス転移点によって制限されない、高温の動作可能性を備える支持を提供し、優れたヒートシンキングのための改良された熱伝導率を有する支持を提供する技術である。
発光ダイオード（ＬＥＤ）は、前記ＬＥＤのサブマウントへの取り付けの前に、前記ＬＥＤか又は前記サブマウントかの何れかに堆積されるアンダーフィル層を使用して作製される。前記ＬＥＤを前記サブマウントに取り付ける前における前記アンダーフィル層の堆積は、より均一でボイドのない支持を提供し、改良された熱特性を可能にするためのアンダーフィル材料の選択肢を増大させる。一実施例において、前記アンダーフィル層は、前記成長基板の取り除きの間、前記ＬＥＤと薄く脆いＬＥＤ層のために使用されている支持体上に堆積され得る。この場合、前記成長基板が、前記ＬＥＤを前記サブマウントに取り付ける前に、ウェハレベルで取り除かれることができる。他の実施例において、前記アンダーフィル層は、前記ＬＥＤ及び／又はサブマウントの接触領域のみが露出するようにパターニングされる及び／又は研磨されて戻されることができる。この場合、前記ＬＥＤ及びサブマウントは、これらの間の前記アンダーフィル層によって結合されることができる。前記パターニングされたアンダーフィル層は、当該デバイスを単離するのを助けるためのガイドとして使用されることもできる。
図１Ａ−Ｄは、ＬＥＤをサブマウントに取り付け、後続して、アンダーフィルを注入し、前記サファイア成長基板を取り除く工程の簡略化されている断面図である。 図２Ａ−Ｅは、本発明の一実施例によって、ウェハレベルにおいてＬＥＤから前記成長基板を取り除き、前記ＬＥＤをサブマウントに取り付ける工程の簡略化されている断面図である。 図３は、サファイア成長基板及びＧａＮ層を含む前記ＬＥＤ構造の一部を示している。 図４Ａ及びＢは、ウェハレベルにおける前記ＬＥＤの一部にわたる前記アンダーフィル材料の堆積を示している。 図５Ａ−Ｃは、ＬＥＤをサブマウントに取り付け、及び前記ＬＥＤがサブマウントに取り付けられた後における前記成長基板の取り除きについての簡略化されている断面図である。 図６Ａ−Ｅは、アンダーフィルコーティングを有するサブマウントにＬＥＤを取り付ける工程の簡略化されている断面図である。 図７Ａ−Ｄは、パターニングされたアンダーフィル層を有するウェハレベルのＬＥＤがサブマウントに取り付けされている他の実施例を示している。 図８Ａ−Ｇは、個々のＬＥＤのダイが、アンダーフィル層が堆積されているサブマウントに取り付けられている他の実施例を示している。
図２Ａ―Ｅは、本発明の一実施例により、ＧａＮ ＬＥＤをサブマウントに取り付け、当該成長基板を取り除く工程の簡略化されている断面図である。
図２Ａは、成長基板１０２を含むウェハレベルのＬＥＤ構造１００の一部を示しており、成長基板１０２は、例えば、サファイアであり得て、この上に薄いＧａＮ ＬＥＤ層１０４が形成されている。ＧａＮ ＬＥＤ層１０４は、例えば、参照によって本明細書に組み込まれる米国特許出願公開第２００７／００９６１３０号に記載されているように、従来、前記サファイア基板上で成長され得るものである。図３は、サファイア基板１０２を含むウェハ構造１００の一部示しており、サファイア基板１０２上では、ｎ型ＧａＮ層１０４ｎが従来の技術を使用して成長されている。ＧａＮ層１０４ｎは、クラッド層を含む複数の層であり得る。ＧａＮ層１０４ｎは、Ａｌ、Ｉｎ及びｎ型ドーパントを含んでも良い。この場合、活性層１０４ａは、ＧａＮ層１０４ｎにわたって成長する。活性層１０４ｎは、典型的には、複数のＧａＮベースの層であり、この組成（例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ）は、光放出の所望の波長及び他の要因に依存する。活性層１０４ａは、従来のものであっても良い。次いで、ｐ型ＧａＮ層１０４ｐが、活性層１０４ａにわたって成長される。ＧａＮ層１０４ｐは、クラッド層を含んでいる複数の層であっても良く、従来のものであっても良い。ＧａＮ層１０４ｐは、Ａｌ、Ｉｎ及びｐ型ドーパントを含んでいても良い。図３のＬＥＤ構造は、二重ヘテロ構造と称される。
一実施例において、当該成長基板は、約９０ミクロン厚であり、ＧａＮ層１０４は、ほぼ４ミクロンの組み合わせられた厚さを有する。
サファイア成長基板を備えるＧａＮベースのＬＥＤが、この例において使用されているが、ＳｉＣ（ＩｎＡｌＧａＮ ＬＥＤを形成するために使用される）及びＧａＡｓ（ＡｌＩｎＧａＰ ＬＥＤを形成するために使用される）のような他の基板を使用している他の種類のＬＥＤも、本発明からの利益を得ることができる。
金属結合層が、ｎ接触部１０８ｎ及びｐ接触部１０８ｐ（以下、接触部１０８と称する）を形成するように当該ウェハ上に形成されている。接触部１０８は、当該金属接触が望まれていない位置にマスキング層を形成することによってパターニングされることができ、次いで、前記ウェハ全体にわたって当該金属接触層を堆積させ、次いで、この上に堆積されている金属をリフトオフするために前記マスキング層を剥離する。前記金属層は、同様に積み重ねられたブランケット金属層を堆積させることによって負電荷を帯びてパターニングされることもでき、次いで、これらを、マスキング方式を使用して選択的にエッチングして戻す。前記接触部は、ＴｉＡｕ、Ａｕ、Ｃｕ、Ａｌ、Ｎｉ又は他の延性材料のような、１つ以上の金属から形成されることもでき、又はこのような層の組合せから形成されることもできる。次いで、スタッドバンプ１１０（例えば、金であり得る）が、接触部１０８上に形成される。スタッドバンプ１１０は、一般に、接触部１０８上の様々な点に位置される球面状の金の球体である。スタッドバンプ１１０は、前記ＬＥＤのための接触部の一部として働き、前記ＬＥＤをサブマウントに結合するのに使用される。望まれる場合、プレートのような、他の種類の結合材料又は構造が、スタッドバンプ１１０の代わりに使用されることができる。
次いで、図２に示されているように、アンダーフィル１２０が、ＧａＮ層１０４、接触部１０８及びバンプ１１０にわたって堆積される。アンダーフィル１２０が、前記ＬＥＤをサブマウントに結合する前に設けられるので、如何なる適切な材料も、従来のアンダーフィルの場合に必要とされる流動特性に依存することなく、アンダーフィル１２０に使用されることができる。例えば、ポリマポリイミドベースの材料は、高いガラス転移温度を有し得るが、アンダーフィル層１２０として使用されることができる。ポリイミド材料の使用に関して、溶媒が、粘性をこの材料の堆積における助けとなる４００―１０００Ｐａ＊ｓに調整するように使用されることもできる。小さい粒子のＳｉＯのような、充填剤粉が、ＣＴＥ（熱膨張係数）を整合させるように、例えば、５０％〜９０％の量だけ、前記ポリイミド材料に付加されることもできる。堆積の間、前記ＬＥＤ及びポリイミド材料は、前記ガラスの転移温度よりも低くまで加熱されることができ、次いで、硬化するように冷却されるのを可能にされている。このような材料は、前記デバイスが、薄いＬＥＤを変形することなく、高温／高電流の状態に耐えるのを助ける。前記アンダーフィル材料は、第一段階硬化の役割を果たす前記アンダーフィル材料内における添加物（例えば、エポキシ添加物）の架橋結合のための低い温度硬化を使用して、二段階硬化された材料（bi-stage cured material）であっても良い。前記アンダーフィル材料は、ＬＥＤ及び支持ウェハ表面の両方に付着するように、Ｂ段階硬化特性（B-stage cure properties）を有しなければならない。
図４Ａ及び４Ｂは、ウェハ１００の一部にわたるアンダーフィル１２０材料の堆積を示している。図４Ａに示されているように、アンダーフィル１２０は、ＧａＮ層１０４の表面にわたって堆積されているブランケットであっても良い。一実施例において、アンダーフィル１２０は、例えば、ステンシル印刷又はメッシュスクリーン印刷を使用してパターニングされることができ、この結果、領域１２２（例えば、ＬＥＤダイが分割されるべき領域）は、アンダーフィル１２０を有していない。例えば、前記材料は、ステンシル印刷技術のような技術を使用して粘性ペーストの形態で堆積されることもできる。アンダーフィルが望まれていない領域（例えば、ワイヤ結合が設けられる前記ＬＥＤ周辺の領域）は、マスクによって保護されている。
前記マスク内の開口は、前記アンダーフィル材料が、所望の領域に堆積されるのを可能にしている。例えば、スクリーン印刷による堆積の後、前記アンダーフィル層は、研磨されるために十分に硬くなるまで、低い温度（例えば、１２０℃−１３０℃）において硬化される。図４Ｂに示されているように、次いで、アンダーフィル１２０は、金属接続（即ち、バンプ１１０）が露出するまで研磨されて戻される。一実施例において、アンダーフィル１２０は、最終的に３０μｍの厚さを有する。
アンダーフィル１２０は、有利には、ＧａＮ層１０４のための支持層として機能し、従って、図２Ｃに示されているように、成長基板１０２が取り除かれることができる。基板１０２は、例えば、透明サファイア基板１０２を透過してｎ―ＧａＮ層１０４ｎの上層を蒸発させるエキシマレーザビームを使用するレーザリフトオフによって、取り除かれることもできる。基板１０２の取り除きは、基板／ｎ―ＧａＮ層１０４ｎ界面に相当な圧力を生成する。この圧力が、ｎ―ＧａＮ層１０４ｎから基板１０２を強制的に外し、基板１０２が取り除かれる。アンダーフィル１２０によって提供されている支持は、前記基板のリフトオフの間の高い圧力が薄く脆いＬＥＤ層１０４を破断するのを防止する。更に、望まれる場合、露出したｎ層１０４ｎ（図３に示される）は、例えば、フォト電気化学的エッチングを使用して又は小規模インプリンティング若しくは研削によって、光抽出を増大させるように粗くされることができる。代替的には、粗くすることは、増大された光抽出及び放射パターンの改良された制御のために、前記表面の上へのプリズム又は他の光学要素の形成を含み得る。
前記基板が取り除かれた後、アンダーフィル１２０を備えるＧａＮ層１０４は、スクライブされ、個々のＬＥＤ要素に分割される。スクライビング及び分割は、例えば、ガイドとしてアンダーフィル１２０の領域１２２を使用する鋸を使用して達成されることもできる。代替的には、レーザーサブスクライブ工程が、使用されることもできる。分割の前に、ＬＥＤのウェハは、伸張可能な可塑性のシートに付着され、前記ウェハがスクライブ線に沿って分解された後、前記シートは前記ダイを分離するように伸張される一方で、前記ダイは前記伸張可能なシートに付着して残っている。次いで、自動ピックアンドプレースデバイスが、前記シートから各ダイ１２５を取り外し、図２Ｄに示されているように、ダイ１２５をサブマウント１３０上に取り付ける。前記結合金属（即ち、ＬＥＤダイ１２５上のバンプ１１０）は、サブマウント１３０上の対応する結合金属パターン１３２（金又は他の適切な材料であり得る）に、超音波で又は熱音波的に、直接的に溶接される。サブマウント１３０は、シリコン又はセラミック絶縁体によって形成されることができる。サブマウント１３０がシリコンである場合、酸化層が前記サブマウントの表面上の金属パターンを前記シリコンから絶縁しても良く、又は種々方式のイオン注入が、電子放電保護のためのツェナーダイオードのような、付加的な機能のために実現されることができる。前記サブマウントが、シリコンの代わりにセラミックである場合、当該金属パターンは、前記セラミックの表面上に直接的に形成されることができる。
超音波トランスデューサ（熱音波的な（thermosonic）金属−金属拡散工程）が、下方への圧力をダイ１２５に印加し、ダイ１２５をサブマウント１３０に対して高速で振動させるのに使用されることができ、この結果、前記対向する結合金属からの原子は、ダイ１２５とサブマウント１３０との間の電気的及び機械的接続を作製するように結合する。はんだ付け層の使用のような、ＬＥＤダイ−サブマウント相互接続のための他の方法も使用されることができる。ダイの取り付け工程の間、例えば、Ａｕ―Ａｕ相互接続によって、前記基板の温度は、ガラス転移温度Ｔｇよりも高く（例えば、４０―５００℃）保持され、これにより前記アンダーフィル材料を、弾性段階にさせ、軟化して前記ＬＥＤに適合すると共に、ボイドの形成を防止する。後続して、前記アンダーフィル層は、硬くなるように、１―２時間にわたって、ほぼガラス転移温度（例えば、２００℃）において硬化するのを可能にされる。次いで、サブマウント１３０が、スクライブされ、図２Ｅに示されているようにＬＥＤ１４０を形成するように単離される。
他の実施例において、前記ウェハが別個のダイに分割され、図５Ａ、５Ｂ及び５Ｃに示されているようにサブマウント１３０に取り付けられるまで、成長基板１０２は、取り除かれない。図５Ａに示されているように、ＬＥＤ ＧａＮ層１０４を有するサファイア基板１０２は、スクライブされ、個々のダイ１５０に分割される。このスクライブ及び分割は、例えば、ガイドとしてアンダーフィル１２０内の領域１２２を使用してサファイア基板１０２を貫いて切断する鋸を使用して達成されることもできる。次いで、別個のダイ１５０は、上述のように、サブマウント１３０に取り付けられる。ひとたびダイ１５０がサブマウント１３０に取り付けられると、サファイア基板１０２は、上述され図５Ｂに示されているように、リフトオフされることができる。次いで、サブマウント１３０は、図５Ｃに示されているように、ＬＥＤ１４０を形成するように単離される。
他の実施例において、前記アンダーフィルは、前記ＧａＮ層の代わりに前記サブマウント上に堆積されることもできる。図６Ａ―Ｅは、ＧａＮ ＬＥＤのアンダーフィルコーティングを備えるサブマウントへの取り付け工程の簡略化された断面図である。
図６Ａは、バンプ２０６を有する結合金属パターン２０４を備えるサブマウント２０２の一部を示している。一例として、Ａｕ結合金属パターン２０４及びＡｕバンプ２０６を備えるシリコンサブマウント２０２が使用されることもできる。代替的には、望まれる場合、他の材料が使用されることもできる。アンダーフィル層２１０が、サブマウント２０２、結合金属パターン２０４及びバンプ２０６上に堆積される。上述のように、アンダーフィル層２１０は、例えば、ステンシル印刷又はメッシュスクリーン印刷を使用して、パターニングされても良く、この結果、例えば、前記ＬＥＤダイが分割されるべきである領域のような、領域は、アンダーフィル材料を有さない。アンダーフィル２１０が、ＬＥＤを前記サブマウントに結合する前に設けられるので、如何なる適切な材料も、従来のアンダーフィルの場合において必要とされる流動特性に依存することなく、アンダーフィル２１０のために使用されることができる。例えば、ポリマポリイミドベースの材料は、高いガラス転移温度を有しており、アンダーフィル層２１０として使用されることができる。このような材料は、前記デバイスが、薄いＬＥＤの変形を伴うことなく高温／高電流の状態に耐えるのを助ける。前記アンダーフィル材料は、ＬＥＤ及び支持ウェハ表面の両方に付着するようにＢ段階硬化特性を有していなければならない。更に、望まれる場合、無機誘電材料が使用されることができる。図６Ｂに示されているように、アンダーフィル層２１０は、金属接続（即ち、バンプ２０６）が露出するまで、研磨されて戻される。
ＬＥＤ ＧａＮ層２３２及び接触部２３４を備える成長基板２３０は、別個のＬＥＤダイ２３５に分割され、次いで、図６Ｃに示されているように、アンダーフィル層２１０を有するサブマウント２０２に取り付けられる。ＬＥＤダイ２３４への前記接触は、上述したように、サブマウント１３０上の対応する結合バンプ２０６に、超音波的に又は熱音波的に、直接的に溶接される。ひとたび取り付けられると、成長基板２３０が、例えば、レーザリフトオフ工程を使用して取り除かれ、この結果、図６Ｄに示されている構造をもたらす。次いで、サブマウント２０２が、図６Eに示されているように、ＬＥＤ２４０を形成するように単離される。
図７Ａ―Ｄは、他の実施例によってサブマウントに取り付けられているパターニングされたアンダーフィル層を有するウェハレベルのＬＥＤを示している。
図７Ａは、パターニングされたアンダーフィル層３１０を備えるウェハレベルのＬＥＤ３００の一部の簡略化されている断面図であり、図７Ｂは、図７Ａに示されている線ＡＡに沿ったウェハレベルのＬＥＤ３００の底面の平面図である。ウェハレベルのＬＥＤ３００は、ＬＥＤ層３０４及び接触部３０６に沿った成長基板３０２を含んでいる。アンダーフィル層３１０は、ＬＥＤ層３０４の底面への接触部３０６を露出させると共に硬化されているパターンを形成するように、例えば、ステンシル印刷又はメッシュスクリーン印刷を用いて、堆積される。前記アンダーフィルパターンは、図７Ｃから分かるように、前記ＬＥＤが取り付けられる領域のみが露出されるように、サブマウント３２０上に存在する接触部３２２のパターンに整合している。
図７Ｃ及び７Ｄに示されているように、ウェハレベルのＬＥＤ３００は、接触部３２２によってサブマウント３２０にウェハレベルにおいて取り付けられている。ウェハレベルのＬＥＤ３００は、上述したように、サブマウント３２０上の接触部３２２によってＬＥＤ３０４の接触部３０６と結合するように、例えば、超音波的に又は熱音波的に、サブマウント３２０に取り付けられる。次いで、成長基板３０２が、例えば、レーザリフトオフ工程を使用して、リフトオフされることができ、前記ＬＥＤは、個々のダイに分割される。
図８Ａ―Ｇは、個々のＬＥＤダイが、この上にアンダーフィル層が堆積されているサブマウントに取り付けられている他の実施例を示している。図８Ａは、接触部４０４を備えるサブマウント４０２の一部の簡略化されている断面図である。図８Ｂは、図８Ａに示されている線ＢＢに沿ったサブマウント４０２の上面の平面図である。図８Ｃに示されているように、アンダーフィル層４１０は、サブマウント４０２上に堆積され、特に、接触部４０４を覆うようにパターニングされている。ひとたびアンダーフィル層４１０が硬化すると、アンダーフィル層４１０は、サブマウント４０２の他の平面図を示している図８Ｄ及び図８Ｅに示されているように、接触部４０４を露出させるように研磨されて戻される。
成長基板４２２とＬＥＤ層４２４とＬＥＤ層４２４の底面における接触部４２６とを各々含んでいるＬＥＤダイ４２０は、図８Ｆに示されているように、サブマウント４０２に個々に取り付けられる。ひとたび取り付けられると、成長基板４２２は、図８Ｇに示されているようにリフトオフされることができ、サブマウント４０２は、上述のように個々のＬＥＤ要素を形成するために単離されることができる。
本発明は、教訓的な目的のために特定の実施例に関連して説明されたが、本発明は、これらに制限されるものではない。様々な変更及び修正が、本発明の範囲を逸脱することなく、なされることができる。従って、添付請求項の精神及び範囲は、上述の記載に限定されるべきではない。

Claims (14)

  1. 発光ダイオード（ＬＥＤ）構造を作製する方法であって、
    成長基板上にｎ型層、活性層及びｐ型層を含むＬＥＤ層を形成するステップと、
    金属接触部を前記ＬＥＤ層の底面に形成するステップと、
    アンダーフィル層を前記ＬＥＤ層の前記底面に堆積させるステップと、
    前記ＬＥＤ層の前記底面に堆積された前記アンダーフィル層によって支持される前記ＬＥＤ層から前記成長基板を除去するステップと、
    前記ＬＥＤ層の前記底面における前記金属接触部を、上面に金属接触部を有するサブマウントの前記上面における前記金属接触部に接触させていると共に、前記ＬＥＤ層の前記底面と前記サブマウントの前記上面との間に前記アンダーフィル層を有して、前記ＬＥＤ層を前記サブマウントに取り付けるステップと、
    を有する方法。
  2. 前記ＬＥＤ層を前記サブマウントに取り付ける前に、前記ＬＥＤ層を個々のダイに分割するステップを更に有する、請求項１に記載の方法。
  3. 複数の個々の要素を形成するように前記サブマウントに取り付けられている前記ＬＥＤ層を単離するステップを更に有する、請求項１に記載の方法。
  4. 前記アンダーフィル層を前記ＬＥＤ層の前記底面に堆積させるステップは、前記アンダーフィル層を前記ＬＥＤ層の前記底面における前記金属接触部上に堆積させるステップと、前記ＬＥＤ層の前記底面における前記金属接触部の少なくとも一部が露出するまで、前記アンダーフィル層を研磨して戻すステップとを含んでいる、請求項１に記載の方法。
  5. 前記アンダーフィル層が、ポリイミド系材料を有している、請求項１に記載の方法。
  6. 発光ダイオード（ＬＥＤ）構造を作製する方法であって、
    成長基板上にｎ型層、活性層及びｐ型層を含むＬＥＤ層を形成するステップと、
    金属接触部を前記ＬＥＤ層の底面に形成するステップと、
    パターニングされたアンダーフィル層を、前記ＬＥＤ層の前記底面に堆積させるステップと、
    前記ＬＥＤ層の前記底面に堆積された前記アンダーフィル層によって支持される前記ＬＥＤ層から前記成長基板を除去するステップと、
    前記ＬＥＤ層の前記底面における前記金属接触部を、上面に金属接触部を有するサブマウントの前記上面における前記金属接触部に接触させていると共に、前記ＬＥＤ層の前記底面と前記サブマウントの前記上面との間に前記アンダーフィル層を有して、前記サブマウントに前記ＬＥＤ層に取り付けるステップと、
    を有する方法。
  7. 前記アンダーフィル層が、前記アンダーフィル層をパターニングするためにステンシル印刷及びメッシュスクリーン印刷のうちの一方を使用して堆積される、請求項６に記載の方法。
  8. 前記ＬＥＤ層を前記サブマウントに取り付ける前に、前記ＬＥＤ層から前記成長基板を取り除くステップを更に有する、請求項６に記載の方法。
  9. 前記アンダーフィル層がポリイミドベースの材料を含んでいる、請求項６に記載の方法。
  10. 発光ダイオード（ＬＥＤ）構造を作製する方法であって、
    成長基板上にｎ型層、活性層及びｐ型層を含むＬＥＤ層を形成するステップと、
    金属接触部を前記ＬＥＤ層の底面に形成するステップと、
    アンダーフィル層を、前記ＬＥＤ層の前記底面と上面に金属接触部を有するサブマウントの前記上面との少なくとも一方に堆積させるステップであって、前記アンダーフィル層は、前記ＬＥＤ層の前記底面及び前記サブマウントの前記上面の少なくとも一方に関連付けられている前記金属接触部を覆う、ステップと、
    覆われている前記金属接触部の少なくとも一部が露出するまで、前記アンダーフィル層を研磨して戻すステップと、
    前記ＬＥＤ層の前記底面に堆積された前記アンダーフィル層によって支持される前記ＬＥＤ層から前記成長基板を除去するステップと、
    前記ＬＥＤ層の前記底面における前記金属接触部を前記サブマウントの前記上面における前記金属接触部に接触させていると共に、前記ＬＥＤ層の前記底面と前記サブマウントの前記上面との間に前記アンダーフィル層を有して、前記ＬＥＤ層を前記サブマウント層に取り付けるステップと、
    を有する方法。
  11. 前記ＬＥＤ層を前記サブマウントに取り付ける前に、前記ＬＥＤ層を個々のダイに分割するステップを更に有することを特徴とする請求項１０に記載の方法。
  12. 複数の個々の要素を形成するために前記サブマウントに取り付けられている前記ＬＥＤ層を単離するステップを更に有する請求項１０に記載の方法。
  13. アンダーフィル層を前記ＬＥＤ層の前記底面に堆積させるステップは、前記ＬＥＤ層の前記底面における前記アンダーフィル層をパターニングするステップを有する、請求項１０に記載の方法。
  14. 前記アンダーフィル層が、前記アンダーフィル層をパターンニングするために、ステンシル印刷及びメッシュスクリーン印刷のうちの一方を使用して堆積される、請求項１３に記載の方法。
JP2010515636A 2007-07-09 2008-07-03 Ｌｅｄの形成における基板の取り除き Active JP5654344B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/775,059 US7867793B2 (en) 2007-07-09 2007-07-09 Substrate removal during LED formation
US11/775,059 2007-07-09
PCT/IB2008/052681 WO2009007886A1 (en) 2007-07-09 2008-07-03 Substrate removal during led formation

Publications (2)

Publication Number Publication Date
JP2010533374A JP2010533374A (ja) 2010-10-21
JP5654344B2 true JP5654344B2 (ja) 2015-01-14

Family

ID=39952224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010515636A Active JP5654344B2 (ja) 2007-07-09 2008-07-03 Ｌｅｄの形成における基板の取り除き

Country Status (9)

Country Link
US (1) US7867793B2 (ja)
EP (1) EP2168178B1 (ja)
JP (1) JP5654344B2 (ja)
KR (1) KR101535168B1 (ja)
CN (1) CN101743648B (ja)
BR (1) BRPI0814501B1 (ja)
RU (1) RU2466480C2 (ja)
TW (1) TWI467796B (ja)
WO (1) WO2009007886A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US20090230409A1 (en) * 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
EP2583317A4 (en) 2010-06-18 2016-06-15 Glo Ab NANODRAHT LED STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
JP2012094716A (ja) * 2010-10-27 2012-05-17 Asahi Kasei E-Materials Corp 接続構造体及びその製造方法
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR102031654B1 (ko) 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
TW201403892A (zh) * 2012-07-10 2014-01-16 Lextar Electronics Corp 發光二極體的基板及使用該基板的固晶方法
JP2014179569A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP6089507B2 (ja) * 2012-08-31 2017-03-08 日亜化学工業株式会社 発光装置およびその製造方法
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
CN105489746B (zh) * 2014-09-19 2018-02-23 展晶科技(深圳)有限公司 发光芯片模组、发光二极管以及发光芯片模组的制造方法
JP6519127B2 (ja) * 2014-09-19 2019-05-29 日亜化学工業株式会社 発光装置の製造方法
CN106159058A (zh) * 2015-04-09 2016-11-23 江西省晶瑞光电有限公司 一种led封装结构及其制作方法
CN105244423B (zh) * 2015-10-30 2018-11-20 漳州立达信光电子科技有限公司 无衬底led芯片的封装方法及无衬底led芯片
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10461068B2 (en) * 2017-03-15 2019-10-29 The United States Of America As Represented By The Secretary Of The Air Force Highly integrated RF power and power conversion based on Ga2O3 technology
WO2018223391A1 (en) * 2017-06-09 2018-12-13 Goertek. Inc Micro-led array transfer method, manufacturing method and display device
US10490428B2 (en) * 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10964867B2 (en) 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
JP7257187B2 (ja) * 2019-03-05 2023-04-13 東レエンジニアリング株式会社 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US11575069B2 (en) 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN115528161A (zh) * 2022-10-26 2022-12-27 上海天马微电子有限公司 显示面板的制作方法、显示面板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
CN1270375C (zh) * 2000-10-17 2006-08-16 3M创新有限公司 集成电路芯片与电路基片的连接方法及其应用
JP2002271014A (ja) 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
RU2200358C1 (ru) * 2001-06-05 2003-03-10 Хан Владимир Александрович Полупроводниковый излучающий диод
TW504811B (en) * 2001-10-12 2002-10-01 Advanced Semiconductor Eng Flip-chip packaging structure and the forming method
US6869832B2 (en) 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
KR100520080B1 (ko) 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
US7019330B2 (en) * 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
JP4438492B2 (ja) * 2003-09-11 2010-03-24 日亜化学工業株式会社 半導体装置およびその製造方法
CN1918691A (zh) 2003-12-24 2007-02-21 吉尔科有限公司 从氮化物倒装芯片激光去除蓝宝石
US20050161779A1 (en) 2004-01-26 2005-07-28 Hui Peng Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same
US6943061B1 (en) 2004-04-12 2005-09-13 Ns Electronics Bangkok (1993) Ltd. Method of fabricating semiconductor chip package using screen printing of epoxy on wafer
JP2006100787A (ja) 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
KR20090016438A (ko) 2005-07-11 2009-02-13 젤코어 엘엘씨 광방출 효율이 향상된 레이저 리프트오프 ｌｅｄ
US8174025B2 (en) 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting

Also Published As

Publication number Publication date
WO2009007886A1 (en) 2009-01-15
TWI467796B (zh) 2015-01-01
BRPI0814501A2 (pt) 2015-02-03
US7867793B2 (en) 2011-01-11
EP2168178A1 (en) 2010-03-31
KR20100047255A (ko) 2010-05-07
CN101743648A (zh) 2010-06-16
KR101535168B1 (ko) 2015-07-09
CN101743648B (zh) 2013-02-06
RU2010104249A (ru) 2011-08-20
EP2168178B1 (en) 2019-03-20
RU2466480C2 (ru) 2012-11-10
TW200924237A (en) 2009-06-01
BRPI0814501B1 (pt) 2018-12-11
US20090017566A1 (en) 2009-01-15
JP2010533374A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5654344B2 (ja) Ｌｅｄの形成における基板の取り除き
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
JP4925726B2 (ja) 発光ダイオードの製造方法
US9076944B2 (en) Method of bonding a semiconductor device using a compliant bonding structure
US7989824B2 (en) Method of forming a dielectric layer on a semiconductor light emitting device
JP2017108156A (ja) 支持基板に接合された発光デバイス
TW200937682A (en) Robust LED structure for substrate lift-off
JP2007081417A (ja) 半導体発光デバイスの相互接続
US8053905B2 (en) Compliant bonding structures for semiconductor devices
US7732231B1 (en) Method of forming a dielectric layer on a semiconductor light emitting device
KR20140030264A (ko) 플립 칩 led를 위한 p-n 분리 금속 충진
CN111509116A (zh) 具有厚金属层的半导体发光器件
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理
KR20150118617A (ko) 반도체 광소자용 지지 기판 및 이를 이용하는 반도체 광소자를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130820

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141120

R150 Certificate of patent or registration of utility model

Ref document number: 5654344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250