KR101535168B1 - Ｌｅｄ 형성 동안의 기판 제거 - Google Patents

Ｌｅｄ 형성 동안의 기판 제거 Download PDF

Info

Publication number
KR101535168B1
KR101535168B1 KR1020107002836A KR20107002836A KR101535168B1 KR 101535168 B1 KR101535168 B1 KR 101535168B1 KR 1020107002836 A KR1020107002836 A KR 1020107002836A KR 20107002836 A KR20107002836 A KR 20107002836A KR 101535168 B1 KR101535168 B1 KR 101535168B1
Authority
KR
South Korea
Prior art keywords
submount
led layers
led
underfill
underfill layer
Prior art date
Application number
KR1020107002836A
Other languages
English (en)
Other versions
KR20100047255A (ko
Inventor
그리고리 바신
로버트 에스. 웨스트
폴 에스. 마틴
Original Assignee
코닌클리케 필립스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20100047255A publication Critical patent/KR20100047255A/ko
Application granted granted Critical
Publication of KR101535168B1 publication Critical patent/KR101535168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드(LED)는 LED를 서브마운트에 마운팅하기 전에 LED 또는 서브마운트 상에 퇴적되는 언더필 층을 이용하여 제조된다. LED를 서브마운트에 마운팅하기 전에 언더필 층을 퇴적하는 것은 보다 균일하고 보이드가 없는 지지를 제공하고, 언더필 재료 옵션들을 증가시켜 개선된 열 특성들을 허용한다. 언더필 층은 LED를 서브마운트에 마운팅하기 전에 성장 기판의 제거 동안에 얇고 부서지기 쉬운 LED 층들에 대한 지지로서 이용될 수 있다. 또한, 언더필 층은 LED 및/또는 서브마운트의 콘택트 영역들만이 노출되도록 패터닝되고 및/또는 연마될 수 있다. 언더필 내의 패턴들은 또한 디바이스들의 싱귤레이팅에 도움이 되는 가이드로서 이용될 수 있다.

Description

ＬＥＤ 형성 동안의 기판 제거{SUBSTRATE REMOVAL DURING LED FORMATION}
본 발명은 발광 다이오드의 제조에 관한 것이다.
반도체 발광 다이오드(LED)는 현재 이용 가능한 가장 효율적인 광원들 중 하나이다. 가시 스펙트럼의 전역에 걸쳐 동작이 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심을 끄는 재료 시스템들은 그룹 Ⅲ-Ⅴ 반도체들, 예를 들면, 갈륨, 알루미늄, 인듐, 질소, 인, 및 비소의 2원, 3원 및 4원 합금들을 포함한다. Ⅲ-Ⅴ 디바이스들은 가시 스펙트럼의 전역에 걸쳐 광을 방출한다. GaAs- 및 GaP-기반의 디바이스들은 종종 황색 내지 적색과 같은 보다 긴 파장의 광을 방출하기 위해 이용되는 반면, Ⅲ-질화물 디바이스들은 종종 근자외선(near-UV) 내지 녹색과 같은 보다 짧은 파장의 광을 방출하기 위해 이용된다.
갈륨 질화물 LED들은 전형적으로 투명한 사파이어 성장 기판을 이용하는데, 이는 사파이어의 결정 구조가 갈륨 질화물의 결정 구조와 유사하기 때문이다.
일부 GaN LED들은, 양쪽 전극들이 동일한 표면에 있는, 플립 칩들로서 형성되고, 여기서 LED 전극들은 와이어 본드를 이용하지 않고 서브마운트 상의 전극들에 본딩된다. 서브마운트는 LED와 외부 전원 사이에 인터페이스를 제공한다. LED 전극들에 본딩된 서브마운트 상의 전극들은 와이어 본딩 또는 회로 보드에의 표면 마운팅을 위해 LED를 넘어서 연장하거나 또는 서브마운트의 반대편 측면까지 연장할 수 있다.
도 1a 내지 도 1d는 GaN LED들(10)을 서브마운트(12)에 마운팅하고 사파이어 성장 기판(24)을 제거하는 프로세스의 간략화된 단면도들이다. 서브마운트(12)는 실리콘으로 형성될 수 있고 또는 세라믹 절연체일 수 있다. 서브마운트(12)가 실리콘이면, 산화물층이 서브마운트 상의 금속 패턴을 실리콘으로부터 절연시킬 수 있고, 또는 정전기 방전 보호와 같은 추가된 기능을 위해 상이한 이온 주입 방식들이 실현될 수 있다.
도 1a에서 볼 수 있는 바와 같이, 사파이어 기판(24) 상에 얇은 GaN LED 층(18)이 형성된 다수의 LED 다이들(10)이 형성된다. GaN 층(18) 내의 n-타입 및 p-타입 층들과 전기 접촉하여 전극들(16)이 형성된다. LED들(10) 상의 전극들(16) 상에 또는 대안적으로 서브마운트(12) 상의 금속 패드들(14) 상에 골드 스터드 범프들(gold stud bumps)(20)이 배치된다. 골드 스터드 범프들(20)은 일반적으로 LED 전극들(16)과 서브마운트 금속 패드들(14) 사이의 다양한 지점들에 배치된 구형 골드 볼들(spherical gold balls)이다. LED 층들(18) 및 전극들(16)은 모두 동일한 사파이어 기판(24) 상에 형성되고, 그것은 그 후 개별 LED 다이들(10)을 형성하도록 다이싱(dice)된다.
도 1b에 예시된 바와 같이, LED들(10)은 서브마운트(12) 상의 금속 패드들(14)이 GaN 층들(18) 상의 금속 전극들(16)에 전기적으로 본딩되도록 기판(12)에 본딩된다. 초음파 변환기가 서브마운트에 관하여 LED 구조를 급속히 진동시켜 그 계면에서 열을 일으키는 동안에 LED 구조에 압력이 가해진다. 이것은 골드 스터드 범프들의 표면이 LED 전극들 및 서브마운트 전극들 내로 원자 레벨에서 상호확산(interdiffuse)하여 영구적인 전기 접속을 생성하게 한다. 다른 유형의 본딩 방법들은 납땜, 도전성 페이스트 도포, 및 다른 수단을 포함한다.
LED 층들(18)과 서브마운트(12)의 표면 사이에는, 도 1c에 도시된 바와 같이, 기계적 지지를 제공하고 그 영역을 실링(seal)하기 위해 에폭시로 채워지는 큰 보이드(void)가 있다. 그 결과로 생기는 에폭시를 언더필(underfill)(22)이라고 부른다. 각 LED 다이들(10)이 개별적으로 언더필되어야 하고, 정확한 양의 언더필 재료가 주입될 필요가 있기 때문에 언더필링은 매우 시간이 걸린다. 언더필 재료는, 영역(22a)으로서 예시된 바와 같이, 불충분하게 지지되는 영역들을 초래할 수 있는 어떤 기포도 끌어들이지 않고, 복잡한 기하학적 배열의 전극들을 포함할 수 있는, LED 다이들(10) 아래에 흐를 수 있도록, 점도가 충분히 낮아야 한다. 그러나, 언더필 재료는, 22b에서 예시된, LED 디바이스의 상부, 또는 후속하여 와이어 본드들이 적용되어야 하는 서브 마운트 상의 패드들과 같은 바람직하지 않은 표면들 상에 억제되지 않은 방식으로 확산하지 않아야 한다.
사파이어 기판들(24)은 LED 다이들(10)이 서브마운트(12)에 본딩된 후에 제거되고 서브마운트(12)는 도 1d에 예시된 LED 구조들을 형성하도록 개별 엘리먼트들로 분리된다. LED 층들(18)은 매우 얇고 부서지기 쉽기 때문에, 언더필은 지지 기판(24)이 제거될 때 부서지기 쉬운 LED 층들의 파손을 방지하기 위해 필요한 기계적 지지를 제공하는 추가적인 목적을 만족시킨다. 골드 스터드 범프들(20)은 그들의 형상이 제한되고 간격을 두고 멀리 떨어져 있기 때문에 LED 층들의 파손을 방지하기 위해 단독으로 충분한 지지를 제공하지 않는다. 종래에 이용되는 언더필 재료들은 전형적으로 유기 물질들로 구성되고 금속 및 반도체 재료들과는 매우 다른 열팽창 특성들을 갖는다. 그러한 의사 팽창 거동(spurious expansion behavior)은, 언더필 재료들이 그들의 유리 전이점(glass transition point)에 접근하여 탄성 물질들로서 거동하기 시작하는, 고전력 LED 응용들에 상징적인, 높은 동작 온도들에서 특히 악화된다. 그러한 열팽창 거동의 부정합의 순 효과(net effect)는 고전력 조건에서의 LED 디바이스들의 동작성을 제한하거나 저하시키는 응력을 LED 디바이스들에 유발하는 것이다. 마지막으로, 언더필 재료들은 반도체 디바이스들에 대하여 불필요하게 고온 동작을 초래하는 낮은 열전도 특성을 갖고 있다.
보다 균일하고 보이드가 없는(void free) 지지를 제공하고; 보다 밀접하게 부합되는 열팽창 거동을 갖는 지지를 제공하고, 유기 재료들의 유리 전이점에 의해 제한되지 않는, 고온 동작성을 갖는 지지를 제공하고; 우수한 방열(heat sinking)을 위해 개선된 열전도성을 갖는 지지를 제공하는 기판 제거 프로세스 동안에 얇은 LED 층들을 기계적으로 지지하는 기법들이 요구되고 있다.
발광 다이오드(LED)는 LED를 서브마운트에 마운팅하기 전에 LED 또는 서브마운트 상에 퇴적(deposit)되는 언더필 층을 이용하여 제조된다. LED를 서브마운트에 마운팅하기 전에 언더필 층을 퇴적하는 것은 보다 균일하고 보이드가 없는 지지를 제공하고, 언더필 재료 옵션들을 증가시켜 개선된 열 특성들을 허용한다. 일 실시예에서, 언더필 층은 LED들 상에 퇴적되고 성장 기판의 제거 동안에 얇고 부서지기 쉬운 LED 층들에 대한 지지로서 이용될 수 있다. 성장 기판은 그 후 LED를 서브마운트에 마운팅하기 전에 웨이퍼 레벨에서 제거될 수 있다. 다른 실시예들에서, 언더필 층은 LED 및/또는 서브마운트의 콘택트 영역들만이 노출되도록 패터닝되고 및/또는 연마될 수 있다. LED들 및 서브마운트는 그 후 그들 사이에 언더필 층을 두고 본딩될 수 있다. 패터닝된 언더필 층은 또한 디바이스들의 싱귤레이팅(singulating)에 도움이 되는 가이드로서 이용될 수 있다.
도 1a 내지 도 1d는 LED들을 서브마운트에 마운팅하고, 그 후 언더필을 주입하고 사파이어 성장 기판을 제거하는 프로세스의 간략화된 단면도들이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 웨이퍼 레벨에서 LED들로부터 성장 기판을 제거하고 LED들을 서브마운트에 마운팅하는 프로세스의 간략화된 단면도들이다.
도 3은 사파이어 성장 기판 및 GaN 층들을 포함하는 LED 구조의 일부분을 예시한다.
도 4a 및 도 4b는 웨이퍼 레벨에서 LED들의 일부분 위에 언더필 재료를 퇴적하는 것을 예시한다.
도 5a 내지 도 5c는 LED들을 서브마운트에 마운팅하고 LED들이 서브마운트에 마운팅된 후에 성장 기판을 제거하는 간략화된 단면도들이다.
도 6a 내지 도 6e는 언더필 코팅을 갖는 서브마운트에 LED들을 마운팅하는 프로세스의 간략화된 단면도들이다.
도 7a 내지 도 7d는 패터닝된 언더필 층을 갖는 웨이퍼 레벨 LED들이 서브마운트에 마운팅되는 다른 실시예를 예시한다.
도 8a 내지 도 8g는 언더필이 퇴적된 서브마운트에 개별 LED 다이들이 마운팅되는 다른 실시예를 예시한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 GaN LED들을 서브마운트에 마운팅하고 성장 기판을 제거하는 프로세스의 간략화된 단면도들이다.
도 2a는 그 위에 얇은 GaN LED 층들(104)이 형성된, 예를 들면, 사파이어일 수 있는, 성장 기판(102)을 포함하는 웨이퍼 레벨 LED 구조(100)의 일부를 예시한다. GaN LED 층들(104)은, 예를 들면, 본 명세서에 참고로 통합되는, 미국 공개 번호 2007/0096130에서 설명된 바와 같이, 전통적으로 사파이어 기판 상에 성장될 수 있다. 도 3은 그 위에 전통적인 기법들을 이용하여 n-타입 GaN 층(104n)이 성장되어 있는 사파이어 기판(102)을 포함하는 웨이퍼 구조(100)의 일부를 예시한다. GaN 층(104n)은 클래드 층을 포함하는 다수의 층들일 수 있다. GaN 층(104n)은 Al, In, 및 n-타입 도펀트를 포함할 수 있다. 그 후 GaN 층(104n) 위에 활성 층(104a)이 성장된다. 활성 층(104n)은 전형적으로 다수의 GaN-기반 층들일 수 있고 그의 조성(예를 들면, InxAlyGa1-x-yN)은 광 방출의 원하는 파장 및 기타 요인들에 좌우될 수 있다. 활성 층(104a)은 전통적인 것일 수 있다. 그 후 활성 층(104a) 위에 p-타입 GaN 층(104p)이 성장된다. GaN 층(104p)은 클래드 층을 포함하는 다수의 층들일 수 있고 또한 전통적인 것일 수 있다. GaN 층(104p)은 Al, In, 및 P-타입 도펀트를 포함할 수 있다. 도 3의 LED 구조는 이중 헤테로 구조(double heterostructure)로 불린다.
일 실시예에서, 성장 기판은 약 90 미크론 두께이고, GaN 층들(104)은 대략 4 미크론의 결합된 두께를 갖는다.
이 예에서는 사파이어 성장 기판을 갖는 GaN 기반 LED가 사용되지만, (InAlGaN LED를 형성하기 위해 이용되는) SiC 및 (AlInGaP LED를 형성하기 위해 이용되는) GaAs와 같은 다른 기판들을 이용한 다른 유형의 LED들도 본 발명으로부터 이익을 얻을 수 있다.
금속 본딩 층들이 웨이퍼 위에 형성되어 본 명세서에서 콘택트들(108)로 불리는 n-콘택트들(108n) 및 p-콘택트들(108p)을 형성한다. 콘택트들(108)은 금속 콘택트들이 요망되지 않는 위치들에 마스킹 층을 형성하고, 그 후 전체 웨이퍼 위에 금속 콘택트 층을 증착하고, 그 후 마스킹 층을 벗겨 그 위에 증착된 금속을 리프트 오프(lift off)하는 것에 의해 패터닝될 수 있다. 금속 층들은 또한 유사하게 적층된 블랭킷(blanket) 금속 층들을 증착하고 그 후 마스킹 스킴(masking scheme)을 이용하여 그것들을 선택적으로 에치백하는 것에 의해 네거티브로 패터닝될 수도 있다. 콘택트들은 TiAu, Au, Cu, Al, Ni 또는 다른 연성의(ductile) 재료, 또는 그러한 층들의 조합과 같은, 하나 이상의 금속으로부터 형성될 수 있다. 그 후 콘택트들(108) 위에, 예를 들면, 금일 수 있는, 스터드 범프들(110)이 형성된다. 스터드 범프들(110)은 일반적으로 콘택트(108) 상의 다양한 지점들에 배치된 구형 골드 볼들(spherical gold balls)이다. 스터드 범프들(110)은 LED에 대한 콘택트들의 일부로서 기능하고 LED를 서브마운트에 본딩하기 위해 이용된다. 원한다면, 스터드 범프들(110) 대신에 플레이트들과 같은 다른 유형의 본딩 재료 또는 구조들이 이용될 수 있다.
도 2에 예시된 바와 같이, 그 후 GaN 층들(104), 콘택트들(108) 및 범프들(110) 위에 언더필(120)이 퇴적된다. 언더필(120)은 LED들을 서브마운트에 본딩하기 전에 도포되기 때문에, 전통적인 언더필의 경우에 요구되는 흐름 특성에 좌우되지 않고 언더필(120)을 위하여 임의의 적합한 재료가 이용될 수 있다. 예를 들면, 높은 유리 전이 온도를 갖는, 폴리머 폴리이미드 기반 재료들이 언더필 층(120)으로서 이용될 수 있다. 폴리이미드 재료를 사용할 경우, 금속의 증착에 도움이 되도록 점도를 400-1000Pa*s로 조절하기 위해 용제(solvent)가 이용될 수 있다. CTE(열팽창계수)를 부합시키기 위하여, 예를 들면, 50% 내지 90%의 양으로, 폴리이미드 재료에 작은 입자 SiO2와 같은 필러 분말이 추가될 수 있다. 증착 동안에, LED들 및 폴리이미드 재료는 유리 전이 온도 아래로 가열될 수 있고, 그 후 냉각되어 경화하도록 방치된다. 그러한 재료들은 디바이스가 얇은 LED들의 변형 없이 고온/고전류 조건에 견디는 데 도움을 줄 것이다. 언더필 재료는 제1 단계 경화에 대한 책임이 있는 언더필 재료 내의 첨가물들, 예를 들면, 에폭시 첨가물들의 교차 결합을 위해 저온 경화를 이용하는, 2-단계 경화된 재료(bi-stage cured material)일 수 있다. 언더필 재료는 LED 및 지지 웨이퍼 표면들 양쪽 모두에 부착하기 위하여 B-단계 경화 특성들을 가져야 한다.
도 4a 및 도 4b는 웨이퍼(100)의 일부 위에 언더필(120)을 퇴적하는 것을 예시한다. 도 4a에 도시된 바와 같이, 언더필(120)은 GaN 층들(104)의 표면 위에 블랭킷 퇴적(blanket deposit)될 수 있다. 일 실시예에서, 언더필(120)은, LED 다이들이 분리되어야 할 영역과 같은 영역들(122)에는 언더필(120)이 없도록, 예를 들면, 스텐실 프린팅(stencil printing) 또는 메시 스크린-프린팅(mesh screen-printing)을 이용하여 패터닝된다. 예를 들면, 재료는, 예를 들면, 스텐실 프린팅 기법을 이용하여, 점성이 있는 페이스트의 형태로 퇴적될 수 있다. 언더필이 요망되지 않는 영역들, 예를 들면, 와이어 본딩이 있는 LED들 주위의 영역들은 마스크에 의해 보호된다. 마스크 내의 구멍들은 언더필 재료가 원하는 영역들에 퇴적되게 한다. 예를 들면, 스크린 프린팅에 의한, 퇴적 후에, 언더필 층은 연마될 만큼 충분히 단단해질 때까지 저온에서, 예를 들면, 120℃-130℃에서 경화된다. 도 4b에 도시된 바와 같이, 언더필(120)은 그 후 금속 접속, 즉, 범프들(110)이 노출될 때까지 연마된다. 일 실시예에서, 언더필(120)은 30㎛의 최종 두께를 갖는다.
언더필(120)은 유리하게는 GaN 층들(104)에 대한 지지 층으로서 기능하고, 따라서, 성장 기판(102)은, 도 2c에 예시된 바와 같이, 제거될 수 있다. 기판(102)은, 예를 들면, 투명한 사파이어 기판(102)을 통하여 투과되고 n-GaN 층(104n)의 상부 층을 증발시키는 엑시머 레이저를 이용한 레이저 리프트-오프에 의해 제거될 수 있다. 기판(102)의 제거는 기판/n-GaN 층(104n) 계면에서 엄청난 압력을 생성한다. 그 압력은 강제로 기판(102)을 n-GaN 층(104n)에서 떨어지게 하여, 기판(102)이 제거된다. 언더필(120)에 의해 제공되는 지지는 기판 리프트-오프 동안의 높은 압력이 부서지기 쉬운 LED 층들(104)을 파손시키는 것을 방지한다. 또한, 원한다면, (도 3에 도시된) 노출된 n 층(104n)은 광 추출을 증가시키기 위해, 예를 들면, 광전기 화학적 에칭(photo-electro-chemical etching)을 이용하여, 또는 소규모 임프린팅 또는 그라인딩에 의해 러프닝(roughening)될 수 있다. 대안적으로, 러프닝은 증가된 광 추출 및 방사 패턴의 개선된 제어를 위해 기판 상에 프리즘들 또는 다른 광학 엘리먼트들을 형성하는 것을 포함할 수 있다.
기판이 제거된 후에, 언더필(120)을 갖는 GaN 층들(104)은 스크라이빙(scribing)되고 개별 LED 엘리먼트들로 분리된다. 스크라이빙 및 분리는, 예를 들면, 언더필(120) 내의 영역들(122)을 가이드로서 이용하는 톱(saw)을 이용하여 달성될 수 있다. 대안적으로, 레이저 스크라이브 프로세스가 이용될 수 있다. 분리 전에, LED들의 웨이퍼는 신장 가능한(stretchable) 플라스틱 시트에 부착되고, 웨이퍼가 스크라이브 라인들을 따라서 쪼개진 후에, 다이들이 신장 가능한 시트에 부착된 상태로 있는 동안에 시트는 신장되어 다이들을 분리시킨다. 그 후 자동 픽 앤 플레이스(pick and place) 디바이스가 시트로부터 각 다이(125)를 제거하고, 다이(125)를 도 2d에 예시된 바와 같이 서브마운트(130)에 마운팅한다. LED 다이들(125) 상의 본딩 금속, 즉, 범프들(110)은, 예를 들면, 금 또는 다른 적절한 재료일 수 있는, 서브마운트(130) 상의 대응하는 본딩 금속 패턴들(132)에 직접 초음파로 또는 열음파로(thermosonically) 용접된다. 서브마운트(130)는 실리콘 또는 세라믹 절연체로 형성될 수 있다. 서브마운트(130)가 실리콘이면, 산화물 층이 서브마운트 상의 금속 패턴을 실리콘으로부터 절연시키고, 또는 방전 보호를 위한 제너 다이오드와 같은 추가된 기능을 위해 상이한 이온 주입 스킴들이 실현될 수 있다. 서브마운트가 실리콘 대신 세라믹이라면, 금속 패턴들은 세라믹 표면들 상에 직접 형성될 수 있다.
다이들(125)에 하향 압력을 가하기 위해 초음파 변환기(열음파 금속간 상호 확산(metal-to-metal interdiffusion) 프로세스)가 이용될 수 있고 서브마운트(130)에 관하여 다이들(125)을 빠르게 진동시킴으로써 대향하는 본딩 금속들로부터의 원자들이 병합하여 다이(125)와 서브마운트(130) 사이에 전기 및 기계적인 접속을 생성하게 한다. 납땝 층(soldering layer)을 이용하는 것과 같은, LED 다이와 서브마운트 간의 상호 접속을 위한 다른 방법들이 이용될 수도 있다. 예를 들면, Au-Au 상호 접속에 의한, 다이 부착 프로세스 동안에, 기판 온도는 유리 전이 온도 Tg보다 위에 유지되고(예를 들면, 40-50℃), 이것은 언더필 재료가 연화되어 LED들에 따르고 보이드들의 형성을 방지하도록 탄성 단계(elastic stage)에 있게 한다. 그 후, 언더필 층은 단단해지기 위하여 대략 유리 전이 온도, 예를 들면, 200℃에서, 1-2 시간 동안 경화하도록 방치된다. 그 후 서브마운트(130)는 도 2e에 예시된 바와 같이 LED들(140)을 형성하도록 스크라이빙되어 싱귤레이팅될 수 있다.
다른 실시예에서, 성장 기판(102)은, 도 5a, 5b, 및 5c에 예시된 바와 같이, 웨이퍼가 개별 다이들로 분리되어 서브마운트(130)에 마운팅된 후까지 제거되지 않는다. 도 5a에 예시된 바와 같이, LED GaN 층들(104)을 갖는 사파이어 기판(102)은 스크라이빙되어 개별 다이들(150)로 분리된다. 스크라이빙 및 분리는, 예를 들면, 언더필(120) 내의 영역들(122)을 가이드로서 이용하여 사파이어 기판(102)을 잘라내는 톱을 이용하여 달성될 수 있다. 개별 다이들(150)은 그 후 전술한 바와 같이 서브마운트(130)에 마운팅된다. 일단 다이들(150)이 서브마운트(130)에 마운팅되면, 사파이어 기판(102)은 위에 설명되고 도 5b에 예시된 바와 같이 리프트-오프된다. 그 후 서브마운트(130)는 도 5C에 예시된 바와 같이 LED들(140)을 형성하도록 싱귤레이팅된다.
다른 실시예에서, 언더필은 GaN 층들 대신에 서브마운트에 퇴적될 수 있다. 도 6a 내지 도 6e는 언더필 코팅을 갖는 서브마운트에 GaN LED들을 마운팅하는 프로세스의 간략화된 단면도들이다.
도 6a는 범프들(206)을 갖는 본딩 금속 패턴들(204)을 갖는 서브마운트(202)의 일부를 예시한다. 예로서, Au 본딩 금속 패턴들(204) 및 Au 범프들(206)을 갖는 실리콘 서브마운트(202)가 이용될 수 있다. 대안적으로, 원한다면 다른 재료들이 이용될 수 있다. 서브마운트(202), 본딩 금속 패턴들(204) 및 범프들(206) 위에 언더필 층(210)이 퇴적된다. 전술한 바와 같이, 언더필 층(210)은, LED 다이들이 분리되어야 할 영역과 같은 영역들에는 언더필 재료가 없도록, 예를 들면, 스텐실 프린팅 또는 메시 스크린-프린팅을 이용하여 패터닝될 수 있다. 언더필(210)은 LED들을 서브마운트에 본딩하기 전에 도포되기 때문에, 전통적인 언더필의 경우에 요구되는 흐름 특성에 좌우되지 않고 언더필(210)을 위하여 임의의 적합한 재료가 이용될 수 있다. 예를 들면, 높은 유리 전이 온도를 갖는, 폴리머 폴리이미드 기반 재료들이 언더필 층(210)으로서 이용될 수 있다. 그러한 재료들은 디바이스가 얇은 LED들의 변형 없이 고온/고전류 조건에 견디는 데 도움을 줄 것이다. 언더필 재료는 LED 및 지지 웨이퍼 표면들 양쪽 모두에 부착하기 위하여 B-단계 경화 특성들을 가져야 한다. 또한, 원한다면 무기 유전체 재료가 이용될 수 있다. 도 6b에 예시된 바와 같이, 언더필 층(210)은 금속 접속, 즉, 범프들(206)이 노출될 때까지 연마된다.
LED GaN 층들(232) 및 콘택트들(234)을 갖는 성장 기판(230)은 개별 LED 다이들(235)로 분리되고, 그것들은 그 후 도 6c에 예시된 바와 같이 언더필 층(210)을 갖는 서브마운트(202)에 마운팅된다. LED 다이들(234) 상의 콘택트들은 전술한 바와 같이 서브마운트(130) 상의 대응하는 본딩 범프들(206)에 직접 초음파로 또는 열음파로 용접된다. 일단 마운팅되면, 성장 기판(230)은, 예를 들면, 레이저 리프트-오프 프로세스를 이용하여 제거되어, 도 6d에 예시된 구조로 된다. 서브마운트(202)는 그 후 도 6e에 예시된 바와 같이 LED들(240)을 형성하도록 싱귤레이팅된다.
도 7a 내지 도 7d는 다른 실시예에 따른 서브마운트에 마운팅되는 패터닝된 언더필 층을 갖는 웨이퍼 레벨 LED들을 예시한다.
도 7a는 패터닝된 언더필 층(310)을 갖는 웨이퍼 레벨 LED들(300)의 부분들의 간략화된 단면도이고 도 7b는 도 7a에 도시된 라인 AA를 따르는 웨이퍼 레벨 LED들(300)의 바닥 표면의 평면도이다. 웨이퍼 레벨 LED들(300)은 LED 층들(304) 및 콘택트들(306)과 함께 성장 기판(302)을 포함한다. 언더필 층(310)은, LED 층들(304)의 바닥 표면 상의 콘택트들(306)을 노출하는 패턴을 형성하도록, 예를 들면, 스텐실 프린팅 또는 메시 스크린-프린팅을 이용하여 퇴적되고 경화된다. 언더필 패턴은, LED들이 부착될 영역들만이 노출되도록 도 7c에서 볼 수 있는 바와 같이, 서브마운트(320) 상에 존재하는 콘택트들(322)의 패턴과 부합한다.
도 7c 및 도 7d에 예시된 바와 같이, 웨이퍼 레벨 LED들(300)은 콘택트들(322)을 갖는 서브마운트(320)에 웨이퍼 레벨에서 마운팅된다. 웨이퍼 레벨 LED들(300)은 전술한 바와 같이 LED 층들(304) 상의 콘택트들(306)을 서브마운트(320) 상의 콘택트들(322)과 본딩하도록, 예를 들면, 초음파로 또는 열음파로, 서브마운트(320)에 마운팅된다. 그 후 성장 기판(302)은, 예를 들면, 레이저 리프트-오프 프로세스를 이용하여 리프트-오프될 수 있고, LED들은 개별 다이들로 싱귤레이팅될 수 있다.
도 8a 내지 도 8g는 언더필 층이 퇴적된 서브마운트에 개별 LED 다이들이 마운팅되는 다른 실시예를 예시한다. 도 8a는 콘택트들(404)을 갖는 서브마운트(402)의 부분들의 간략화된 단면도이다. 도 8b는 도 8a에 도시된 라인 BB를 따르는 서브마운트(402)의 상부 표면의 평면도이다. 도 8c에 예시된 바와 같이, 언더필 층(410)은 서브마운트(402) 위에 퇴적되고 특히 콘택트들(404)을 피복하도록 패터닝된다. 일단 언더필 층(410)이 경화되면, 언더필 층(410)은, 도 8d 및 서브마운트(402)의 다른 평면도를 예시하는 도 8e에 예시된 바와 같이, 콘택트들(404)을 노출하도록 연마된다.
성장 기판(422), LED 층들(424) 및 LED 층들(424)의 바닥 표면들 상의 콘택트들(426)을 각각 포함하는 LED 다이들(420)은 그 후 도 8f에 예시된 바와 같이 서브마운트(402)에 개별적으로 마운팅된다. 일단 마운팅되면, 성장 기판(422)은, 도 8g에 예시된 바와 같이, 리프트 오프될 수 있고, 서브마운트(402)는 전술한 바와 같이 개별 LED 엘리먼트들을 형성하도록 싱귤레이팅될 수 있다.
본 발명은 교육 목적으로 특정 실시예들과 관련하여 예시되었지만, 본 발명은 그것에 제한되지 않는다. 본 발명의 범위에서 벗어나지 않고 다양한 개조들 및 변경들이 이루어질 수 있다. 그러므로, 첨부된 청구항들의 정신 및 범위는 전술한 설명에 제한되지 않아야 한다.

Claims (15)

  1. 발광 다이오드(LED) 구조를 제조하는 방법으로서,
    성장 기판 위에 n-타입 층, 활성 층, 및 p-타입 층을 포함하는 LED 층들을 형성하는 단계;
    상기 LED 층들의 바닥 표면 상에 금속 콘택트들을 형성하는 단계 - 상기 LED 층들의 바닥 표면은 상기 성장 기판 표면의 반대편 표면임 - ;
    상부 표면 상에 금속 콘택트들을 갖는 서브마운트를 제공하는 단계;
    상기 LED 층들의 상기 바닥 표면 상에 언더필 층을 퇴적하는 단계;
    언더필 층을 퇴적한 후, 상기 LED 층들로부터 상기 성장 기판을 제거하는 단계; 및
    상기 성장 기판을 제거한 후, 상기 LED 층들의 상기 바닥 표면 상의 상기 금속 콘택트들이 상기 서브마운트의 상기 상부 표면 상의 상기 금속 콘택트들과 접촉하고 상기 언더필 층이 상기 LED 층들의 상기 바닥 표면과 상기 서브마운트의 상기 상부 표면 사이에 있도록 상기 LED 층들을 상기 서브마운트에 마운팅하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 LED 층들을 상기 서브마운트에 마운팅하기 전에 상기 LED 층들을 개별 다이들로 분리하는 단계를 더 포함하는 방법.
  3. 제1항에 있어서, 복수의 개별 엘리먼트들을 형성하도록 상기 서브마운트에 마운팅된 상기 LED 층들을 싱귤레이팅(singulating)하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서, 상기 LED 층들의 상기 바닥 표면 상에 언더필 층을 퇴적하는 단계는 상기 LED 층들의 상기 바닥 표면 상의 상기 금속 콘택트들 위에 상기 언더필 층을 퇴적하는 단계 및 상기 LED 층들의 상기 바닥 표면 상의 상기 금속 콘택트들의 적어도 일부가 노출될 때까지 상기 언더필 층을 연마하는 단계를 포함하는 방법.
  5. 제1항에 있어서, 상기 언더필 층은 폴리이미드 기반 재료를 포함하는 방법.
  6. 발광 다이오드(LED) 구조를 제조하는 방법으로서,
    성장 기판 위에 n-타입 층, 활성 층, 및 p-타입 층을 포함하는 LED 층들을 형성하는 단계;
    상기 LED 층들의 바닥 표면 상에 금속 콘택트들을 형성하는 단계 - 상기 LED 층들의 바닥 표면은 상기 성장 기판 표면의 반대편 표면임 - ;
    상부 표면 상에 금속 콘택트들을 갖는 서브마운트를 제공하는 단계;
    상기 LED 층들의 상기 바닥 표면 및 상기 서브마운트의 상기 상부 표면 중 적어도 하나의 표면 상에 패터닝된 언더필 층을 퇴적하는 단계 - 상기 언더필 층은 상기 언더필 층을 패터닝하기 위해 스텐실 프린팅(stencil printing) 및 메시 스크린 프린팅(mesh screen printing) 중 하나를 이용하여 퇴적됨 - ;
    상기 패터닝된 언더필 층을 퇴적한 후, 상기 LED 층들의 상기 바닥 표면 상의 상기 금속 콘택트들이 상기 서브마운트의 상기 상부 표면 상의 상기 금속 콘택트들과 접촉하고 상기 언더필 층이 상기 LED 층들의 상기 바닥 표면과 상기 서브마운트의 상기 상부 표면 사이에 있도록 상기 LED 층들을 상기 서브마운트에 마운팅하는 단계; 및
    상기 LED 층들을 상기 서브마운트에 마운팅하기 전에 상기 성장 기판을 제거하는 단계
    를 포함하는 방법.
  7. 삭제
  8. 제6항에 있어서, 상기 언더필 층은 폴리이미드 기반 재료를 포함하는 방법.
  9. 발광 다이오드(LED) 구조를 제조하는 방법으로서,
    성장 기판 위에 n-타입 층, 활성 층, 및 p-타입 층을 포함하는 LED 층들을 형성하는 단계;
    상기 LED 층들의 바닥 표면 상에 금속 콘택트들을 형성하는 단계 - 상기 LED 층들의 바닥 표면은 상기 성장 기판 표면의 반대편 표면임 - ;
    상부 표면 상에 금속 콘택트들을 갖는 서브마운트를 제공하는 단계;
    상기 LED 층들의 상기 바닥 표면 및 상기 서브마운트의 상기 상부 표면 중 적어도 하나의 표면 위에 언더필 층을 퇴적하는 단계 - 상기 언더필 층은 상기 LED 층들의 상기 바닥 표면 및 상기 서브마운트의 상기 상부 표면 중 상기 적어도 하나의 표면과 관련된 상기 금속 콘택트들을 피복함 -;
    상기 피복된 금속 콘택트들의 적어도 일부가 노출될 때까지 상기 언더필 층을 연마하는 단계; 및
    상기 LED 층들의 상기 바닥 표면 상의 상기 금속 콘택트들이 상기 서브마운트의 상기 상부 표면 상의 상기 금속 콘택트들과 접촉하고 상기 언더필 층이 상기 LED 층들의 상기 바닥 표면과 상기 서브마운트의 상기 상부 표면 사이에 있도록 상기 LED 층들을 상기 서브마운트에 마운팅하는 단계; 및
    상기 LED 층들을 상기 서브마운트에 마운팅하기 전에 상기 성장 기판을 제거하는 단계
    를 포함하는 방법.
  10. 삭제
  11. 제9항에 있어서, 상기 LED 층들을 상기 서브마운트에 마운팅하기 전에 상기 LED 층들을 개별 다이들로 분리하는 단계를 더 포함하는 방법.
  12. 제9항에 있어서, 복수의 개별 엘리먼트들을 형성하도록 상기 서브마운트에 마운팅된 상기 LED 층들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  13. 제9항에 있어서, 상기 LED 층들의 상기 바닥 표면 상에 언더필 층을 퇴적하는 단계는 상기 LED 층들의 상기 바닥 표면 상의 상기 언더필 층을 패터닝하는 단계를 포함하는 방법.
  14. 제13항에 있어서, 상기 언더필 층은 상기 언더필 층을 패터닝하기 위해 스텐실 프린팅 및 메시 스크린 프린팅 중 하나를 이용하여 퇴적되는 방법.
  15. 삭제
KR1020107002836A 2007-07-09 2008-07-03 Ｌｅｄ 형성 동안의 기판 제거 KR101535168B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/775,059 2007-07-09
US11/775,059 US7867793B2 (en) 2007-07-09 2007-07-09 Substrate removal during LED formation
PCT/IB2008/052681 WO2009007886A1 (en) 2007-07-09 2008-07-03 Substrate removal during led formation

Publications (2)

Publication Number Publication Date
KR20100047255A KR20100047255A (ko) 2010-05-07
KR101535168B1 true KR101535168B1 (ko) 2015-07-09

Family

ID=39952224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002836A KR101535168B1 (ko) 2007-07-09 2008-07-03 Ｌｅｄ 형성 동안의 기판 제거

Country Status (9)

Country Link
US (1) US7867793B2 (ko)
EP (1) EP2168178B1 (ko)
JP (1) JP5654344B2 (ko)
KR (1) KR101535168B1 (ko)
CN (1) CN101743648B (ko)
BR (1) BRPI0814501B1 (ko)
RU (1) RU2466480C2 (ko)
TW (1) TWI467796B (ko)
WO (1) WO2009007886A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US20090230409A1 (en) 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
JP2012094716A (ja) * 2010-10-27 2012-05-17 Asahi Kasei E-Materials Corp 接続構造体及びその製造方法
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR102031654B1 (ko) * 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
TW201403892A (zh) * 2012-07-10 2014-01-16 Lextar Electronics Corp 發光二極體的基板及使用該基板的固晶方法
JP6089507B2 (ja) * 2012-08-31 2017-03-08 日亜化学工業株式会社 発光装置およびその製造方法
JP2014179569A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
JP6519127B2 (ja) * 2014-09-19 2019-05-29 日亜化学工業株式会社 発光装置の製造方法
CN105489746B (zh) * 2014-09-19 2018-02-23 展晶科技(深圳)有限公司 发光芯片模组、发光二极管以及发光芯片模组的制造方法
CN106159058A (zh) * 2015-04-09 2016-11-23 江西省晶瑞光电有限公司 一种led封装结构及其制作方法
CN105244423B (zh) * 2015-10-30 2018-11-20 漳州立达信光电子科技有限公司 无衬底led芯片的封装方法及无衬底led芯片
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10461068B2 (en) * 2017-03-15 2019-10-29 The United States Of America As Represented By The Secretary Of The Air Force Highly integrated RF power and power conversion based on Ga2O3 technology
CN109496351B (zh) * 2017-06-09 2022-09-09 歌尔股份有限公司 微发光二极管阵列转移方法、制造方法以及显示装置
US10490428B2 (en) * 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10964867B2 (en) 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
JP7257187B2 (ja) * 2019-03-05 2023-04-13 東レエンジニアリング株式会社 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11557692B2 (en) * 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN115528161A (zh) * 2022-10-26 2022-12-27 上海天马微电子有限公司 显示面板的制作方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 発光装置とその形成方法
JP2005109434A (ja) * 2003-09-11 2005-04-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2006344971A (ja) * 2005-06-09 2006-12-21 Philips Lumileds Lightng Co Llc 半導体発光素子の成長基板を除去する方法
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
EP1327264A1 (en) * 2000-10-17 2003-07-16 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding
JP2002271014A (ja) 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
RU2200358C1 (ru) * 2001-06-05 2003-03-10 Хан Владимир Александрович Полупроводниковый излучающий диод
TW504811B (en) * 2001-10-12 2002-10-01 Advanced Semiconductor Eng Flip-chip packaging structure and the forming method
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
KR100520080B1 (ko) * 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
US7019330B2 (en) * 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
US20050161779A1 (en) * 2004-01-26 2005-07-28 Hui Peng Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same
US6943061B1 (en) * 2004-04-12 2005-09-13 Ns Electronics Bangkok (1993) Ltd. Method of fabricating semiconductor chip package using screen printing of epoxy on wafer
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP2009500872A (ja) 2005-07-11 2009-01-08 ルミネイション リミテッド ライアビリティ カンパニー 光抽出が改善したレーザリフトオフｌｅｄ
US8174025B2 (en) 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (ja) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd 発光装置とその形成方法
JP2005109434A (ja) * 2003-09-11 2005-04-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2006344971A (ja) * 2005-06-09 2006-12-21 Philips Lumileds Lightng Co Llc 半導体発光素子の成長基板を除去する方法

Also Published As

Publication number Publication date
WO2009007886A1 (en) 2009-01-15
JP2010533374A (ja) 2010-10-21
EP2168178B1 (en) 2019-03-20
RU2466480C2 (ru) 2012-11-10
BRPI0814501A2 (pt) 2015-02-03
RU2010104249A (ru) 2011-08-20
TWI467796B (zh) 2015-01-01
US7867793B2 (en) 2011-01-11
KR20100047255A (ko) 2010-05-07
TW200924237A (en) 2009-06-01
CN101743648A (zh) 2010-06-16
JP5654344B2 (ja) 2015-01-14
US20090017566A1 (en) 2009-01-15
EP2168178A1 (en) 2010-03-31
BRPI0814501B1 (pt) 2018-12-11
CN101743648B (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
KR101535168B1 (ko) Ｌｅｄ 형성 동안의 기판 제거
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
TWI437724B (zh) 基板剝離之強健發光二極體結構
JP4925726B2 (ja) 発光ダイオードの製造方法
KR101852907B1 (ko) 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법
TWI569469B (zh) 用於覆晶發光二極體之ｐ－ｎ分離金屬填充
US7989824B2 (en) Method of forming a dielectric layer on a semiconductor light emitting device
JP2007081417A (ja) 半導体発光デバイスの相互接続
EP2831930B1 (en) Sealed semiconductor light emitting device and method of forming thereof
US7732231B1 (en) Method of forming a dielectric layer on a semiconductor light emitting device
CN111509116A (zh) 具有厚金属层的半导体发光器件
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理
KR20150118617A (ko) 반도체 광소자용 지지 기판 및 이를 이용하는 반도체 광소자를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5