CN101743648B - Led形成期间的衬底移除 - Google Patents

Led形成期间的衬底移除 Download PDF

Info

Publication number
CN101743648B
CN101743648B CN2008800241373A CN200880024137A CN101743648B CN 101743648 B CN101743648 B CN 101743648B CN 2008800241373 A CN2008800241373 A CN 2008800241373A CN 200880024137 A CN200880024137 A CN 200880024137A CN 101743648 B CN101743648 B CN 101743648B
Authority
CN
China
Prior art keywords
layer
led
submount
end packing
led layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800241373A
Other languages
English (en)
Other versions
CN101743648A (zh
Inventor
G·巴辛
R·S·韦斯特
P·S·马丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Lumileds LLC
Original Assignee
Koninklijke Philips Electronics NV
Philips Lumileds Lighing Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Lumileds Lighing Co LLC filed Critical Koninklijke Philips Electronics NV
Publication of CN101743648A publication Critical patent/CN101743648A/zh
Application granted granted Critical
Publication of CN101743648B publication Critical patent/CN101743648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

使用在安装发光二极管(LED)到次载具之前沉积在LED或次载具上的底填料层来制造LED。在安装LED到次载具之前沉积底填料层，这提供更均匀和无空隙的支撑，且增加了底填充材料选择以允许改善热特性。底填料层可以在安装LED到次载具之前在移除生长衬底期间用作薄且易碎的LED层的支撑。另外，底填料层可以被构图和/或往回抛光，使得仅LED和/或次载具的接触区域露出。底填料层中的图案还可以用作引导以帮助装置的分割。

Description

LED形成期间的衬底移除
技术领域
本发明涉及发光二极管的制造。
背景技术
半导体发光二极管(LED)是当前可用的最有效的光源之一。当前在能够跨越可见光谱工作的高亮度发光装置的制作中感兴趣的材料体系包括III-V族半导体；例如镓、铝、铟、氮、磷和砷的二元、三元和四元合金。III-V族装置发射跨越可见光谱的光。GaAs和GaP基装置经常用于以诸如黄色至红色的较长波长发射光，而III族氮化物装置经常用于以诸如近紫外至绿色的较短波长发射光。
由于蓝宝石的晶体结构类似于氮化镓的晶体结构，氮化镓LED典型地使用透明蓝宝石生长衬底。
一些GaN LED形成为倒装芯片，两个电极位于同一表面上，其中LED电极不使用引线结合而结合到次载具(submount)上的电极。次载具提供LED和外部电源之间的接口。结合到LED电极的次载具上的电极可以延伸出LED或延伸到次载具的相反侧以用于引线结合或表面贴装到电路板。
图1A-1D是安装GaN LED 10到次载具12且移除蓝宝石生长衬底24的处理的简化剖面图。次载具12可以由硅形成或可以是陶瓷绝缘体。如果次载具12是硅，则氧化层可以将次载具表面上的金属图案与硅绝缘，或者可以实现不同方案的离子注入以用于诸如静电放电保护的附加功能。
在图1A中可以看出，很多LED管芯10形成有薄GaN LED层18，该薄GaN LED层18形成在蓝宝石生长衬底24上。在GaN层18中形成与n型和p型层电接触的电极16。金钉头凸点(stud bumps)20布置在LED 10上的电极16之上或备选地布置在次载具12上的金属焊盘14之上。金钉头凸点20一般是布置在LED电极16和次载具金属焊盘14之间的各个点处的球状金球。LED层18和电极16均形成在同一蓝宝石衬底24上，该蓝宝石衬底24然后被划片以形成单独LED管芯10。
如图1B所示，将LED 10结合到衬底12，其中次载具12上的金属焊盘14电结合到GaN层18上的金属电极16。向LED结构施加压力，同时超声波换能器相对于次载具快速振动LED结构以在界面处产生热。这导致金钉头凸点的表面以原子级互扩散到LED电极和次载具电极内，以产生永久电连接。其他类型的结合方法包括锡焊、应用导电胶以及其他方法。
在LED层18和次载具12的表面之间存在很大的空隙，该空隙填充有环氧树脂以提供机械支撑且密封该区域，如图1C所示。所得的环氧树脂被称为底填料22。底填充是十分耗时的，因为每个LED管芯10必须被单独底填充，且需要注入精确数量的底填充材料。底填充材料必须是足够低的粘度，使得它可以在LED管芯10下流动而不捕获任何将导致不良支撑区域的气泡，其中该LED管芯10可包括电极的复杂几何图形，如区域22a所示。然而，底填充材料不应以不受控方式扩散到不希望的表面，诸如在22b处所示的LED装置的顶面或者随后必须应用引线结合的次载具上的焊盘。
蓝宝石衬底24在LED管芯10结合到次载具12之后移除，且次载具12被分离成单独元件以形成如图1D所示的LED结构。因为LED层18极薄且易碎，底填料起到提供必要机械支撑以防止移除支撑衬底24时脆弱的LED层破碎的附加目的。由于金钉头凸点20给定的有限形状且它们彼此远离，金钉头凸点20本身不提供足够的支撑来防止LED层的破碎。常用的底填充材料典型地由有机物质组成且拥有与金属和半导体材料极其不同的热膨胀属性。这种不合逻辑的膨胀性能在大功率LED应用常见的高操作温度尤其严重，其中底填充材料接近其玻璃转化点且性能开始象弹性物质。这种热膨胀性能失配的净效果是在LED装置上引入应力，这样限制或减小了LED装置在大功率条件下的操作性。最后，底填充材料具有低热传导属性，这导致半导体装置的不必要的高温操作。
需要在衬底去除处理中用于机械支撑薄LED层的技术，其提供更加均匀和无空隙的支撑；为支撑提供更密切匹配的热膨胀性能；为支撑提供不受有机材料的玻璃转化点限制的高温操作性；以及为支撑提供用于良好热沉的改善的热传导。
发明内容
使用在安装LED到次载具之前沉积在LED或次载具上的底填料层来制造发光二极管(LED)。在安装LED到次载具之前沉积底填料层提供更均匀和无空隙的支撑，且增加了允许改善热特性的底填充材料选择。在一个实施例中，底填料层可以沉积在LED上且用于在移除生长衬底期间支撑薄且易碎的LED层。生长衬底然后可以在安装LED到次载具之前在晶片级移除。在其他实施例中，底填料层可以被构图和/或往回抛光，使得仅LED和/或次载具的接触区域露出。LED和次载具然后可以使用其间的底填料层来结合。经构图的底填料层还可以用作引导以帮助装置的分割(singulating)。
附图说明
图1A-1D是安装LED到次载具且随后注入底填料和移除蓝宝石生长衬底的处理的简化剖面图。
图2A-2E是根据本发明的一个实施例在晶片级从LED移除生长衬底且安装LED到次载具的处理的简化剖面图。
图3说明包括蓝宝石生长衬底和GaN层的LED结构的一部分。
图4A和4B说明在晶片级在LED的一部分之上沉积底填充材料。
图5A-5C是安装LED到次载具且在LED安装到次载具之后移除生长衬底的简化剖面图。
图6A-6E是安装LED到具有底填料涂层的次载具的处理的简化剖面图。
图7A-7D说明另一实施例，其中具有被构图的底填料层的晶片级LED被安装到次载具。
图8A-8G说明另一实施例，其中单独LED管芯被安装到其上已经沉积了底填料层的次载具。
具体实施方式
图2A-2E是根据本发明的一个实施例安装GaN LED到次载具且移除生长衬底的处理的简化剖面图。
图2A说明包括生长衬底102的晶片级LED结构100的一部分，该生长衬底102可以是例如蓝宝石，其上已经形成有薄GaN LED层104。例如，如通过引用结合于此的美国专利公报No.2007/0096130中所述，GaN LED层104常规地可以生长在蓝宝石衬底上。图3说明包括蓝宝石衬底102的晶片结构100的一部分，该蓝宝石衬底上使用常规技术生长有n型GaN层104n。GaN层104n可以是包括覆层的多层。GaN层104n可以包括Al、In和n型掺杂剂。有源层104a然后生长在GaN层104n上。有源层104n将典型地是多个GaN基层，且其组分(例如InxAlyGa1-x-yN)依赖于所需的光发射波长和其他因素。有源层104a可以是常规的。p型GaN层104p然后生长在有源层104a上。GaN层104p可以是包括覆层的多层且也可以是常规的。GaN层104p可以包括Al、In和p型掺杂剂。图3的LED结构被称为双异质结构。
在一个实施例中，生长衬底约90微米厚，且GaN层104具有约4微米的组合厚度。
尽管在实例中使用了具有蓝宝石生长衬底的GaN基LED，使用诸如SiC(用于形成InAlGaN LED)和GaAs(用于形成AlInGaP LED)的其他衬底的其他类型LED也可以从本发明获益。
金属结合层形成在晶片上以形成此处称为接触108的n接触108n和p接触108p。接触108可以通过下述被构图：在不希望金属接触的位置处形成掩膜层，然后在整个晶片上沉积金属接触层，以及然后剥去掩膜层以剥离沉积在其上的金属。金属层也可以通过下述被负构图：沉积类似堆叠的毯状金属层，且然后使用掩膜方法选择性地回蚀刻这些金属层。接触可以由诸如TiAu、Au、Cu、Al、Ni的一种或多种金属或其他易延展材料或这些层的组合形成。例如可以是金的钉头凸点110然后可以形成在接触108之上。钉头凸点110一般是布置于接触108上的各个点处的球状金球。钉头凸点110用作LED的接触的一部分且用于结合LED到次载具。如有需要，其他类型的结合材料或结构诸如板材可以代替钉头凸点110而被使用。
如图2所示，底填料120然后沉积在GaN层104、接触108和凸点110之上。因为在结合LED到次载具之前应用底填料120，因此任何合适的材料可用于底填料120，而不依赖于流动特性，该流动特性在常规底填料的情况下是需要的。例如，具有高玻璃转化温度的聚合物聚酰亚胺基材料可用作底填料层120。使用聚酰亚胺材料，溶剂可用于调节粘度到400-1000Pa＊s以帮助材料的沉积。诸如小颗粒SiO2的填料粉末例如可以以50％到90％的数量添加到聚酰亚胺材料以匹配CTE(热膨胀系数)。在沉积过程中，LED和聚酰亚胺材料可以在玻璃转化温度之下被加热，然后允许冷却以固化。这种材料将帮助装置承受高温/高电流条件，而没有薄LED的变形。底填充材料可以是双阶段固化材料，使用低温固化以用于负责第一阶段固化的底填充材料中添加剂例如环氧树脂添加剂的交联。底填充材料应具有B阶段固化属性以粘合到LED和支撑晶片表面。
图4A和4B说明了在晶片100的一部分上沉积底填料120材料。如图4A所示，底填料120可以毯状沉积在GaN层104的表面之上。在一个实施例中，底填料120例如使用丝网印刷或网孔印刷构图，使得区域122诸如LED管芯将被分离处的区域没有底填料120。例如，所述材料可以例如使用丝网印刷技术以粘胶的形式沉积。不希望底填料的区域，例如LED周围存在引线结合的区域，被掩膜保护。掩膜中的开孔允许底填料沉积在所需区域中。在例如通过丝网印刷沉积之后，底填料层在例如120℃-130℃的低温固化，直到它足够硬能够被抛光为止。如图4B所示，底填料120然后被往回抛光，直到金属连接即凸点110露出。在一个实施例中，底填料120具有30μm的最终厚度。
底填料120优选地用作GaN层104的支撑层，且相应地，生长衬底102可以移除，如图2C所示。使用透过透明蓝宝石衬底102发射且蒸发n-GaN层104n的顶层的准分子激光束，衬底102可以通过例如激光剥离来移除。衬底102的移除在衬底/n-GaN层104n界面产生巨大压力。该压力迫使衬底102从n-GaN层104n脱离，且衬底102被移除。底填料120提供的支撑防止在衬底剥离期间的高压力使得薄且易碎的LED层104破裂。另外，如果需要，例如使用光电化学蚀刻或者通过小规模压印或研磨露出的n层104n(如图3所示)可以被粗糙化以用于增强光提取。备选地，粗糙化可以包括在表面上形成棱镜或其他光学元件以用于增强光提取和改善辐射模式的控制。
在移除衬底之后，具有底填料120的GaN层104被划片且分离成单独LED元件。划片和分离例如可以使用锯实现，该锯使用底填料120中的区域122作为引导。备选地，可以使用激光划片处理。在分离之前，LED的晶片粘合到可延展塑料薄片，且在晶片沿着划片线破裂之后，该薄片延展以在管芯保持粘合到可延展薄片上的同时分离管芯。自动拾放装置然后从薄片移除每个管芯125，且安装管芯125到次载具130上，如图2D所示。LED管芯125上的结合金属即凸点110被直接超声波或热超声焊接到次载具130上的相应结合金属图案132，该金属图案例如可以是金或其他合适材料。次载具130可以由硅或陶瓷绝缘体形成。如果陶瓷130是硅，则氧化层可以将次载具表面上的金属图案与硅绝缘，或者可以实现不同的离子注入方案以用于附加功能，诸如用于放电保护的齐纳二极管。如果次载具是陶瓷而不是硅，则金属图案可以直接形成在陶瓷表面上。
超声波换能器(热超声金属到金属互扩散处理)可用于应用向下的压力到管芯125且相对于次载具130快速振动管芯125，使得来自相对结合金属的原子混合以形成管芯125和次载具130之间的电学和机械连接。也可以使用LED管芯到次载具互连的其他方法，诸如使用焊接层。在例如使用Au-Au互连的管芯附接工艺中，衬底温度维持在玻璃转化温度Tg以上(例如40-50℃)，这导致底填充材料处于弹性阶段以软化和顺从LED且防止空隙的产生。随后，底填料层允许在约玻璃转化温度例如200℃固化1-2小时以变硬。次载具130然后可以被划片和分割以形成LED 140，如图2E所示。
在另一实施例中，直到晶片被分离成单独管芯且安装到次载具130之后，生长衬底102才被移除，如图5A、5B和5C所示。如图5A所示，具有LED GaN层104的蓝宝石衬底102被划片且分离成单独管芯150。划片和分离可以使用例如锯完成，该锯使用底填料120中的区域122作为引导来切割蓝宝石衬底102。如上所述，分离的管芯150然后安装到次载具130。一旦管芯150安装到次载具130，蓝宝石衬底102可以如上所述且如图5B所示剥离。次载具130然后分割以形成LED140，如图5C所示。
在另一实施例中，底填料可以沉积在次载具而不是GaN层上。图6A-6E是安装GaN LED到具有底填料涂层的次载具的处理的简化剖面图。
图6A说明次载具202的一部分，该次载具202具有含有凸点206的结合金属图案204。举例而言，可以使用具有Au结合金属图案204和Au凸点206的硅次载具202。备选地，如有需要可以使用其他材料。底填料层210沉积在次载具202、结合金属图案204和凸点206之上。如上所述，底填料层210可以例如使用丝网印刷或网孔印刷来构图，使得诸如LED管芯将被分离的区域的这样区域没有底填料材料。因为在结合LED到次载具之前应用底填料210，所以任意合适的材料可用于底填料210而不依赖于流动特性，该流动特性在常规底填料的情况下是需要的。例如，具有高玻璃转化温度的聚合物聚酰亚胺基材料可用作底填料层120。这种材料将帮助装置承受高温/高电流条件，而没有薄LED的变形。底填充材料应具有B阶段固化属性以粘合到LED和支撑晶片表面。此外，如有需要可以使用无机电介质材料。如图6B所示，底填料层210被往回抛光，直到金属连接即凸点206露出。
具有LED GaN层232和接触234的生长衬底230被分离成单独的LED管芯235，该LED管芯235然后安装到具有底填料层210的次载具202，如图6C所示。LED管芯234上的接触被直接超声波或热超声焊接到次载具130上的相应结合凸点206，如上所述。一旦安装，例如使用激光剥离工艺移除生长衬底230，得到如图6D所示的结构。次载具202然后被分割以形成LED 240，如图6E所示。
图7A-7D说明根据另一实施例被安装到次载具的具有构图的底填料层的晶片级LED。
图7A为具有构图的底填料层310的晶片级LED 300的部分的简化剖面图，且图7B是晶片级LED 300的底面沿着图7A的线AA的平面图。晶片级LED 300包括生长衬底302以及LED层304和接触306。底填料层310例如使用丝网印刷或网孔印刷来沉积，以形成露出LED层304底面上的接触306的图案且被固化。在图7C中可以看出，底填料图案匹配次载具320上存在的接触322的图案，使得仅附接LED的区域露出。
如图7C和7D所述，晶片级LED 300在晶片级安装到具有接触322的次载具320。如上所述，晶片级LED 300例如超声波或热超声地安装到次载具320以结合LED层304上的接触306与次载具320上的接触322。生长衬底302然后可以使用激光剥离工艺剥离，且LED被分割成单独管芯。
图8A-8G说明另一实施例，其中单独LED管芯安装到其上已经沉积了底填料层的次载具。图8A是具有接触404的次载具402的部分的简化剖面图。图8B是次载具402的顶面沿着图8A的线BB的平面图。如图8C所示，底填料层410沉积在次载具402之上，且尤其被构图以覆盖接触404。一旦底填料层410固化，底填料层410被往回抛光以露出接触404，如图8D和8E所示，图8D和8E说明了次载具402的另一平面图。
每一个均包括生长衬底422、LED层424和LED层424底面上的接触426的LED管芯420然后被分别安装到次载具402，如图8F所示。一旦安装，生长衬底422可以被剥离，如图8G所示，且次载具402可以分割以形成单独LED元件，如上文所述。
尽管用于教导目的，结合特定实施例说明了本发明，但本发明不限于此。可以在不偏离本发明的范围的条件下做出各种调适和修改。因此，所附权利要求书的精神和范围将不限于上述描述。

Claims (14)

1.一种制造发光二极管(LED)结构的方法，包括：
在生长衬底上形成包括n型层、有源层和p型层的LED层；
在该LED层的底面上形成金属接触，其中该LED层的该底面是与该生长衬底的表面相对的表面；
提供在顶面具有金属接触的次载具；
在该LED层的底面上沉积底填料层；
在沉积底填料层之后，从该LED层移除该生长衬底；以及
在移除该生长衬底之后，安装该LED层到该次载具，该LED层的底面上的金属接触与该次载具的顶面上的金属接触相接触，且该底填料层位于该LED层的底面和该次载具的顶面之间，
其中该底填料层为LED层提供支撑。
2.根据权利要求1所述的方法，还包括在安装该LED层到该次载具之前，将该LED层分离成单独管芯。
3.根据权利要求1所述的方法，还包括将安装到该次载具的该LED层分割以形成多个单独元件。
4.根据权利要求1所述的方法，其中在该LED层的底面上沉积底填料层包括在该LED层的底面上的金属接触之上沉积该底填料层，且往回抛光该底填料层直到该LED层的底面上的金属接触的至少一部分露出。
5.根据权利要求1所述的方法，其中该底填料层包括聚酰亚胺基材料。
6.一种制造发光二极管(LED)结构的方法，包括：
在生长衬底上形成包括n型层、有源层和p型层的LED层；
在该LED层的底面上形成金属接触，其中该LED层的该底面是与该生长衬底的表面相对的表面；
提供在顶面具有金属接触的次载具；
在该LED层的底面和该次载具的顶面其中至少之一上沉积构图的底填料层，其中该底填料层使用丝网印刷和网孔印刷其中之一沉积以对该底填料层进行构图；
在沉积构图的底填料层之后，安装该LED层到该次载具，该LED层的底面上的金属接触与该次载具的顶面上的金属接触相接触，且该底填料层位于该LED层的底面和该次载具的顶面之间；以及
移除该生长衬底，
其中该底填料层为LED层提供支撑。
7.根据权利要求6所述的方法，其中该底填料层沉积在该LED层的底面上。
8.根据权利要求6所述的方法，其中该底填料层包括聚酰亚胺基材料。
9.一种制造发光二极管(LED)结构的方法，包括：
在生长衬底上形成包括n型层、有源层和p型层的LED层；
在该LED层的底面上形成金属接触，其中该LED层的该底面是与该生长衬底的表面相对的表面；
提供在顶面具有金属接触的次载具；
在该LED层的底面和该次载具的顶面其中至少之一上沉积底填料层，该底填料层覆盖与该LED层的底面和该次载具的顶面其中至少一个相关的金属接触；
往回抛光该底填料层，直到被覆盖金属接触的至少一部分露出；
安装该LED层到该次载具，该LED层的底面上的金属接触与该次载具的顶面上的金属接触相接触，且该底填料层位于该LED层的底面和该次载具的顶面之间；以及
移除该生长衬底，
其中该底填料层为LED层提供支撑。
10.根据权利要求9所述的方法，其中该底填料层沉积在该LED层的底面上。
11.根据权利要求9所述的方法，还包括在安装该LED层到该次载具之前将该LED层分离成单独管芯。
12.根据权利要求9所述的方法，还包括将安装到该次载具的LED层分割以形成多个单独元件。
13.根据权利要求9所述的方法，其中在该LED层的底面上沉积底填料层包括对该LED层的底面上的该底填料层进行构图。
14.根据权利要求13所述的方法，其中使用丝网印刷和网孔印刷之一沉积该底填料层以对该底填料层进行构图。
CN2008800241373A 2007-07-09 2008-07-03 Led形成期间的衬底移除 Active CN101743648B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/775,059 2007-07-09
US11/775,059 US7867793B2 (en) 2007-07-09 2007-07-09 Substrate removal during LED formation
PCT/IB2008/052681 WO2009007886A1 (en) 2007-07-09 2008-07-03 Substrate removal during led formation

Publications (2)

Publication Number Publication Date
CN101743648A CN101743648A (zh) 2010-06-16
CN101743648B true CN101743648B (zh) 2013-02-06

Family

ID=39952224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800241373A Active CN101743648B (zh) 2007-07-09 2008-07-03 Led形成期间的衬底移除

Country Status (9)

Country Link
US (1) US7867793B2 (zh)
EP (1) EP2168178B1 (zh)
JP (1) JP5654344B2 (zh)
KR (1) KR101535168B1 (zh)
CN (1) CN101743648B (zh)
BR (1) BRPI0814501B1 (zh)
RU (1) RU2466480C2 (zh)
TW (1) TWI467796B (zh)
WO (1) WO2009007886A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US20090230409A1 (en) 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
AU2011268135B2 (en) 2010-06-18 2014-06-12 Glo Ab Nanowire LED structure and method for manufacturing the same
JP2012094716A (ja) * 2010-10-27 2012-05-17 Asahi Kasei E-Materials Corp 接続構造体及びその製造方法
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR102031654B1 (ko) * 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
TW201403892A (zh) * 2012-07-10 2014-01-16 Lextar Electronics Corp 發光二極體的基板及使用該基板的固晶方法
JP2014179569A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP6089507B2 (ja) * 2012-08-31 2017-03-08 日亜化学工業株式会社 発光装置およびその製造方法
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
JP6519127B2 (ja) * 2014-09-19 2019-05-29 日亜化学工業株式会社 発光装置の製造方法
CN105489746B (zh) * 2014-09-19 2018-02-23 展晶科技(深圳)有限公司 发光芯片模组、发光二极管以及发光芯片模组的制造方法
CN106159058A (zh) * 2015-04-09 2016-11-23 江西省晶瑞光电有限公司 一种led封装结构及其制作方法
CN105244423B (zh) * 2015-10-30 2018-11-20 漳州立达信光电子科技有限公司 无衬底led芯片的封装方法及无衬底led芯片
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10461068B2 (en) * 2017-03-15 2019-10-29 The United States Of America As Represented By The Secretary Of The Air Force Highly integrated RF power and power conversion based on Ga2O3 technology
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device
US10490428B2 (en) * 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10964867B2 (en) 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
JP7257187B2 (ja) * 2019-03-05 2023-04-13 東レエンジニアリング株式会社 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US11575069B2 (en) 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
CN115528161A (zh) * 2022-10-26 2022-12-27 上海天马微电子有限公司 显示面板的制作方法、显示面板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP5090610B2 (ja) * 2000-10-17 2012-12-05 スリーエム イノベイティブ プロパティズ カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
JP2002271014A (ja) 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
RU2200358C1 (ru) * 2001-06-05 2003-03-10 Хан Владимир Александрович Полупроводниковый излучающий диод
TW504811B (en) * 2001-10-12 2002-10-01 Advanced Semiconductor Eng Flip-chip packaging structure and the forming method
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
KR100520080B1 (ko) * 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
US7019330B2 (en) * 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
JP4438492B2 (ja) * 2003-09-11 2010-03-24 日亜化学工業株式会社 半導体装置およびその製造方法
JP4954712B2 (ja) * 2003-12-24 2012-06-20 ジーイー ライティング ソリューションズ エルエルシー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
US20050161779A1 (en) * 2004-01-26 2005-07-28 Hui Peng Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same
US6943061B1 (en) * 2004-04-12 2005-09-13 Ns Electronics Bangkok (1993) Ltd. Method of fabricating semiconductor chip package using screen printing of epoxy on wafer
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
KR20090016438A (ko) 2005-07-11 2009-02-13 젤코어 엘엘씨 광방출 효율이 향상된 레이저 리프트오프 ｌｅｄ
US8174025B2 (en) 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting

Also Published As

Publication number Publication date
TW200924237A (en) 2009-06-01
BRPI0814501B1 (pt) 2018-12-11
US7867793B2 (en) 2011-01-11
JP2010533374A (ja) 2010-10-21
EP2168178B1 (en) 2019-03-20
KR101535168B1 (ko) 2015-07-09
EP2168178A1 (en) 2010-03-31
JP5654344B2 (ja) 2015-01-14
CN101743648A (zh) 2010-06-16
WO2009007886A1 (en) 2009-01-15
RU2010104249A (ru) 2011-08-20
US20090017566A1 (en) 2009-01-15
RU2466480C2 (ru) 2012-11-10
TWI467796B (zh) 2015-01-01
BRPI0814501A2 (pt) 2015-02-03
KR20100047255A (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
CN101743648B (zh) Led形成期间的衬底移除
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
JP2019114804A (ja) 支持基板に接合された発光デバイス
CN105340089B (zh) 具有在金属化层之下的应力缓冲层的led
KR20040029381A (ko) 발광 소자의 플립 칩 본딩과 플립 칩 본딩에 적절한 발광소자
KR20100085121A (ko) 기판 리프트-오프를 위한 견고한 ｌｅｄ 구조
JP2007081417A (ja) 半導体発光デバイスの相互接続
JP2006332681A (ja) 発光ダイオードの製造方法
EP2715813B1 (en) P-n separation metal fill for flip chip leds
EP2438625A2 (en) Method of forming a dielectric layer on a semiconductor light emitting device
CN111509116A (zh) 具有厚金属层的半导体发光器件
KR100887758B1 (ko) 플립칩 방식의 수직형 발광 소자 및 그 제조 방법
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
WO2013021305A1 (en) Wafer level processing of leds using carrier wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Eindhoven, Netherlands

Co-patentee after: LUMILEDS LLC

Patentee after: KONINKLIJKE PHILIPS N.V.

Address before: Eindhoven, Netherlands

Co-patentee before: Philips Ramildes Lighting Equipment Co.,Ltd.

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200902

Address after: Holland Schiphol

Patentee after: KONINKLIJKE PHILIPS NV

Address before: Eindhoven, Netherlands

Co-patentee before: LUMILEDS LLC

Patentee before: KONINKLIJKE PHILIPS N.V.