TW201403892A - 發光二極體的基板及使用該基板的固晶方法 - Google Patents

發光二極體的基板及使用該基板的固晶方法 Download PDF

Info

Publication number
TW201403892A
TW201403892A TW101124791A TW101124791A TW201403892A TW 201403892 A TW201403892 A TW 201403892A TW 101124791 A TW101124791 A TW 101124791A TW 101124791 A TW101124791 A TW 101124791A TW 201403892 A TW201403892 A TW 201403892A
Authority
TW
Taiwan
Prior art keywords
layer
emitting diode
conductive layer
light
substrate
Prior art date
Application number
TW101124791A
Other languages
English (en)
Inventor
Kuan-Yu Chiu
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to TW101124791A priority Critical patent/TW201403892A/zh
Priority to CN201210258117.0A priority patent/CN103545416B/zh
Publication of TW201403892A publication Critical patent/TW201403892A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

一種發光二極體的基板包含第一陶瓷板、緩衝材料層、導電層以及第二陶瓷板。緩衝材料層位於第一陶瓷板上。導電層位於緩衝材料層上，且導電層具有一發光二極體的固晶區域。第二陶瓷板位於導電層上，且其具有一開口區域藉以裸露出導電層之固晶區域。此發光二極體的基板可應用於使用共晶層的發光二極體的固晶方法中。

Description

發光二極體的基板及使用該基板的固晶方法
本發明是有關於一種發光二極體的固晶方法，且特別是有關於一種使用共晶層的發光二極體的固晶方法及其使用的基板。
目前將發光二極體晶片固晶於基板上的方法很多，較常見的方式是使用點膠方式將發光二極體晶片的底面上膠後，再黏著於基板上的固晶區域。此種方式即使應用了自動化的生產設備，發光二極體晶片黏著於基板上後，還需要等待膠固化後才能進行下一道步驟，因此固晶步驟的產能提升不易。其他一次固晶大量發光二極體晶片的方法，則有的尚未成熟，有的良率過低，因此都尚未成為固晶大量發光二極體晶片的主流方式。有鑑於此，發光二極體生產技術急需如何固晶大量發光二極體晶片的優良方法，以提升發光二極體的整體產能。
因此，本發明之一目的是在提供一種改良發光二極體的基板及使用該基板的固晶方法。
根據上述本發明之目的，提供一種發光二極體的基板，其包含第一陶瓷板、緩衝材料層、導電層以及第二陶瓷板。緩衝材料層位於第一陶瓷板上。導電層位於緩衝材料層上，且導電層具有一發光二極體的固晶區域。第二陶 瓷板位於導電層上，且其具有一開口區域藉以裸露出導電層之固晶區域。
依據本發明另一實施例，固晶區域實質上與第二陶瓷板未與導電層接觸之表面齊平。
依據本發明另一實施例，導電層之材質為金屬材質。
依據本發明另一實施例，緩衝材料層為一聚醯亞胺層。
根據上述本發明之目的，提供一種發光二極體的固晶方法，其包含以下步驟。提供一基板，其由下而上依序包含一第一陶瓷板、一緩衝材料層、一導電層以及一第二陶瓷板，第二陶瓷板具有複數開口區域藉以裸露出導電層之複數固晶區域。放置複數發光二極體晶片分別於導電層上的該些固晶區域，其中每一發光二極體晶片的底面具有一共晶層以與每一固晶區域接觸。切割任兩相鄰發光二極體晶片之間的第二陶瓷板與導電層，以於緩衝材料層上留下複數切割道。使用一加熱塊同時下壓於該些發光二極體晶片上，使該些發光二極體晶片之各共晶層分別固化於導電層之該些固晶區域上。
依據本發明另一實施例，加熱塊的溫度大於共晶層的共晶溫度。
依據本發明另一實施例，共晶層為一雙金屬混合層。
依據本發明另一實施例，共晶層為一金、錫混合層。
依據本發明另一實施例，導電層之材質為金屬材質。
依據本發明另一實施例，緩衝材料層為一聚醯亞胺層。
由上述可知，應用本發明之具有緩衝能力基板，在使用加熱塊同時施壓於多顆發光二極體晶片時，基板中的緩 衝材料層提供受力過大時所需應力或位置的緩衝，而避免下壓應力過大所造成的晶片破損或其他導致共晶製程低良率的情形，使得大量發光二極體晶片的固晶製程的良率能提升許多。
請參照第1圖，其繪示依照本發明一實施例的一種發光二極體晶片固晶於基板上的剖面圖。基板100包含第一陶瓷板102、緩衝材料層104、導電層106以及第二陶瓷板108，並利用疊層共燒的方式將上述各層、板固定在一起形成基板。緩衝材料層104位於第一陶瓷板102上，用以提供發光二極體晶片110固晶時所需的應力或位置的緩衝。在本實施例中，緩衝材料層104可以是聚醯亞胺層或其他材質的緩衝材料。導電層106位於緩衝材料層104上，且具有一發光二極體晶片110的固晶區域106a。在本實施例中，導電層106較佳為一金屬層，可供發光二極體晶片110底面的共晶層110a得以黏著於金屬的導電層106上。若發光二極體晶片並非以共晶方式黏著於導電層106上，導電層106就可以是非金屬的導電層。在本實施例中，固晶區域106a為一凸出導電層106的區域，且實質上與第二陶瓷板108未與導電層106接觸之表面108b齊平。位於導電層106上的第二陶瓷板108需具有一開口區域108a，藉以裸露出導電層106之固晶區域106a。在其他實施例中，固晶區域也可以平坦區域，而不與第二陶瓷板108之表面108b齊平。此外，固晶區域106a被區分為兩彼此絕緣的區域 (106b；106c)，供發光二極體晶片110的兩電極分別電性連接。在本實施例中，發光二極體晶片110的其中一電極直接連接於固晶區域106a的區域106b，另一電極則以導線連接於固晶區域106a的另一區域106c。
請參照第2圖，其繪示依照本發明另一實施例的一種發光二極體晶片固晶於基板上的剖面圖。第2圖之實施例不同於第1圖之實施例在於發光二極體晶片的種類。在第2圖之實施例中，發光二極體晶片110’係以覆晶的方式黏著於固晶區域106a上，換言之，發光二極體晶片110’之兩電極直接連接於固晶區域106a之兩彼此絕緣的區域(106b；106c)。
請參照第3圖，其繪示依照本發明又一實施例的一種發光二極體晶片固晶於基板上的剖面圖。第3圖之實施例不同於第1、2圖之實施例亦在於發光二極體晶片的種類。在第3圖之實施例中，發光二極體晶片110”之兩電極係分別以導線連接至固晶區域106a之兩彼此絕緣的區域(106b；106c)。
請參照第4A~4D圖，其繪示依照本發明一實施例的一種發光二極體固晶方法的各步驟剖面示意圖。
在第4A圖的步驟中，提供一基板200，其由下而上依序包含第一陶瓷板202、緩衝材料層204、導電層206以及第二陶瓷板208，且第二陶瓷板208具有複數開口區域208a藉以裸露出導電層206之複數固晶區域206a。基板200在發光二極體晶片210固晶前尚未分割，藉以供多顆發光二極體晶片210一起固晶於基板200上。在本實施例中，發 光二極體晶片210底面的具有共晶層210a得以黏著於導電層206上。共晶層210a為一多金屬混合層(通常為雙金屬混合層)，例如可為一金、錫混合層。當共晶層210a被加熱高於其共晶溫度時，共晶層210a會熔化並迅速固化，以達到將發光二極體晶片210迅速黏著於導電層206上的目的。在本實施例中，導電層206較佳為一金屬層，可供發光二極體晶片210底部的共晶層210a得以黏著於金屬的導電層206上。
在第4B圖的步驟中，將複數發光二極體晶片210放置於對應的固晶區域206a上。每一發光二極體晶片210的共晶層210a接觸固晶區域206a。
在第4C圖的步驟中，切割任兩相鄰發光二極體晶片210之間的第二陶瓷板208與導電層206，以於緩衝材料層204上留下複數切割道212。換言之，基板的緩衝材料層204與第一陶瓷板202係保持連接而未被切割。
在第4D圖的步驟中，使用一加熱塊220同時下壓於發光二極體晶片210上，使該些發光二極體晶片210之共晶層210a熔化並固化於導電層206之對應的固晶區域206a上。在此步驟中，加熱塊220的溫度應大於共晶層210a的共晶溫度，才能使共晶層210a達到熔化的目的。在加熱塊220同時下壓於發光二極體晶片210上時，因加熱塊220的下表面公差、發光二極體晶片210的厚度不一等因素，使得加熱塊220下壓時可能造成某些發光二極體晶片210下壓應力不均或加熱塊無接觸等情形。此時，緩衝材料層204就能提供發光二極體晶片210受力過大時所需應力或 位置的緩衝，而避免下壓應力過大所造成的晶片破損或其他導致共晶製程低良率的情形。在本實施例中，緩衝材料層204可以是聚醯亞胺層或其他材質的緩衝材料。
本案因著眼於發光二極體晶片的固晶製程改良，固晶後的後續製程步驟(例如基板切割、打線或封裝等步驟)係使用習知的製程，在此便不再贅述。
由上述本發明實施方式可知，應用本發明之具有緩衝能力的基板，在使用加熱塊同時施壓於多顆發光二極體晶片時，基板中的緩衝材料層提供受力過大時所需應力或位置的緩衝，而避免下壓應力過大所造成的晶片破損或其他導致共晶製程低良率的情形，使得大量發光二極體晶片的固晶製程的良率能提升許多。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧第一陶瓷板
104‧‧‧緩衝材料層
106‧‧‧導電層
106a‧‧‧固晶區域
106b‧‧‧區域
106c‧‧‧區域
108‧‧‧第二陶瓷板
108a‧‧‧開口區域
108b‧‧‧表面
110‧‧‧發光二極體晶片
110a‧‧‧共晶層
110’‧‧‧發光二極體晶片
110”‧‧‧發光二極體晶片
200‧‧‧基板
202‧‧‧第二陶瓷板
204‧‧‧緩衝材料層
206‧‧‧導電層
206a‧‧‧固晶區域
208‧‧‧第二陶瓷板
208a‧‧‧開口區域
210‧‧‧發光二極體晶片
210a‧‧‧共晶層
212‧‧‧切割道
220‧‧‧加熱塊
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係繪示依照本發明一實施例的一種發光二極體固晶於基板上的剖面圖。
第2圖係繪示依照本發明另一實施例的一種發光二極體固晶於基板上的剖面圖。
第3圖係繪示依照本發明又一實施例的一種發光二極 體固晶於基板上的剖面圖。
第4A~4D圖係繪示依照本發明一實施例的一種發光二極體固晶方法的各步驟剖面示意圖。
100‧‧‧基板
102‧‧‧第一陶瓷板
104‧‧‧緩衝材料層
106‧‧‧導電層
106a‧‧‧固晶區域
106b‧‧‧區域
106c‧‧‧區域
108‧‧‧第二陶瓷板
108a‧‧‧開口區域
108b‧‧‧表面
110‧‧‧發光二極體晶片
110a‧‧‧共晶層

Claims (10)

  1. 一種發光二極體的基板，包含：一第一陶瓷板；一緩衝材料層，位於該第一陶瓷板上；一導電層，位於該緩衝材料層上，該導電層具有一發光二極體的固晶區域；以及一第二陶瓷板，位於該導電層上，且其具有一開口區域藉以裸露出該導電層之該固晶區域。
  2. 如請求項1所述之發光二極體的基板，其中該固晶區域實質上與該第二陶瓷板未與該導電層接觸之表面齊平。
  3. 如請求項1所述之發光二極體的基板，其中該導電層之材質為金屬材質。
  4. 如請求項1所述之發光二極體的基板，其中該緩衝材料層為一聚醯亞胺層。
  5. 一種發光二極體的固晶方法，包含：提供一基板，其由下而上依序包含一第一陶瓷板、一緩衝材料層、一導電層以及一第二陶瓷板，該第二陶瓷板具有複數開口區域藉以裸露出該導電層之複數固晶區域； 放置複數發光二極體晶片分別於該導電層上的該些固晶區域，其中每一該發光二極體晶片的底面具有一共晶層以與每一該固晶區域接觸；切割任兩相鄰該發光二極體晶片之間的該第二陶瓷板與該導電層，以於該緩衝材料層上留下複數切割道；以及使用一加熱塊同時下壓於該些發光二極體晶片上，使該些發光二極體晶片之各該共晶層分別固化於該導電層之該些固晶區域上。
  6. 如請求項5所述之固晶方法，其中該加熱塊的溫度大於該共晶層的共晶溫度。
  7. 如請求項5所述之固晶方法，其中該共晶層為一雙金屬混合層。
  8. 如請求項7所述之固晶方法，其中該共晶層為一金、錫混合層。
  9. 如請求項5所述之固晶方法，其中該導電層之材質為一金屬材質。
  10. 如請求項5所述之固晶方法，其中該緩衝材料層為一聚醯亞胺層。
TW101124791A 2012-07-10 2012-07-10 發光二極體的基板及使用該基板的固晶方法 TW201403892A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101124791A TW201403892A (zh) 2012-07-10 2012-07-10 發光二極體的基板及使用該基板的固晶方法
CN201210258117.0A CN103545416B (zh) 2012-07-10 2012-07-24 发光二极管的固晶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124791A TW201403892A (zh) 2012-07-10 2012-07-10 發光二極體的基板及使用該基板的固晶方法

Publications (1)

Publication Number Publication Date
TW201403892A true TW201403892A (zh) 2014-01-16

Family

ID=49968673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124791A TW201403892A (zh) 2012-07-10 2012-07-10 發光二極體的基板及使用該基板的固晶方法

Country Status (2)

Country Link
CN (1) CN103545416B (zh)
TW (1) TW201403892A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097978A (zh) * 2007-06-26 2008-01-02 上海大学 铜互连倒装芯片发光二极管及其制备方法
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
GB2455489B (en) * 2007-08-22 2012-05-30 Photonstar Led Ltd High thermal performance packaging for optoelectronics devices
CN101414652A (zh) * 2007-10-17 2009-04-22 叶秀慧 发光二极管的封装结构及其制作方法
TW201025670A (en) * 2008-12-29 2010-07-01 Denki Kagaku Kogyo Kk Manufacturing process of a substrate for packaging light-emitting device and light-emitting device packaging

Also Published As

Publication number Publication date
CN103545416B (zh) 2016-12-21
CN103545416A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
TWI653694B (zh) 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
US9269873B2 (en) Semiconductor light emitting device and method for manufacturing same
TWI246757B (en) Semiconductor package with heat sink and fabrication method thereof
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2014112669A (ja) 半導体発光装置及びその製造方法
TWI395316B (zh) 多晶片模組封裝件
US20190189477A1 (en) Optoelectronic semiconductor stamp and manufacturing method thereof, and optoelectronic semiconductor
CN104124319B (zh) 发光装置
US11538785B2 (en) Method of using optoelectronic semiconductor stamp to manufacture optoelectronic semiconductor device
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
TWI585844B (zh) 發光二極體封裝結構及其製造方法
US20120267787A1 (en) Wafer Level Chip Scale Package Method Using Clip Array
JP5462217B2 (ja) 発光装置の製造方法
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
CN104638090B (zh) 倒装led封装模组
TW201448163A (zh) 半導體封裝件及其製法
JP2008235859A (ja) 半導体装置とその製造方法
JP2013084989A (ja) 半導体発光装置及び発光装置
TWI654780B (zh) 發光元件及發光元件之製造方法
TW201403892A (zh) 發光二極體的基板及使用該基板的固晶方法
US8900926B2 (en) Chip package method
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
JP6034456B2 (ja) 半導体発光装置及び発光装置
WO2014063637A1 (zh) 一种cob led模组及其制造方法
JP5827700B2 (ja) 半導体発光装置及び発光装置