CN112802939A - 一种易于焊接的倒装led芯片 - Google Patents
一种易于焊接的倒装led芯片 Download PDFInfo
- Publication number
- CN112802939A CN112802939A CN202110070402.9A CN202110070402A CN112802939A CN 112802939 A CN112802939 A CN 112802939A CN 202110070402 A CN202110070402 A CN 202110070402A CN 112802939 A CN112802939 A CN 112802939A
- Authority
- CN
- China
- Prior art keywords
- electrode
- passivation layer
- hole
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000000126 substance Substances 0.000 claims abstract description 67
- 239000004020 conductor Substances 0.000 claims description 96
- 238000011049 filling Methods 0.000 claims description 87
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 34
- 239000010936 titanium Substances 0.000 claims description 33
- 229910052719 titanium Inorganic materials 0.000 claims description 27
- 239000011651 chromium Substances 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 23
- 229910052804 chromium Inorganic materials 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 238000002207 thermal evaporation Methods 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 59
- 238000003466 welding Methods 0.000 abstract description 32
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 235
- 239000010931 gold Substances 0.000 description 74
- 239000011135 tin Substances 0.000 description 62
- 239000002344 surface layer Substances 0.000 description 60
- 239000011800 void material Substances 0.000 description 35
- 239000000463 material Substances 0.000 description 31
- 239000011241 protective layer Substances 0.000 description 29
- 229910052737 gold Inorganic materials 0.000 description 27
- 230000000694 effects Effects 0.000 description 21
- 229910052718 tin Inorganic materials 0.000 description 18
- 230000005496 eutectics Effects 0.000 description 15
- 229910052697 platinum Inorganic materials 0.000 description 15
- 238000005476 soldering Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000001704 evaporation Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 239000002923 metal particle Substances 0.000 description 11
- 230000008020 evaporation Effects 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 238000003475 lamination Methods 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 230000006872 improvement Effects 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910003079 TiO5 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 238000013329 compounding Methods 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011148 porous material Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 230000008093 supporting effect Effects 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000001125 extrusion Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910015363 Au—Sn Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，所述钝化层设有至少一个电极孔洞，所述电极孔洞内填充有预设硬度的导电物质；其中，所述导电物质与钝化层的表面齐平，并将第一电极和第二电极形成导电连接，且与钝化层、第一电极和第二电极形成无缝连接；所述导电物质的硬度≥80HBS。本发明的倒装LED芯片解决了钝化层与第一电极和第二电极的金属硬度不同的问题，减少封装焊接时第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种易于焊接的倒装LED芯片。
背景技术
倒装LED芯片凭借其具有良好的散热性能、电流分布均匀、高可靠性、高光效等突出特点，被广泛地应用于车用照明、家用照明、背光显示等领域。
倒装LED芯片在封装应用时普遍使用AuSn共晶焊接技术，无需打线固晶，大大降低了封装时间与成本；但是其对共晶焊接工艺要求较高，对装封装基板的选择、平整度、制作工艺的要求也很高。
现有倒装LED芯片使用AuSn共晶焊接技术焊接在封装基板上，会产生较高的空洞率(不良率)，空洞率是指芯片焊盘电极金属与封装基板之间的焊接粘附效果，通过X-Ray扫描焊接粘附区域，若全部显示黑色，则焊接粘附效果好，空洞率小，良率高；若焊接粘附区域的局部区域表现为白色，则对应产生空洞情况，白色的区域越多，空洞率越高，良率越低；其中，空洞率等于白色区域与焊接粘附总区域的比例。
倒装LED芯片的制备的过程中，外延层刻蚀、绝缘层刻蚀形成的孔洞，虽然在后续的工艺中会被其他结构，如电极、焊盘等结构所填平，但这些孔洞在倒装LED芯片封装时会造成倒装LED表面与封装基板之间粘附异常、产生大量空洞、焊接不良，引起光电参数异常、芯片剥离等现象。
发明内容
本发明所要解决的技术问题在于，提供一种易于焊接的倒装LED芯片，空洞率低，良率高。
为了解决上述技术问题，本发明提供了一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，所述钝化层设有至少一个电极孔洞，所述电极孔洞内填充有预设硬度的导电物质；
其中，所述导电物质与钝化层的表面齐平，并将第一电极和第二电极形成导电连接，且与钝化层、第一电极和第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
作为上述方案的改进，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在电极孔洞内，以使其与钝化层、第一电极和第二电极形成无缝连接；
其中，所述导电物质的制成真空度≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。
作为上述方案的改进，所述电极孔洞的侧壁与钝化层的表面具有预设的夹角θ1，所述夹角θ1为115～145°。
相应地，本发明还提供了一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，所述钝化层设有至少两个电极孔洞，所述电极孔洞刻蚀至第一电极的表面，所述第二电极填充在所述电极孔洞内并与第一电极形成导电连接，所述第二电极设有至少两个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述填充孔洞内填充有预设硬度的导电物质；
其中，所述导电物质与第二电极的表面齐平，并与第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
作为上述方案的改进，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在填充孔洞内，以使其与第二电极形成无缝连接；；
其中，所述导电物质的制成真空度≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。
作为上述方案的改进，所述填充孔洞的侧壁与第二电极的表面具有预设的夹角θ2，所述夹角θ2为115～145°。
相应地，本发明还提供了一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，所述钝化层设有至少一个电极孔洞，所述第二电极设有至少一个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述电极孔洞和填充孔洞内均填充有预设硬度的导电物质；
其中，填充在电极孔洞内的导电物质与钝化层的表面齐平，并将第一电极和第二电极形成导电连接，且与钝化层、第一电极和第二电极形成无缝连接；填充在填充孔洞内的导电物质与第二电极的表面齐平，并与第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
作为上述方案的改进，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在电极孔洞内，以使其与钝化层、第一电极和第二电极形成无缝连接；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在填充孔洞内，以使其与第二电极形成无缝连接；
其中，所述导电物质的制成真空度≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。
作为上述方案的改进，所述电极孔洞的侧壁与钝化层的表面具有预设的夹角θ1，所述夹角θ1为115～145°；
所述填充孔洞的侧壁与第二电极的表面具有预设的夹角θ2，所述夹角θ2为115～145°。
作为上述方案的改进，填充在电极孔洞和填充孔洞内的导电物质的厚度均为0.6～1.2μm。
实施本发明，具有如下有益效果：
本发明提供的一种易于焊接的倒装LED芯片，在所述钝化层的电极孔洞内填充硬度≥80HBS导电物质，不仅将钝化层填平，还将第一电极和第二电极形成导电连接，更重要的是对第一电极和第二电极起到良好的支撑作用，解决了钝化层与第一电极和第二电极的金属硬度不同的问题，减少封装焊接时第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
本发明将电极孔洞的侧壁与钝化层的表面设有预设的夹角θ1，并将夹角θ1的范围设为35～65°，这样可以避免导电物质与钝化层之间产生裂缝，进一步减少第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
本发明提供的一种易于焊接的倒装LED芯片，在第二电极上形成与电极孔洞位置对应的填充孔洞，并在填充可用的填充硬度≥80HBS导电物质，不仅将第二电极填平，还将第二电极和封装基板形成导电连接，更重要的是对第二电极起到良好的支撑作用，避免了第二电极在挤压时与封装基板产生缝隙，进而减少封装焊接时第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
本发明将填充孔洞的侧壁与第二电极的设有预设的夹角θ2，并将夹角θ2的范围设为35～65°，这样可以避免导电物质与第二电极之间产生裂缝，进一步减少第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
本发明提供的一种易于焊接的倒装LED芯片，在所述钝化层的电极孔洞内填充硬度≥80HBS导电物质，并在第二电极上形成与电极孔洞位置对应的填充孔洞，并在填充可用的填充硬度≥80HBS导电物质，不仅将钝化层和第二电极填平，还将第一电极和第二电极形成导电连接，将第二电极和封装基板形成导电连接，更重要的是对第一电极和第二电极起到良好的支撑作用，解决了钝化层与第一电极和第二电极的金属硬度不同的问题，减少封装焊接时第二电极与封装基板之间的空洞率，提高芯片的焊接性能。
附图说明
图1是本发明优选方案1的倒装LED芯片的结构示意图；
图2是本发明所有方案的发光结构的结构示意图；
图3是本发明所有方案的第一电极形成在发光结构后的示意图；
图4是本发明所有方案的钝化层形成电极孔洞后的示意图；
图5是本发明所有方案的第二电极的结构示意图；
图6是本发明优选方案2的倒装LED芯片的结构示意图；
图7是本发明优选方案2的第二电极形成填充孔洞后的示意图；
图8是本发明优选方案3的倒装LED芯片的结构示意图；
图9是本发明优选方案3的第二电极形成填充孔洞后的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，作为本发明的优选方案1，本发明提供的一种易于焊接的倒装LED芯片，包括衬底10、设于衬底10上的发光结构20、设于发光结构20上第一电极30、设于发光结构20和第一电极30上的钝化层40、以及设于钝化层40上的第二电极50，所述钝化层40设有至少一个电极孔洞，所述电极孔洞内填充有预设硬度的导电物质60；其中，所述导电物质60与钝化层40的表面齐平，并将第一电极30和第二电极50形成导电连接，且与钝化层40、第一电极30和第二电极50形成无缝连接；所述导电物质60的硬度≥80HBS。
具体的，钝化层40是倒装LED芯片的必要结构，其用于保护发光结构20，避免水汽、灰尘等进入发光结构20，同时避免芯片短路。为了保证第一电极30能够与第二电极50形成导电连接，必须对钝化层40进行刻蚀，以形成电极孔洞。现有的倒装LED芯片直接将第二电极50的金属沉积在钝化层40的电极孔洞，以使第一电极30能够与第二电极50形成导电连接。但在封装焊接时，倒装LED芯片上会施加一个下压力，由于钝化层40与第一电极30和第二电极50的金属硬度不同，因此第二电极50与封装基板上会产生大量的空洞，影响封装良率。
本发明的钝化层40由致密性好的绝缘层材料制成。优选的，所述钝化层40的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。更优的，所述钝化层40为DBR层。
本发明将具有预设硬度的导电物质60填充在钝化层40的电极孔洞内，不仅要将钝化层40填平，还要将第一电极30和第二电极50形成导电连接，更重要的是本发明的导电物质60可以支撑第一电极30和第二电极50，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
本发明具有预设硬度的导电物质60要具有以下特性：(1)与钝化层40、第一电极30和第二电极50形成良好的粘接；(2)有良好的导电性能，将第一电极30和第二电极50形成上下导通；(3)与周围的结构具有相当的硬度，在芯片封装焊接时，只有导电物质60的硬度≥80HBS，导电物质60才不因为挤压而与周围的钝化层40、第一电极30和第二电极50产生缝隙，不会形成新的空洞。
为了满足导电物质60的上述特性，本发明导电物质60选自镍、铬、钛、钨中的一种或几种。具体的，本发明的导电物质60通过蒸镀的方法填充在电极孔洞内，以使其与钝化层40、第一电极30和第二电极50形成无缝连接。
为了减少导电物质与其他结构之间的孔隙，本发明采用电子束蒸镀或者热蒸发的方法将导电物质填充在电极孔洞内。其中，真空度和镀率对导电物质的膜层致密性、孔隙率、导电性和稳定性起着重要的影响。
若真空度低即蒸镀时气压数值大，则含氧量高，金属粒子容易被氧化，则金属粒子尺寸增大，膜层内孔隙率大，膜层致密性差，导电性差，粘附性能降低，导电物质在各个接触面上成膜时会形成较大的孔隙。若镀率高，金属粒子大且沉积速度快，金属粒子成膜快，与各个接触面的粘附性差，膜层致密性差，孔隙率高，导电性差，稳定性差。优选的，所述导电物质的制成真空度(蒸镀时气压)≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。更优的，所述导电物质的制成真空度为1.0*10-6～1.0*10-4Pa，镀率为1.0～1.5埃/秒。
优选的，所述电极孔洞的形状为梯形，即所述电极孔洞的侧壁与钝化层40的表面具有预设的夹角θ1。其中，所述夹角θ1对于导电物质60的效果起着重要的作用；若夹角θ1太小，则导电物质60在蒸镀的时候容易与钝化层40产生裂缝，设置在导电物质60上的第二电极50也容易与导电物质60断开；若夹角θ1太大，则电极孔洞的开口很宽，即电极孔洞的面积过大，这样反而会增加芯片的空洞率，降低芯片的焊接性。
优选的，所述夹角θ1为115～145°。更优的，所述夹角θ1为125～135°。
参见图2，本发明的发光结构20包括依次设置的外延层、透明导电层24、反射层25和保护层26，所述外延层包括依次设置的第一半导体层21、有源层22和第二半导体层23，其中，所述发光结构20还包括第一凹孔27和第二凹孔28，所述第一凹孔27从保护层26刻蚀至第一半导体层21，所述第二凹孔28从保护层26刻蚀至反射层25的表面。
参见图3，所述第一电极30包括N型第一电极31和P型第一电极32，所述N型第一电极31设置在保护层26和第一凹孔27的第一半导体层21上，所述P型第一电极32设置在第二凹孔28的反射层25上。所述保护层26用于隔开N型第一电极31和P型第一电极32，以防止芯片短路。优选的，所述保护层26由致密性好的绝缘层材料制成。优选的，所述保护层26的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。
其中，位于第一凹孔27内的那部分N型第一电极31，其水平面高度略低于保护层26，形成第三凹孔33，本发明保护层26覆盖在第三凹孔33以外的发光结构20上。
参见图4，所述钝化层40设置在第一电极30上，并将第三凹孔33和第二凹孔28填平；其中，钝化层40的电极孔洞对应设置在第三凹孔33和第二凹孔28的上方，这样填充在电极孔洞内的导电物质60才起到良好的支撑作用，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
具体的，所述电极孔洞包括第一电极孔洞41和第二电极孔洞，所述第一电极孔洞41对应设于第三凹孔33的上方，所述第二电极孔洞至少包括N型第二电极孔洞42和P型第二电极孔洞43，所述N型第二电极孔洞42刻蚀至N型第一电极31的表面，所述P型第二电极孔洞43刻蚀至P型第一电极32的表面。具体的，填充在N型第二电极孔洞42内的导电物质60与N型第一电极31导电连接，填充在P型第二电极孔洞43内的导电物质60与P型第一电极32导电连接，而填充在第一电极孔洞41内的导电物质60可以与N型第一电极31导电连接，也可以不与N型第一电极31导电连接，其主要取决于第一电极孔洞41的深度。为了减少空洞率，第一电极孔洞41和第二电极孔洞42的深度相同，因此填充在第一电极孔洞41内的导电物质60一般不与N型第一电极31形成导电连接。
其中，所述第二电极50包括N型第二电极51和P型第二电极52，所述N型第二电极51设置在第一电极孔洞41和N型第二电极孔洞42上，所述P型第二电极52设置在P型第二电极孔洞43上，其中，填充在N型第二电极孔洞42内的导电物质60将N型第二电极51和N型第一电极31形成导电连接，填充在P型第二电极孔洞43内的导电物质60将P型第二电极52导和P型第一电极32形成导电连接。
由此可知，导电物质60的厚度取决于电极孔洞的深度，电极孔洞的深度取决于钝化层40的厚度，若钝化层40的厚度太薄，即导电物质60的厚度太薄，则芯片容易漏电，导电物质60的导电性会受到影响，从而影响芯片的电压，且导电物质60的填充效果下降，空洞率增加，焊接性降低；若钝化层40的厚度太厚，即导电物质60的厚度太厚，则成本增加，且导电物质60与钝化层40容易出现裂缝，空洞率反而增加，焊接性也下降。优选的，导电物质60的厚度为0.6～1.2μm。更优的，导电物质60的厚度为0.7～1.0μm。
本发明的第二电极50用于焊接封装，因此其面积受封装基板和封装工艺的影响，为了提高焊接效率和焊接效果，N型第二电极51和P型第二电极52的面积相等，且高度在同一水平面上。本发明的第一电极30用于芯片的电流扩展，起到降电压和提亮度的作用。优选的，第一电极30的材料选自Cr、Ni、Al、Ti、Pt、Au中的一种或几种；第二电极50的材料选自Cr、Ni、Al、Ti、Pt、Au、Sn中的一种或几种。
由于第一电极30的底层需要与保护层26、外延层具有良好的粘接作用，因此第一电极30的底层选用Cr或Ti；而第一电极30的顶层需要在钝化层40刻蚀时具有保护下方金属的作用，且第一电极30的顶层需要与第二电极50、钝化层40具有良好的粘接作用，因此第一电极30的顶层选用Pt、Au、Ti。优选的，所述第一电极30为Cr/Al/Ti/Pt/Au/Ti叠层结构，具有一定的反射率，可将外延层发出的光反射到衬底10一侧。
参见图5，所述第二电极50为叠层结构，包括导电层51和表层52，所述导电层51的材料选自Cr、Ni、Al、Ti、Pt中的一种或几种，所述表层52为叠层结构，包括多层Sn/Au叠层。
所述表层将纯金与纯锡复合形成Sn/Au叠层，通过不同比例的Au、Sn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率。
具体的，当封装基板被加热至适合的共晶温度时，金或银元素会渗透到表层，以改变表层的组分，从而提高表层的熔点，令表层固化并将倒装LED芯片紧固的焊接在封装基板上。本发明Au-Sn共晶焊的优点包括：(1)降低热阻，锡(Sn)和金(Au)材料都是金属材料，导热好；(2)提供光效，LED发光效率和热阻成反比；(3)提高效率，LED共晶一次固晶成型；(4)粘结强度大于银胶固晶，大幅减少掉晶现象。
其中，Sn/Au叠层中Sn的厚度和Au的厚度决定了Sn/Au叠层中Sn和Au的比例，由于本发明的表层通过不同比例的AuSn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率，其中，Au和Sn的质量百分比在(15％～30％)：(70％～85％)范围内，Au和Sn才能形成稳定的共晶化合物。因此，Sn/Au叠层中Sn的厚度和Au的厚度不能太厚也不能太薄，优选的，Sn/Au叠层中，Sn的厚度为a1，Au的厚度为b1，其中，a1：b1＝(15～30)：(70～85)。更优的，a1：b1＝(18～25)：(75～82)。
优选的，Sn/Au叠层中Sn的厚度为0.2～0.4μm，Au的厚度为1～1.5μm。
其中，表层的总厚度对降低表层和封装基板之间的封装空洞率也起着重要的作用；若表层的厚度太薄，则起不到降低封装空洞率的作用；若表层的厚度太厚，则增加制备难度和生产成本。
优选的，所述表层包括3～10层Sn/Au叠层。更优的，所述表层包括3～5层Sn/Au叠层。
所述反射层25为金属反射层，其将外延层发出的光反射到衬底10一侧，以提高倒装LED芯片的出光效率。
优选的，所述反射层25包括Ag层以及Ag层保护层，其中，Ag层保护层覆盖在Ag层上，以防Ag层在保护层26沉积时发生氧化、以及防止保护层26刻蚀时Ag层被刻蚀。
优选的，所述Ag层保护层的材料选自Ti、W、Al、Ni、Pt中的一种或几种金属。
参见图6，作为本发明的优选方案2，本发明提供的一种易于焊接的倒装LED芯片，包括衬底10、设于衬底10上的发光结构20、设于发光结构20上第一电极30、设于发光结构20和第一电极30上的钝化层40、以及设于钝化层40上第二电极50，所述钝化层40设有至少两个电极孔洞，所述电极孔洞刻蚀至第一电极30的表面，所述第二电极50填充在所述电极孔洞内并与第一电极30形成导电连接，所述第二电极50设有至少两个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述填充孔洞内填充有预设硬度的导电物质60；其中，所述导电物质60与第二电极50的表面齐平，并与第二电极50形成无缝连接；所述导电物质60的硬度≥80HBS。
具体的，钝化层40是倒装LED芯片的必要结构，其用于保护发光结构20，避免水汽、灰尘等进入发光结构20，同时避免芯片短路。为了保证第一电极30能够与第二电极50形成导电连接，必须对钝化层40进行刻蚀，以形成电极孔洞。由于倒装LED芯片直接将第二电极50的金属沉积在钝化层40的电极孔洞内，以使第一电极30能够与第二电极50形成导电连接。但在封装焊接时，倒装LED芯片上会施加一个下压力，由于钝化层40与第一电极30和第二电极50的金属硬度不同，因此第二电极50与封装基板上会产生大量的空洞，影响封装良率。
本发明的钝化层40由致密性好的绝缘层材料制成。优选的，所述钝化层40的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。更优的，所述钝化层40为DBR层。
本发明在第二电极50上形成与电极孔洞位置对应的填充孔洞，并将具有预设硬度的导电物质60填充在填充孔洞内，不仅要将第二电极50填平，还要将第二电极50和封装基板形成导电连接，更重要的是本发明的导电物质60可以支撑第二电极50，避免第二电极50在挤压与封装基板产生缝隙，进而减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
本发明具有预设硬度的导电物质60要具有以下特性：(1)与第二电极50形成良好的粘接；(2)有良好的导电性能，将导电基板和第二电极50形成上下导通；(3)与周围的结构具有相当的硬度，在芯片封装焊接时，只有导电物质60的硬度≥80HBS，导电物质60才不因为挤压而与第二电极50和封装基板产生缝隙，不会形成新的空洞。
为了满足导电物质60的上述特性，本发明的导镍电物质选自镍、铬、钛、钨中的一种或几种。具体的，本发明的导电物质60通过蒸镀的方法填充在填充孔洞内，以使其第二电极50形成无缝连接。
为了减少导电物质与其他结构之间的孔隙，本发明采用电子束蒸镀或者热蒸发的方法将导电物质填充在电极孔洞内。其中，真空度和镀率对导电物质的膜层致密性、孔隙率、导电性和稳定性起着重要的影响。
若真空度低即蒸镀时气压数值大，则含氧量高，金属粒子容易被氧化，则金属粒子尺寸增大，膜层内孔隙率大，膜层致密性差，导电性差，粘附性能降低，导电物质在各个接触面上成膜时会形成较大的孔隙。若镀率高，金属粒子大且沉积速度快，金属粒子成膜快，与各个接触面的粘附性差，膜层致密性差，孔隙率高，导电性差，稳定性差。优选的，所述导电物质的制成真空度(蒸镀时气压)≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。更优的，所述导电物质的制成真空度为1.0*10-6～1.0*10-4Pa，镀率为1.0～1.5埃/秒。
优选的，所述填充孔洞的形状为梯形，即所述填充孔洞的侧壁与第二电极50的表面具有预设的夹角θ2。其中，所述夹角θ2对于导电物质60的效果起着重要的作用；若夹角θ2太小，则导电物质60在蒸镀的时候容易第二电极50产生裂缝；若夹角θ2太大，则填充孔洞的开口很宽，即填充孔洞的面积过大，不仅影响芯片的电压，还会增加芯片的空洞率，降低芯片的焊接性。
优选的，所述夹角θ2为115～145°。更优的，所述夹角θ2为125～135°。
参见图2，本发明的发光结构20包括依次设置的外延层、透明导电层24、反射层25和保护层26，所述外延层包括依次设置的第一半导体层21、有源层22和第二半导体层23，其中，所述发光结构20还包括第一凹孔27和第二凹孔28，所述第一凹孔27从保护层26刻蚀至第一半导体层21，所述第二凹孔28从保护层26刻蚀至反射层25的表面。
参见图3，所述第一电极30包括N型第一电极31和P型第一电极32，所述N型第一电极31设置在保护层26和第一凹孔27的第一半导体层21上，所述P型第一电极32设置在第二凹孔28的反射层25上。所述保护层26用于隔开N型第一电极31和P型第一电极32，以防止芯片短路。优选的，所述保护层26由致密性好的绝缘层材料制成。优选的，所述保护层26的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。
其中，位于第一凹孔27内的那部分N型第一电极31，其水平面高度略低于保护层26，形成第三凹孔33；本发明保护层26覆盖在第三凹孔33以外的发光结构20上的面积要尽可能大，这样可以降低凹孔的比例，降低空洞率，提高可焊性。
参见图4，所述钝化层40设置在第一电极30上，并将第三凹孔33和第二凹孔28填平；其中，钝化层40的电极孔洞对应设置在第三凹孔33和第二凹孔28的上方，这样填充在电极孔洞内的第二电极50才能与第一电极30形成导电连接。
具体的，所述电极孔洞包括第一电极孔洞41和第二电极孔洞42，所述第一电极孔洞41对应设于第三凹孔33的上方，所述第二电极孔洞42至少包括N型第二电极孔洞42和P型第二电极孔洞43，所述N型第二电极孔洞42刻蚀至N型第一电极31的表面，所述P型第二电极孔洞43刻蚀至P型第一电极32的表面。
其中，所述第二电极50包括N型第二电极51和P型第二电极52，所述N型第二电极51设置在钝化层40上并填充到第一电极孔洞41和N型第二电极孔洞42内，并与N型第一电极31形成导电连接；所述P型第二电极52设置在钝化层40上并填充到P型第二电极孔洞43内，并与P型第一电极32形成导电连接。
参见图7，所述填充孔洞包括第一填充孔洞53和第二填充孔洞，所述第一填充孔洞53对应设于第一电极孔洞41的上方，所述第二填充孔洞54对应设于第二电极孔洞的上方。具体的，所述第二填充通孔包括N型第二填充通孔54和P型第二填充通孔55，所述N型第二电极51设有所述第一填充孔洞53和N型第二填充孔洞54，所述P型第二电极52设有所述P型第二填充孔洞55；填充在第一填充孔洞53和第二填充孔洞内的填充物质可以抵消钝化层40上第一电极孔洞41和第二电极孔洞42内第二电极50硬度不够、支撑力不足的影响，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
导电物质60的厚度取决于填充孔洞的深度，而填充孔洞的深度取决于第二电极50的厚度，若导电物质60的厚度太薄，导电物质60的导电性会受到影响，从而影响芯片的电压，且导电物质60的填充效果下降，空洞率增加，焊接性降低；若电物质的厚度太厚，则第二电极50的厚度也要相应增加，从而成本增加，且导电物质60与第二电极50容易出现裂缝，空洞率反而增加，焊接性也下降。优选的，导电物质60的厚度为0.6～1.2μm。更优的，导电物质60的厚度为0.7～1.0μm。
本发明的第二电极50用于焊接封装，因此其面积受封装基板和封装工艺的影响，为了提高焊接效率和焊接效果，N型第二电极51和P型第二电极52的面积相等，且高度在同一水平面上。本发明的第一电极30用于芯片的电流扩展，起到降电压和提亮度的作用。优选的，第一电极30的材料选自Cr、Ni、Al、Ti、Pt、Au中的一种或几种；第二电极50的材料选自Cr、Ni、Al、Ti、Pt、Au、Sn中的一种或几种。
由于第一电极30的底层需要与保护层26、外延层具有良好的粘接作用，因此第一电极30的底层选用Cr或Ti；而第一电极30的顶层需要在钝化层40刻蚀时具有保护下方金属的作用，且第一电极30的顶层需要与第二电极50、钝化层40具有良好的粘接作用，因此第一电极30的顶层选用Pt、Au、Ti。优选的，所述第一电极30为Cr/Al/Ti/Pt/Au/Ti叠层结构，具有一定的反射率，可将外延层发出的光反射到衬底10一侧。
参见图5，所述第二电极50为叠层结构，包括导电层51和表层52，所述导电层51的材料选自Cr、Ni、Al、Ti、Pt中的一种或几种，所述表层52为叠层结构，包括多层Sn/Au叠层。
所述表层将纯金与纯锡复合形成Sn/Au叠层，通过不同比例的Au、Sn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率。
具体的，当封装基板被加热至适合的共晶温度时，金或银元素会渗透到表层，以改变表层的组分，从而提高表层的熔点，令表层固化并将倒装LED芯片紧固的焊接在封装基板上。本发明Au-Sn共晶焊的优点包括：(1)降低热阻，锡(Sn)和金(Au)材料都是金属材料，导热好；(2)提供光效，LED发光效率和热阻成反比；(3)提高效率，LED共晶一次固晶成型；(4)粘结强度大于银胶固晶，大幅减少掉晶现象。
其中，Sn/Au叠层中Sn的厚度和Au的厚度决定了Sn/Au叠层中Sn和Au的比例，由于本发明的表层通过不同比例的AuSn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率，其中，Au和Sn的质量百分比在(15％～30％)：(70％～85％)范围内，Au和Sn才能形成稳定的共晶化合物。因此，Sn/Au叠层中Sn的厚度和Au的厚度不能太厚也不能太薄，优选的，Sn/Au叠层中，Sn的厚度为a1，Au的厚度为b1，其中，a1：b1＝(15～30)：(70～85)。更优的，a1：b1＝(18～25)：(75～82)。
优选的，Sn/Au叠层中Sn的厚度为0.2～0.4μm，Au的厚度为1～1.5μm。
其中，表层的总厚度对降低表层和封装基板之间的封装空洞率也起着重要的作用；若表层的厚度太薄，则起不到降低封装空洞率的作用；若表层的厚度太厚，则增加制备难度和生产成本。
优选的，所述表层包括3～10层Sn/Au叠层。更优的，所述表层包括3～5层Sn/Au叠层。
所述反射层25为金属反射层25，其将外延层发出的光反射到衬底10一侧，以提高倒装LED芯片的出光效率。
优选的，所述反射层25包括Ag层以及Ag层保护层，其中，Ag层保护层覆盖在Ag层上，以防Ag层在保护层26沉积时发生氧化、以及防止保护层26刻蚀时Ag层被刻蚀。
优选的，所述Ag层保护层的材料选自Ti、W、Al、Ni、Pt中的一种或几种金属。
参见图8，作为本发明的优选方案3，本发明提供的一种易于焊接的倒装LED芯片，包括衬底10、设于衬底10上的发光结构20、设于发光结构20上第一电极30、设于发光结构20和第一电极30上的钝化层40、以及设于钝化层40上第二电极50，所述钝化层40设有至少一个电极孔洞，所述第二电极50设有至少一个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述电极孔洞和填充孔洞内均填充有预设硬度的导电物质60；其中，填充在电极孔洞内的导电物质60与钝化层40的表面齐平，并将第一电极30和第二电极50形成导电连接，且与钝化层40、第一电极30和第二电极50形成无缝连接；填充在填充孔洞内的导电物质60与第二电极50的表面齐平，并与第二电极50形成无缝连接；所述导电物质60的硬度≥80HBS。
具体的，钝化层40是倒装LED芯片的必要结构，其用于保护发光结构20，避免水汽、灰尘等进入发光结构20，同时避免芯片短路。为了保证第一电极30能够与第二电极50形成导电连接，必须对钝化层40进行刻蚀，以形成电极孔洞。由于倒装LED芯片直接将第二电极50的金属沉积在钝化层40的电极孔洞内，以使第一电极30能够与第二电极50形成导电连接。但在封装焊接时，倒装LED芯片上会施加一个下压力，由于钝化层40与第一电极30和第二电极50的金属硬度不同，因此第二电极50与封装基板上会产生大量的空洞，影响封装良率。
本发明的钝化层40由致密性好的绝缘层材料制成。优选的，所述钝化层40的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。更优的，所述钝化层40为DBR层。
本发明将具有预设硬度的导电物质60填充在钝化层40的电极孔洞内，不仅要将钝化层40填平，还要将第一电极30和第二电极50形成导电连接，更重要的是本发明的导电物质60可以支撑第一电极30和第二电极50，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
进一步地，本发明在第二电极50上形成与电极孔洞位置对应的填充孔洞，并将导电物质60填充在填充孔洞内，不仅要将第二电极50填平，还要将第二电极50和封装基板形成导电连接，更重要的是本发明的导电物质60可以支撑第二电极50，避免第二电极50在挤压与封装基板产生缝隙，进而减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
本发明具有预设硬度的导电物质60要具有以下特性：(1)与第二电极50形成良好的粘接；(2)有良好的导电性能，将导电基板和第二电极50形成上下导通；(3)与周围的结构具有相当的硬度，在芯片封装焊接时，只有导电物质60的硬度≥80HBS，导电物质60才不因为挤压而与第二电极50和封装基板产生缝隙，不会形成新的空洞。
为了满足导电物质60的上述特性，本发明的导镍电物质选自镍、铬、钛、钨中的一种或几种。具体的，本发明的导电物质60通过蒸镀的方法填充在电极孔洞内，以使其与钝化层40、第一电极30和第二电极50形成无缝连接。同样的，本发明的导电物质60通过蒸镀的方法填充在填充孔洞内，以使其第二电极50形成无缝连接。
为了减少导电物质与其他结构之间的孔隙，本发明采用电子束蒸镀或者热蒸发的方法将导电物质填充在电极孔洞内。其中，真空度和镀率对导电物质的膜层致密性、孔隙率、导电性和稳定性起着重要的影响。
若真空度低即蒸镀时气压数值大，则含氧量高，金属粒子容易被氧化，则金属粒子尺寸增大，膜层内孔隙率大，膜层致密性差，导电性差，粘附性能降低，导电物质在各个接触面上成膜时会形成较大的孔隙。若镀率高，金属粒子大且沉积速度快，金属粒子成膜快，与各个接触面的粘附性差，膜层致密性差，孔隙率高，导电性差，稳定性差。优选的，所述导电物质的制成真空度(蒸镀时气压)≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。更优的，所述导电物质的制成真空度为1.0*10-6～1.0*10-4Pa，镀率为1.0～1.5埃/秒。
优选的，所述电极孔洞的形状为梯形，即所述电极孔洞的侧壁与钝化层40的表面具有预设的夹角θ1。其中，所述夹角θ1对于导电物质60的效果起着重要的作用；若夹角θ1太小，则导电物质60在蒸镀的时候容易与钝化层40产生裂缝，设置在导电物质60上的第二电极50也容易与导电物质60断开；若夹角θ1太大，则电极孔洞的开口很宽，即电极孔洞的面积过大，这样反而会增加芯片的空洞率，降低芯片的焊接性。
优选的，所述夹角θ1为115～145°。更优的，所述夹角θ1为125～135°。优选的，所述填充孔洞的形状为梯形，即所述填充孔洞的侧壁与第二电极50的表面具有预设的夹角θ2。其中，所述夹角θ2对于导电物质60的效果起着重要的作用；若夹角θ2太小，则导电物质60在蒸镀的时候容易第二电极50产生裂缝；若夹角θ2太大，则填充孔洞的开口很宽，即填充孔洞的面积过大，不仅影响芯片的电压，还会增加芯片的空洞率，降低芯片的焊接性。
优选的，所述夹角θ2为115～145°。更优的，所述夹角θ2为125～135°。
参见图2，本发明的发光结构20包括依次设置的外延层、透明导电层24、反射层25和保护层26，所述外延层包括依次设置的第一半导体层21、有源层22和第二半导体层23，其中，所述发光结构20还包括第一凹孔27和第二凹孔28，所述第一凹孔27从保护层26刻蚀至第一半导体层21，所述第二凹孔28从保护层26刻蚀至反射层25的表面。
参见图3，所述第一电极30包括N型第一电极31和P型第一电极32，所述N型第一电极31设置在保护层26和第一凹孔27的第一半导体层21上，所述P型第一电极32设置在第二凹孔28的反射层25上。所述保护层26用于隔开N型第一电极31和P型第一电极32，以防止芯片短路。优选的，所述保护层26由致密性好的绝缘层材料制成。优选的，所述保护层26的材料选自SiO2、TiO5、SiNx、SiON中的一种或几种。
参见图4，位于第一凹孔27内的那部分N型第一电极31，其水平面高度略低于保护层26，形成第三凹孔33；本发明保护层26覆盖在第三凹孔33以外的发光结构20上的面积要尽可能大，这样可以降低凹孔的比例，降低空洞率，提高可焊性。
所述钝化层40设置在第一电极30上，并将第三凹孔33和第二凹孔28填平；其中，钝化层40的电极孔洞对应设置在第三凹孔33和第二凹孔28的上方，这样填充在电极孔洞内的导电物质60才起到良好的支撑作用，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
其中，所述电极孔洞包括第一电极孔洞41和第二电极孔洞42，所述第一电极孔洞41对应设于第三凹孔33的上方，所述第二电极孔洞42至少包括N型第二电极孔洞42和P型第二电极孔洞43，所述N型第二电极孔洞42刻蚀至N型第一电极31的表面，所述P型第二电极孔洞43刻蚀至P型第一电极32的表面。具体的，填充在N型第二电极孔洞42内的导电物质60与N型第一电极31导电连接，填充在P型第二电极孔洞43内的导电物质60与P型第一电极32导电连接，而填充在第一电极孔洞41内的导电物质60可以与N型第一电极31导电连接，也可以不与N型第一电极31导电连接，其主要取决于第一电极孔洞41的深度。为了减少空洞率，第一电极孔洞41和第二电极孔洞42的深度相同，因此填充在第一电极孔洞41内的导电物质60一般不与N型第一电极31形成导电连接。
具体的，所述第二电极50包括N型第二电极51和P型第二电极52，所述N型第二电极51设置在第一电极孔洞41和N型第二电极孔洞42上，所述P型第二电极52设置在P型第二电极孔洞43上，其中，填充在N型第二电极孔洞42内的导电物质60将N型第二电极51和N型第一电极31形成导电连接，填充在P型第二孔洞内的导电物质60将P型第二电极52导和P型第一电极32形成导电连接。
参见图9，所述填充孔洞包括第一填充孔洞53和第二填充孔洞，所述第一填充孔洞53对应设于第一电极孔洞41的上方，所述第二填充孔洞对应设于第二电极孔洞42的上方。具体的，所述第二填充通孔包括N型第二填充通孔54和P型第二填充通孔55，所述N型第二电极51设有所述第一填充孔洞53和N型第二填充孔洞54，所述P型第二电极52设有所述P型第二填充孔洞55；填充在第一填充孔洞53和第二填充孔洞内的填充物质可以抵消钝化层40上第一电极孔洞41和第二电极孔洞42内第二电极50硬度不够、支撑力不足的影响，减少封装焊接时第二电极50与封装基板之间的空洞率，提高芯片的焊接性能。
填充在电极孔洞的导电物质60的厚度取决于电极孔洞的深度，电极孔洞的深度取决于钝化层40的厚度，若钝化层40的厚度太薄，即导电物质60的厚度太薄，则芯片容易漏电，导电物质60的导电性会受到影响，从而影响芯片的电压，且导电物质60的填充效果下降，空洞率增加，焊接性降低；若钝化层40的厚度太厚，即导电物质60的厚度太厚，则成本增加，且导电物质60与钝化层40容易出现裂缝，空洞率反而增加，焊接性也下降。优选的，导电物质60的厚度为0.6～1.2μm。更优的，导电物质60的厚度为0.7～1.0μm。
同样的，填充在填充孔洞的导电物质60的厚度取决于填充孔洞的深度，而填充孔洞的深度取决于第二电极50的厚度，若导电物质60的厚度太薄，导电物质60的导电性会受到影响，从而影响芯片的电压，且导电物质60的填充效果下降，空洞率增加，焊接性降低；若电物质的厚度太厚，则第二电极50的厚度也要相应增加，从而成本增加，且导电物质60与第二电极50容易出现裂缝，空洞率反而增加，焊接性也下降。优选的，导电物质60的厚度为0.6～1.2μm。更优的，导电物质60的厚度为0.7～1.0μm。
本发明的第二电极50用于焊接封装，因此其面积受封装基板和封装工艺的影响，为了提高焊接效率和焊接效果，N型第二电极51和P型第二电极52的面积相等，且高度在同一水平面上。本发明的第一电极30用于芯片的电流扩展，起到降电压和提亮度的作用。优选的，第一电极30的材料选自Cr、Ni、Al、Ti、Pt、Au中的一种或几种；第二电极50的材料选自Cr、Ni、Al、Ti、Pt、Au、Sn中的一种或几种。
由于第一电极30的底层需要与保护层26、外延层具有良好的粘接作用，因此第一电极30的底层选用Cr或Ti；而第一电极30的顶层需要在钝化层40刻蚀时具有保护下方金属的作用，且第一电极30的顶层需要与第二电极50、钝化层40具有良好的粘接作用，因此第一电极30的顶层选用Pt、Au、Ti。优选的，所述第一电极30为Cr/Al/Ti/Pt/Au/Ti叠层结构，具有一定的反射率，可将外延层发出的光反射到衬底10一侧。
参见图5，所述第二电极50为叠层结构，包括导电层51和表层52，所述导电层51的材料选自Cr、Ni、Al、Ti、Pt中的一种或几种，所述表层52为叠层结构，包括多层Sn/Au叠层。
所述表层将纯金与纯锡复合形成Sn/Au叠层，通过不同比例的Au、Sn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率。
具体的，当封装基板被加热至适合的共晶温度时，金或银元素会渗透到表层，以改变表层的组分，从而提高表层的熔点，令表层固化并将倒装LED芯片紧固的焊接在封装基板上。本发明Au-Sn共晶焊的优点包括：(1)降低热阻，锡(Sn)和金(Au)材料都是金属材料，导热好；(2)提供光效，LED发光效率和热阻成反比；(3)提高效率，LED共晶一次固晶成型；(4)粘结强度大于银胶固晶，大幅减少掉晶现象。
其中，Sn/Au叠层中Sn的厚度和Au的厚度决定了Sn/Au叠层中Sn和Au的比例，由于本发明的表层通过不同比例的AuSn复合来消除表层的应力，提升表层金属和封装基板之间的润湿性能，从而降低表层和封装基板之间的封装空洞率，其中，Au和Sn的质量百分比在(15％～30％)：(70％～85％)范围内，Au和Sn才能形成稳定的共晶化合物。因此，Sn/Au叠层中Sn的厚度和Au的厚度不能太厚也不能太薄，优选的，Sn/Au叠层中，Sn的厚度为a1，Au的厚度为b1，其中，a1：b1＝(15～30)：(70～85)。更优的，a1：b1＝(18～25)：(75～82)。
优选的，Sn/Au叠层中Sn的厚度为0.2～0.4μm，Au的厚度为1～1.5μm。
其中，表层的总厚度对降低表层和封装基板之间的封装空洞率也起着重要的作用；若表层的厚度太薄，则起不到降低封装空洞率的作用；若表层的厚度太厚，则增加制备难度和生产成本。
优选的，所述表层包括3～10层Sn/Au叠层。更优的，所述表层包括3～5层Sn/Au叠层。
所述反射层25为金属反射层25，其将外延层发出的光反射到衬底10一侧，以提高倒装LED芯片的出光效率。
优选的，所述反射层25包括Ag层以及Ag层保护层，其中，Ag层保护层覆盖在Ag层上，以防Ag层在保护层26沉积时发生氧化、以及防止保护层26刻蚀时Ag层被刻蚀。
优选的，所述Ag层保护层的材料选自Ti、W、Al、Ni、Pt中的一种或几种金属。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，其特征在于，所述钝化层设有至少一个电极孔洞，所述电极孔洞内填充有预设硬度的导电物质；
其中，所述导电物质与钝化层的表面齐平，并将第一电极和第二电极形成导电连接，且与钝化层、第一电极和第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
2.如权利要求1所述的易于焊接的倒装LED芯片，其特征在于，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在电极孔洞内，以使其与钝化层、第一电极和第二电极形成无缝连接；
其中，所述导电物质的制成真空度≥1.0*10-4Pa，镀率为0.8～2.0埃/秒。
3.如权利要求1所述的易于焊接的倒装LED芯片，其特征在于，所述电极孔洞的侧壁与钝化层的表面具有预设的夹角θ1，所述夹角θ1为115～145°。
4.一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，其特征在于，所述钝化层设有至少两个电极孔洞，所述电极孔洞刻蚀至第一电极的表面，所述第二电极填充在所述电极孔洞内并与第一电极形成导电连接，所述第二电极设有至少两个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述填充孔洞内填充有预设硬度的导电物质；
其中，所述导电物质与第二电极的表面齐平，并与第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
5.如权利要求4所述的易于焊接的倒装LED芯片，其特征在于，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在填充孔洞内，以使其与第二电极形成无缝连接；
其中，所述导电物质的制成真空度≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。
6.如权利要求4所述的易于焊接的倒装LED芯片，其特征在于，所述填充孔洞的侧壁与第二电极的表面具有预设的夹角θ2，所述夹角θ2为115～145°。
7.一种易于焊接的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上第一电极、设于发光结构和第一电极上的钝化层、以及设于钝化层上第二电极，其特征在于，所述钝化层设有至少一个电极孔洞，所述第二电极设有至少一个填充孔洞，所述填充孔洞对应设置在电极孔洞的上方，所述电极孔洞和填充孔洞内均填充有预设硬度的导电物质；
其中，填充在电极孔洞内的导电物质与钝化层的表面齐平，并将第一电极和第二电极形成导电连接，且与钝化层、第一电极和第二电极形成无缝连接；填充在填充孔洞内的导电物质与第二电极的表面齐平，并与第二电极形成无缝连接；
所述导电物质的硬度≥80HBS。
8.如权利要求7所述的易于焊接的倒装LED芯片，其特征在于，所述导电物质选自镍、铬、钛、钨中的一种或几种；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在电极孔洞内，以使其与钝化层、第一电极和第二电极形成无缝连接；
所述导电物质通过电子束蒸镀或者热蒸发的方法填充在填充孔洞内，以使其与第二电极形成无缝连接；
其中，所述导电物质的制成真空度≤1.0*10-4Pa，镀率为0.8～2.0埃/秒。
9.如权利要求7所述的易于焊接的倒装LED芯片，其特征在于，所述电极孔洞的侧壁与钝化层的表面具有预设的夹角θ1，所述夹角θ1为115～145°；
所述填充孔洞的侧壁与第二电极的表面具有预设的夹角θ2，所述夹角θ2为115～145°。
10.如权利要求7所述的易于焊接的倒装LED芯片，其特征在于，填充在电极孔洞和填充孔洞内的导电物质的厚度均为0.6～1.2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110070402.9A CN112802939A (zh) | 2021-01-19 | 2021-01-19 | 一种易于焊接的倒装led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110070402.9A CN112802939A (zh) | 2021-01-19 | 2021-01-19 | 一种易于焊接的倒装led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112802939A true CN112802939A (zh) | 2021-05-14 |
Family
ID=75810492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110070402.9A Pending CN112802939A (zh) | 2021-01-19 | 2021-01-19 | 一种易于焊接的倒装led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802939A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147631A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Works Ltd | 半導体装置およびその評価方法 |
| CN103430335A (zh) * | 2011-03-10 | 2013-12-04 | 同和电子科技有限公司 | 半导体发光二极管及其制造方法 |
| CN204927275U (zh) * | 2015-09-10 | 2015-12-30 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构 |
| CN108428665A (zh) * | 2018-04-09 | 2018-08-21 | 孙田田 | 一种叠层芯片集成封装工艺 |
| CN214280006U (zh) * | 2021-01-19 | 2021-09-24 | 佛山市国星半导体技术有限公司 | 一种易于焊接的倒装led芯片 |
-
2021
- 2021-01-19 CN CN202110070402.9A patent/CN112802939A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147631A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Works Ltd | 半導体装置およびその評価方法 |
| CN103430335A (zh) * | 2011-03-10 | 2013-12-04 | 同和电子科技有限公司 | 半导体发光二极管及其制造方法 |
| CN204927275U (zh) * | 2015-09-10 | 2015-12-30 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构 |
| CN108428665A (zh) * | 2018-04-09 | 2018-08-21 | 孙田田 | 一种叠层芯片集成封装工艺 |
| CN214280006U (zh) * | 2021-01-19 | 2021-09-24 | 佛山市国星半导体技术有限公司 | 一种易于焊接的倒装led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6049644B2 (ja) | Ｌｅｄ発光装置及びその製造方法 | |
| TWI397193B (zh) | Light emitting diode chip element with heat dissipation substrate and method for making the same | |
| JP5226047B2 (ja) | 半導体発光素子の実装方法 | |
| JP4411695B2 (ja) | 窒化物半導体発光素子 | |
| US20220285596A1 (en) | Light-emitting device | |
| CN1603054A (zh) | 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法 | |
| JPWO2014064871A1 (ja) | 発光装置およびその製造方法ならびに発光装置実装体 | |
| CN205159366U (zh) | 发光元件 | |
| CN111769190B (zh) | 倒装发光二极管芯片及其制作方法 | |
| JP2019161108A (ja) | 発光装置、発光素子、及び、発光素子の製造方法 | |
| CN103618041A (zh) | 一种esd保护的led封装结构及其封装方法 | |
| CN214280006U (zh) | 一种易于焊接的倒装led芯片 | |
| US11398589B2 (en) | Light emitting device package and light source device | |
| CN112802939A (zh) | 一种易于焊接的倒装led芯片 | |
| CN203503689U (zh) | 覆晶式led芯片 | |
| CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
| JP5766095B2 (ja) | 半導体発光素子 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| JP2019153662A (ja) | 発光装置及びその製造方法 | |
| CN210200756U (zh) | 高压倒装led光源 | |
| CN214411241U (zh) | 一种低空洞率的倒装led芯片 | |
| CN113363373A (zh) | 一种半导体发光元件和发光装置 | |
| CN104752594B (zh) | 一种用于ac‑led芯片结构倒装焊金属层的制作方法 | |
| US8936955B2 (en) | Method for manufacturing light emitting diodes | |
| US20240170630A1 (en) | Led support, preparation method thereof, and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |