CN1603054A - 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法 - Google Patents

锡银金焊料凸点、其制造方法及用其焊接发光装置的方法 Download PDF

Info

Publication number
CN1603054A
CN1603054A CNA2004100899305A CN200410089930A CN1603054A CN 1603054 A CN1603054 A CN 1603054A CN A2004100899305 A CNA2004100899305 A CN A2004100899305A CN 200410089930 A CN200410089930 A CN 200410089930A CN 1603054 A CN1603054 A CN 1603054A
Authority
CN
China
Prior art keywords
film
solder bump
laying
type electrode
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100899305A
Other languages
English (en)
Other versions
CN100413632C (zh
Inventor
崔源璟
蔡秀熙
郭准燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1603054A publication Critical patent/CN1603054A/zh
Application granted granted Critical
Publication of CN100413632C publication Critical patent/CN100413632C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L33/62—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

提供一种焊料凸点及其制造方法，以及使用该焊料凸点制造方法焊接发光装置的方法。具体而言，该焊料凸点由包括第一元素至第三元素的化合物形成，其中第一和第三元素一起形成一种具有多个中间相和固相线的化合物。

Description

锡银金焊料凸点、其制造方法 及用其焊接发光装置的方法
技术领域
本发明涉及一种焊接介质，一种制造该焊接介质的方法，以及一种使用制造焊接介质方法来焊接两部件的方法，尤其涉及一种锡银金焊料凸点及其制造方法，以及使用该焊料凸点焊接发光装置的方法。
背景技术
丝焊已广泛应用于焊接发光装置和底层。在发光装置和底层之间进行丝焊不仅要对发光装置施加激励电压，而且要除去焊接过程中发光装置产生的热量。
在发光装置(例如，LD或LED)中，为了将激励电压保持在低水平，通过其供应电流的沟道优选为具有低电阻。此外，优选地，可快速除去发光装置产生的热量。
同时，随着包含发光装置的芯片的集成度增加，将发光装置连接到底层的线长也增加了。
因为将发光装置连接到底层的导线的线阻与导线的长度成正比，从而导线长度的增加引起了电阻的增加。
因此，当通过导线向发光装置提供电流时，激励电压增加。此外，当由发光装置产生的热量通过导线散热时，散热效率下降，最终导致发光装置的激励电压进一步增加。
因此，近来在发光装置和底层之间使用倒装焊接代替丝焊。
当使用倒装焊接将发光装置连接到底层上时，因为过焊料凸点直接相连，热阻和线阻低于使用丝焊时的情形。
图1示出使用倒装焊接将发光装置焊接到底层的常规技术。
参照图1，标记14和16分别表示发光装置和底层。发光装置14被翻转以焊接到底层16上。发光装置14包括化合物半导体层12和衬底，该化合物半导体层12形成于衬底上。化合物半导体层12包括如N型化合物半导体层(未示出)、P型化合物半导体层(未示出)以及置于两者之间的有源层。第一和第二衬垫层22a、22b形成于底层16上且彼此隔离。第一和第二衬垫层22a、22b分别面对化合物半导体层12的两个区域：其上形成N型电极(未示出)的一个区域，其上形成P型电极(未示出)的另一个区域(向底层16凸出)。一台阶S形成于两区域之间。接触N型电极的一衬垫层18a形成于化合物半导体层12的N型电极的形成区域中，而接触P型电极的衬垫层18b形成于化合物半导体层12的P型电极的形成区域中。此外，面向接触N型电极的底层的衬垫层18a表面的一部分被第一金膜20a覆盖，面向接触P型电极的底层16的衬垫层18b表面的一部分被第二金膜20b覆盖。
第一铂膜24a形成于设置在底层16上的第一衬垫层22a的上表面上，第二铂膜24b形成于第二衬垫层22b的上表面上。第一铂膜24a面向第一金膜20a，第二铂膜24b面向第二金膜20b。第一铂膜24a通过第一金锡焊料凸点26a连接到第一金膜20a，第二铂膜24b通过第二金锡焊料凸点26b连接到第二金膜20b。第一和第二铂膜24a、24b防止锡从第一和第二金锡焊料凸点26a、26b中扩散到第一和第二衬垫层22a、22b中。
在上述常规技术中，第一和第二金锡焊料凸点26a、26b是通过在280℃或更高温度下加热金锡焊料几秒钟而形成的。当在280℃或更高温度下加热金锡焊料时，P型电极的金属层特性改变。从而，P型电极的接触电阻增加，导致发光装置的激励电压升高。
发明内容
本发明提供了一种焊料凸点，该焊料凸点是在低于改变发光装置电极电阻的温度下形成的，并增加了在焊接发光装置和底层之后的处理中的热稳定性。
本发明也提供了一种制造该焊料凸点的方法。
本发明还提供了一种使用该焊料凸点焊接发光装置的方法。
根据本发明的一个方面，提供了一种由包括第一元素至第三元素的化合物形成的焊料凸点，
其中第一元素和第三元素形成一种具有多个中间相和固相线的化合物。第一元素可以是锡。第二元素可以是银。第三元素可以是金、钯、镍、铜和钠中之一。银所占重量在3.3％-8％或3％-7.32％之间，金所占重量在20％-36.63％或29.32％-48.96％之间。
根据本发明的一个方面，提供一种形成焊料凸点的方法，包括：(a)在基衬底上形成第一材料供应膜；(b)在第一材料供应膜上形成二元组合物焊料凸点；以及(c)加热其上形成了焊料凸点的合成结构。第一材料供应膜可以是金膜、钯膜、镍膜、铜膜和钠膜中之一。而且，焊料凸点可以由包括锡银的化合物形成。
银的含量可以在3.3％-8％范围内。
可在205℃-235℃范围内的一个温度下加热该合成结构。
可在上层膜附着于焊料凸点的上部之后执行步骤(c)。可以在焊料凸点的上部和该上层膜之间进一步形成第二材料供应膜。第二材料供应膜可以由金膜、钯膜、镍膜、铜膜和钠膜中之一形成。
根据本发明的一方面，提供一种使用该焊料凸点焊接发光装置的方法，其包括：(a)形成包括P型电极、N型电极以及形成于P型电极和N型电极之间的化合物半导体层的发光装置；(b)在底层上面形成第一衬垫层和第二衬垫层，使第一衬垫层和第二衬垫层彼此隔离；(c)在发光装置上形成与P型电极接触的衬垫层以及与N型电极接触的另一衬垫层；(d)在第一衬垫层上成形第一焊料凸点，在第二衬垫层上成形第二焊料凸点；(e)通过使与P型电极接触的衬垫层和与N型电极接触的衬垫层分别与第一焊料凸点和第二焊料凸点焊接，而将该发光装置焊接到底层上，
其中第一和第二衬垫层包括第一预定材料膜，其在焊接过程中向第一焊料凸点和第二焊料凸点供应预定物质，以增加第一和第二焊料凸点的熔点。
可依次沉积钛膜、铂膜和第一预定材料膜以形成第一和第二衬垫层。
可依次沉积金膜、铂膜和钛膜，以形成与P型电极接触的衬垫层和与N型电极接触的衬垫层。
第一和第二焊料凸点可由锡银形成，银的含量在3.3％-8％范围内。
第一预定材料膜可包括第一元素，其与包含在第一和第二焊料凸点中的一种元素一起形成一种具有多个中间相和固相线的化合物，。
第一元素是金、钯、镍、铜和钠中之一。
步骤(e)可包括以下子步骤：布置发光装置和底层，以使接触N型电极的衬垫层和接触P型电极的衬垫层分别面向第一和第二焊料凸点；使接触N型电极的衬垫层和接触P型电极的衬垫层分别与第一和第二焊料凸点接触；以及在205℃-235℃之间的一温度下加热该合成结构。
其熔点被增加的焊料凸点可由锡银金形成，其中银的含量在3.3％-8％之间，金的含量在20％-36.63％之间。
加热过程中，施加到合成结构上的压力在10克-100克之间。
在与N型电极接触的衬垫层和与P型电极接触的衬垫层上进一步形成第二预定材料膜，并且该第二预定材料膜与第一预定材料膜作用相同。
第二预定材料膜包括第二元素，其与包含在第一和第二焊料中的一种元素一起形成一种具有多个中间相和固相线的化合物，。
第二元素可以是金、钯、镍、铜和钠中之一。
根据本发明，发光装置与底层的倒装焊接在比常规温度更低的温度下进行。从而，本发明解决了在传统倒装焊接过程中会导致激励电压增加的发光装置电极电阻增大问题。此外，根据本发明，倒装焊接过程中形成的焊料凸点的熔点为255℃或更高。从而，在温度低于200℃的后续处理中焊料凸点保持在其初始状态。换句话说，该焊料凸点能保持在热稳定状态。因此，根据本发明，可从发光装置中发出一致的激光束，尤其是可以从LD中发出，而且可提高LD的发射特性和稳定性。
附图说明
通过参考附图对示例性实施例进行的详细描述，本发明的上述和其它特征及优点将会变得更加清楚。附图中：
图1是示出将发光装置焊接到底层的传统焊接方法的剖视图；
图2是示出根据本发明实施例制造的焊料凸点以及使用该焊料凸点将发光装置焊接到底层上的剖视图；
图3至图5是示出根据本发明实施例焊接发光装置工艺的剖视图；
图6是根据本发明实施例在制造焊料凸点中所用焊料的相图；
图7是采用根据本发明实施例的制造焊料凸点的方法形成的焊料凸点的相图。
具体实施方式
下文中，通过参考附图解释本发明的实施例，将详细描述本发明的用于焊接的焊料凸点及其制造方法、以及使用该焊料凸点焊接发光装置的方法。附图中，为了清楚起见，可夸大层和区域的厚度。
在描述将发光装置焊接到底层的方法的实施方式的过程中，将对焊料凸点及其制造方法的实施方式加以描述。
参考图2，附图标记44表示发光装置，例如氮化镓(GaN)化合物半导体激光二极管(LD)或者发光二极管(LED)。该发光装置44包括衬底40和沉积衬底40下表面的化合物半导体层42。衬底40可以是高阻衬底(例如，蓝宝石衬底)或能穿透化合物半导体层42发出的光的透明衬底。化合物半导体层42包括N型化合物半导体层(未示出)和P型化合物半导体层(未示出)。N型化合物半导体层与衬底40接触。P型化合物半导体层面向N型化合物半导体层。发光的有源层(未示出)形成于N型和P型化合物半导体层之间。当发光装置44是LD时，可进一步在有源层和N型化合物半导体层之间形成N型覆盖层，并可进一步在有源层和N型化合物半导体层之间形成P型覆盖层。连接到P型化合物半导体层的P型电极(未示出)形成于化合物半导体层42向下凸出部分上。该化合物半导体层42在台阶(S1)的左边区域中具有N型电极(未示出)。P型电极可形成为平坦状或脊状。一衬垫层(例如，电连接到N型电极的N型电极衬垫层48a)形成于化合物半导体层42的N型电极形成区域。另一衬垫层(例如，电连接到P型电极的P型电极衬垫层48b)形成于化合物半导体层42的P型电极形成区域。第一导体膜50a连接到N型电极衬垫层48a的下表面，第二导体膜50b连接到P型电极衬垫层48b的下表面。N型和P型电极衬垫层48a和48b可以是多层或单层。当N型和P型电极衬垫层48a、48b分别为多层时，N型电极衬垫层48a可以由金膜、铂膜和钛膜组成，其中金膜覆盖N型电极的全部或一部分。在此，依次沉积金膜、铂膜和钛膜。P型电极衬垫层48b可以由金膜、铂膜和钛膜组成，其中金膜覆盖P型电极的全部或一部分。在此，依次沉积金膜、铂膜和钛膜。第一导体膜50a形成于N型电极衬垫层48a的下表面，第二导体膜50b形成于P型电极衬垫层48b的下表面。第一和第二导体膜50a、50b可以是相同的导体膜或者相互不同的导体膜。如果第一和第二导体膜50a、50b是相同的导体膜，它们可以是包括下述焊料凸点中包含的元素的导体膜，例如金膜、钯膜、镍膜、铜膜或钠膜之一。焊料凸点中包含的元素可以是具有多个固相线的元素，因为至少两个中间相存在于包含Sn的相图中。
参考图2，附图标记46表示面向发光装置44的底层。第一和第二衬垫层52、54形成于底层46上并彼此间隔。第一衬垫层52面向N型电极衬垫层48a，而第二衬垫层54面向P型电极衬垫层48b。第一衬垫层52包括依次沉积的第一至第三金属层52a、52b和52c，第二衬垫层54包括依次沉积的第四至第六金属层54a、54b和54c。第一至第三金属层52a、52b和52c可分别与第四至第六金属层54a、54b和54c相同或相异。例如，当第一至第三金属层52a、52b和52c与第四至第六金属层54a、54b和54c相同时，第一和第四金属层52a、54a可以是钛膜，第二和第五金属层52b、54b可以是铂膜，第三和第六金属层52c、54c可以是金膜。第一衬垫层52和第一导体膜50a通过形成于二者之间的第三焊料凸点58a连接在一起，第二衬垫层54和第二导体膜50b通过形成于二者之间的第四焊料凸点56b连接在一起。第三焊料凸点56a由具有熔点255℃或317℃左右的金属化合物制成，例如锡银金化合物。如果第三焊料凸点56a使用锡银金化合物，银所占重量在3.3％-8％或3％-7.32％之间，金所占重量在20％-36.63％或29.32％-48.96％之间。此外，金可以由钯、镍、铜和钠中之一代替。第三焊料凸点56a中代替金的元素的重量百分比可以不同于其中金的重量百分比。第四焊料凸点58a可由与第三焊料凸点56a相同的金属化合物制成。第三和第四焊料凸点56a、58a可以包括不同的元素和/或具有不同的化学配比。
现在参考图3至图5描述将发光装置焊接到底层的方法。
首先，如图3所示，以预定的间隔将第一和第二衬垫层52、54形成于底层46上。
第一和第二衬垫层52、54可以通过以下工艺而形成，即依次沉积在底层46的整个区域上形成第一和第二衬垫层52、54的多个材料膜；为限制将要形成第一和第二衬垫层52、54的区域而采用光刻工艺在所述材料膜的上表面形成光致抗蚀剂图案(未示出)，并通过使用光致抗蚀剂图案作为蚀刻掩模的蚀刻工艺来反相蚀刻依次沉积的材料膜。
组成第一和第二衬垫层52、54的多个材料膜已经在上面进行过描述。因此略去对于这些的说明。
然而，第三金属层52c和第六金属层54c可以由一金属元素形成，其在第一和第二焊料凸点56、58所含的一种元素的相图中由于具有两个或多个中间相，因而具有多个固相线，随后将对第一和第二焊料凸点56、58进行描述。用于形成第三金属层52c和第六金属层54c的此类金属元素的示例包括金、钯、镍、铜和钠。
如上所述，第一和第二衬垫层52、54形成后，第一焊料凸点56形成于第一衬垫层52上，第二焊料凸点58形成于第二衬垫层54上。第一和第二焊料凸点56、58是同时形成的。第一和第二焊料凸点56、58可以由具有低熔点的化合物制成，以使发光装置在后续的将发光装置44焊接到底层46的焊接过程中免受热损伤。
本发明使用包括锡和银的金属化合物(例如，锡银化合物)来形成第一和第二焊料凸点56、58。该锡银化合物被制造成包含3.5％重量比的银，从而使其具有低共熔点，在该共熔点下锡银化合物立即从固态转化为液态。然而，由于焊料凸点体积的变化以及焊接过程中金的熔化，所以在该焊料凸点中银的最终含量所占重量在3.3％-8％或3％-7.32％之间。
图6是包括锡和银的金属化合物的相图。图6中，金属化合物中银和锡的百分比绘制在X轴上，而温度绘制在Y轴上。附图标记G1和G2分别代表示出液相线的第一曲线和示出固相线的第二曲线。此外，附图标记A1代表具有低共熔点的锡银化合物(含3.5％重量比的银)。
参考图6，如果第一和第二焊料凸点56、58是低共熔点锡银化合物，其中银的重量比为3.5％，两凸点的熔点为221℃，该温度比传统金锡焊料凸点的最低熔点280℃低大约60℃。
因此，如果第一和第二焊料凸点56、58由锡银化合物组成，其中银的含量所占重量在3.3％-8％或3％-7.32％之间，将发光装置焊接到底层的工艺可在比采用常规金锡焊料凸点低得多的温度下进行。从而可避免用第一和第二焊料凸点56、58进行焊接的过程中对发光装置的热损伤。
如上所述，第一和第二焊料凸点56、58分别形成于第一和第二衬垫层52、54的上表面，然后，按图4所示准备其上将要形成发光装置的衬底40。衬底40可以是高阻衬底，例如篮宝石衬底。如果形成于衬底40上的发光装置发出的光穿透衬底40，衬底40可以是透明衬底，例如硅衬底。形成诸如LD或LED的发光装置的化合物半导体层42形成于衬底40上。化合物半导体层42通过依次沉积N型化合物半导体层、有源层以及P型化合物半导体层而形成。接着，所得结构被构图成预定形状。P型电极(未示出)形成于P型化合物半导体层上，N型电极(未示出)形成于N型化合物半导体层上。可以在化合物半导体层42的组成层之间进一步形成另一材料层。例如，可以在N型化合物半导体层和有源层之间形成N型覆盖层，可以在P型化合物半导体层和有源层之间形成P型覆盖层。化合物半导体层42具有形成于P型电极形成部分和N型电极形成部分之间的台阶S1。P型电极形成于与台阶S1凸出相同高度的化合物半导体层42的第一区域R1；N型电极形成于不凸出的化合物半导体层42的第二区域R2。连接于P型电极的P型电极衬垫层48b形成于化合物半导体层42的第一区域R1，连接于N型电极的N型电极衬垫层48a形成于化合物半导体层42的第二区域R2。P型电极衬垫层48b可以是单层或者包括多层。如果P型电极衬垫层48b包括多层，其可用以下方法形成，即包括形成连接于P型电极的第一金属膜，并依次在第一金属膜上沉积第二和第三金属膜。例如，第一金属膜可以是金膜。第二和第三金属膜分别是，例如铂膜和钛膜。N型电极衬垫层48a也可以与P型电极衬垫层48b有相同的结构，但也可以形成为与P型电极衬垫层48b有不同的结构。第一和第二导体膜50a、50b分别形成于N型和P型电极衬垫层48a、48b上。第一和第二导体膜50a、50b可以由同样的材料组成，例如金，或者由不同的材料组成。
参考图5，衬底40和底层46排列成使得第一和第二导体膜50a、50b面向第一和第二焊料凸点56、58。精确排列衬底40和底层46，然后使第一和第二导体膜50a、50b分别与第一和第二焊料凸点56、58接触，以将形成于衬底40上的发光装置倒装焊接到底层46上。考虑到第一和第二焊料凸点56、58的熔点，倒装焊接在温度205℃-235℃之间的一温度下进行。在倒装焊接过程中，一种包含在第一和第二导体膜50a和50b、第一衬垫层52的第三金属膜52c、以及第二衬垫层54的第六金属膜54c中的元素(例如金)扩散到第一和第二焊料凸点56、58。
在倒装焊接过程中，第三金属膜52c和第六金属膜54c作为材料供应膜向第一和第二焊料凸点56、58供应预定物质，通过该物质倒装焊接后第一和第二焊料凸点56、58的熔点升高。第一和第二导体膜50a、50b与第三和第六金属膜52c、54c起相同的作用。从而，如果将第三和第六金属膜52c、54c称作第一材料供应膜，第一和第二导体膜50a、50b可被称作第二材料供应膜。
可在5～10秒时间内进行倒装焊接，但是必要时可调整倒装焊接的时间。此外，可以在倒装焊接过程中施加预定压力，例如10g-100g的压力。从而增加第一和第二焊料凸点56、58内金的扩散能力。
倒装焊接过程中，如图2所示，发光装置44被焊接到底层46上，并且第一和第二焊料凸点56、58变成含金量在29.32％-48.96％之间的第三和第四焊料凸点56a、58a。
倒装焊接过程中，如果将熔入第一和第二焊料凸点56、58的预定物质不是金而是另一种元素，例如钯、镍、铜或钠，包含在第三和第四焊料凸点56a、58a中的该元素的含量可以与预定物质为金时的含量不同。
如果第一和第二焊料凸点56、58由锡银化合物组成，并且倒装焊接过程中金元素被熔入第一和第二焊料凸点56、58，则第三和第四焊料凸点56a、58a的组成变成是锡银金。
图7是金锡的相图。参考图7，当金所占重量是29.32％时(A2)，熔点是255℃。当金所占重量是48.96％时(A3)，熔点是317℃。因此，可以得出当金所占重量在29.32％-48.96％之间时，第三和第四焊料凸点56a、58a的熔点在255℃-317℃之间。图7中的数字表示具有对应于这些数字的固相线的金锡化合物的熔点。
当完成倒装焊接时，第三和第四焊料凸点56a、58a的熔点等于或大于255℃。因此，在后续处理(如，封装工艺)中，可以保持第三和第四焊料凸点56a、58a的高温特性。
具体的说，封装工艺通常在等于或低于200℃的温度下进行。该温度远远低于第三和第四焊料凸点56a、58a的熔点，从而当第三和第四焊料凸点56a、58a首次形成时，两者在封装工艺中具有同样的相。
因此，第三和第四焊料凸点56a、58a不受在低温下进行的后续倒装焊接过程的影响，从而发光装置44可以抵抗热损伤。因此，发光装置44的激励电压不增加。
考虑上面关于形成第三和第四焊料凸点56a、58a的描述。底层46可看作一基础衬底，其上形成第一和第二焊料凸点56、58。第一和第二衬垫层52、54的第三和第六金属膜52c、54c，以及第一和第二导体膜50a、50b是供应预定元素的材料供应膜。预定元素与第一和第二焊料凸点56、58的一种元素结合形成一种具有多个中间相和固相线的化合物。此外，该发光装置44以及N型和P型电极衬垫层48a、48b可作为上层，该上层与形成于第一和第二衬垫层52、54上的第一和第二焊料凸点56、58接触，并使来自材料供应膜的预定元素更多地扩散到第一和第二焊料凸点56、58中。
根据本发明的上面说明所述，发光装置与底层的倒装焊接在远低于常规温度下进行。从而，本发明解决了在传统倒装焊接过程中产生的发光装置中电极电阻增加的问题，而该问题将导致激励电压的增加。此外，根据本发明，倒装焊接过程中形成的焊料凸点的熔点为255℃或更高。从而，在温度低于200℃的后续处理过程中焊料凸点保持其初始状态。换句话说，该焊料凸点可保持热稳定状态。因此，根据本发明，可从发光装置中发出一致的激光束，尤其是可以从LD中发出，并且可提高LD的发射特性和可靠性。
应该理解到，上面对本发明示例性实施例的描述是为了向本领域技术人员清楚完整地公开本发明的概念。上面的描述不应该被解释为限制本发明的保护范围。例如，通过参考图7的相图，倒装焊接过程中包含在第三和第四焊料凸点56a、58a中金含量可以超出所描述的范围而不脱离本发明的保护范围，如所占重量大于48.96％或者小于39.32％。同样，在本发明的保护范围内，焊料凸点可仅形成于第二衬垫层54和第二导体膜50b之间。

Claims (30)

1.一种由包括第一元素至第三元素的化合物形成的焊料凸点，
其中第一元素和第三元素形成一种具有多个中间相和固相线的化合物。
2.如权利要求1所述焊料凸点，其中第一元素是锡。
3.如权利要求1所述焊料凸点，其中第二元素是银。
4.如权利要求2所述焊料凸点，其中第二元素是银。
5.如权利要求1所述焊料凸点，其中第三元素是从包括金、钯、镍、铜和钠的一组元素中选出的一种。
6.如权利要求2所述焊料凸点，其中第三元素是从包括金、钯、镍、铜和钠的一组元素中选出的一种。
7.如权利要求3所述焊料凸点，其中第三元素是从包括金、钯、镍、铜和钠的一组元素中选出的一种。
8.如权利要求3所述焊料凸点，其中银所占重量在3.3％-8％或3％-7.32％之间。
9.如权利要求5所述焊料凸点，其中金所占重量在20％-36.63％或29.32％-48.96％之间。
10.一种形成焊料凸点的方法包括：
(a)在基衬底上形成第一材料供应膜；
(b)在第一材料供应膜上形成一种二元化合物的焊料凸点；以及
(c)加热在其上形成了焊料凸点的合成结构。
11.如权利要求10所述方法，其中第一材料供应膜是从包括金膜、钯膜、镍膜、铜膜和钠膜的一组中选出的一种。
12.如权利要求10所述方法，其中焊料凸点由包括锡银的化合物形成。
13.如权利要求12所述方法，其中银的含量在3.3％-8％范围内。
14.如权利要求10所述方法，其中在205℃-235℃之间的一温度下加热该合成结构。
15.如权利要求10所述方法，其中在将一上层膜连接于该焊料凸点的上部之后执行步骤(c)。
16.如权利要求15所述方法，其中在焊料凸点的上部和该上层膜之间进一步形成第二材料供应膜。
17.如权利要求16所述方法，其中第二材料供应膜是从包括金膜、钯膜、镍膜、铜膜和钠膜的一组中选出的一种。
18.一种焊接发光装置的方法包括：
(a)形成包括P型电极、N型电极、以及在该P型电极和该N型电极之间形成的化合物半导体层的发光装置；
(b)在底层上形成第一衬垫层和第二衬垫层，使得该第一衬垫层和该第二衬垫层彼此间隔；
(c)在该发光装置上形成与该P型电极接触的衬垫层以及与该N型电极接触的另一衬垫层；
(d)在该第一衬垫层上形成第一焊料凸点，在该第二衬垫层上形成第二焊料凸点；
(e)通过分别将第一焊料凸点和第二焊料凸点焊接至与N型电极接触的衬垫层和与P型电极接触的衬垫层而将该发光装置焊接到该底层上，
其中，第一和第二衬垫层包括第一预定材料膜，在焊接过程中该第一预定材料膜向第一焊料凸点和第二焊料凸点供应一种预定物质，以增加第一和第二焊料凸点的熔点。
19.如权利要求18所述方法，其中依次沉积钛膜、铂膜和第一预定材料膜以形成第一和第二衬垫层。
20.如权利要求18所述方法，其中依次沉积金膜、铂膜和钛膜以形成与P型电极接触的衬垫层和与N型电极接触的衬垫层。
21.如权利要求18所述方法，其中第一和第二焊料凸点由锡银化合物形成，并且银的含量在3.3％-8％之间。
22.如权利要求18所述方法，其中第一预定材料膜包括一种第一元素，该第一元素和包含在第一和第二焊料凸点中的一种元素一起形成一种具有多个中间相和固相线的化合物。
23.如权利要求19所述方法，其中第一预定材料膜包括一种第一元素，该第一元素和包含在第一和第二焊料凸点中的一种元素一起形成一种具有多个中间相和固相线的化合物。
24.如权利要求22所述方法，其中第一元素是从包括金、钯、镍、铜和钠的一组元素中选出的一种。
25.如权利要求18所述方法，其中步骤(e)包括：
布置发光装置和底层，以使接触N型电极的衬垫层和接触P型电极的衬垫层分别面向第一和第二焊料凸点；
使接触N型电极的衬垫层和接触P型电极的衬垫层分别与第一和第二焊料凸点接触；以及
在205℃-235℃之间的一温度下加热该合成结构。
26.如权利要求18所述方法，其中其熔点已增加的焊料凸点是由锡银金化合物形成的，其中银的含量在3.3％-8％之间，金的含量在20％-36.63％之间。
27.如权利要求25所述方法，其中加热过程中，施加到该合成结构上的力在10克-100克之间。
28.如权利要求18所述方法，其中在接触N型电极的衬垫层和接触P型电极的衬垫层上进一步形成第二预定材料膜，并且该第二预定材料膜具有与第一预定材料膜相同的作用。
29.如权利要求28所述方法，其中第二预定材料膜包括一种第二元素，该第二元素和包含在第一和第二焊料凸点中的一种元素一起形成一种具有多个中间相和固相线的化合物。
30.如权利要求29所述方法，其中第二元素是从包括金、钯、镍、铜和钠的一组元素中选出的一种。
CNB2004100899305A 2003-10-01 2004-09-30 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法 Expired - Lifetime CN100413632C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030068321A KR101025844B1 (ko) 2003-10-01 2003-10-01 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
KR68321/2003 2003-10-01
KR68321/03 2003-10-01

Publications (2)

Publication Number Publication Date
CN1603054A true CN1603054A (zh) 2005-04-06
CN100413632C CN100413632C (zh) 2008-08-27

Family

ID=34386666

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100899305A Expired - Lifetime CN100413632C (zh) 2003-10-01 2004-09-30 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法

Country Status (4)

Country Link
US (1) US7219825B2 (zh)
JP (1) JP2005109484A (zh)
KR (1) KR101025844B1 (zh)
CN (1) CN100413632C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491079B (zh) * 2006-06-30 2015-07-01 Cree Inc 用於半導體晶圓及裝置之鎳錫接合系統
CN106058024A (zh) * 2015-04-17 2016-10-26 南茂科技股份有限公司 一种半导体封装及其制造方法
CN111916550A (zh) * 2019-05-09 2020-11-10 群创光电股份有限公司 电子装置
CN112045329A (zh) * 2020-09-07 2020-12-08 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
JP2009099655A (ja) * 2007-10-15 2009-05-07 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー半田付け方法
US8997832B1 (en) * 2010-11-23 2015-04-07 Western Digital (Fremont), Llc Method of fabricating micrometer scale components
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
TWI455665B (zh) * 2012-11-05 2014-10-01 Ritedia Corp 覆晶式發光二極體封裝模組及其製法
JP6082282B2 (ja) * 2013-03-12 2017-02-15 スタンレー電気株式会社 半導体発光装置
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
JP6107680B2 (ja) * 2014-01-22 2017-04-05 豊田合成株式会社 発光装置およびその製造方法
JP2016073979A (ja) * 2014-10-02 2016-05-12 住友金属鉱山株式会社 ボール状Ａｕ−Ｓｎ−Ａｇ系はんだ合金並びにこのボール状Ａｕ−Ｓｎ−Ａｇ系はんだ合金を用いて封止された電子部品及び電子部品搭載装置
KR102426846B1 (ko) * 2017-07-13 2022-07-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 발광 소자 패키지
KR102521582B1 (ko) * 2018-04-03 2023-04-12 삼성전자주식회사 발광 다이오드 디스플레이 장치
US11152551B2 (en) 2018-04-27 2021-10-19 Innolux Corporation Electronic device
JP7366337B2 (ja) * 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP6794498B1 (ja) * 2019-06-04 2020-12-02 浜松ホトニクス株式会社 発光装置、及び発光装置の製造方法
CN114597231A (zh) * 2022-05-10 2022-06-07 上海南麟电子股份有限公司 基于纳米线mosfet的压控led及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201545B (en) 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6403233B1 (en) 2000-04-13 2002-06-11 Agere Systems Guardian Corp. Article comprising creep-resistant and stress-reducing solder
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
JP2002084059A (ja) 2000-09-08 2002-03-22 Mitsubishi Plastics Ind Ltd 導電性接合部材及びこれを用いた実装基板
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
WO2003081734A1 (fr) * 2002-03-27 2003-10-02 The Furukawa Electric Co., Ltd Module et procede optique d'assemblage de module optique
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US7358539B2 (en) * 2003-04-09 2008-04-15 Lumination Llc Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts
US20040258556A1 (en) * 2003-06-19 2004-12-23 Nokia Corporation Lead-free solder alloys and methods of making same
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491079B (zh) * 2006-06-30 2015-07-01 Cree Inc 用於半導體晶圓及裝置之鎳錫接合系統
TWI603511B (zh) * 2006-06-30 2017-10-21 克立公司 用於半導體晶圓及裝置之鎳錫接合系統
CN106058024A (zh) * 2015-04-17 2016-10-26 南茂科技股份有限公司 一种半导体封装及其制造方法
CN111916550A (zh) * 2019-05-09 2020-11-10 群创光电股份有限公司 电子装置
CN112045329A (zh) * 2020-09-07 2020-12-08 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法
CN112045329B (zh) * 2020-09-07 2022-03-11 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法

Also Published As

Publication number Publication date
US20050072835A1 (en) 2005-04-07
US7219825B2 (en) 2007-05-22
KR20050032290A (ko) 2005-04-07
CN100413632C (zh) 2008-08-27
JP2005109484A (ja) 2005-04-21
KR101025844B1 (ko) 2011-03-30

Similar Documents

Publication Publication Date Title
CN1603054A (zh) 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
TWI384641B (zh) 發光二極體封裝件
TWI397193B (zh) Light emitting diode chip element with heat dissipation substrate and method for making the same
US9142743B2 (en) High temperature gold-free wafer bonding for light emitting diodes
CN100347866C (zh) 包括阻挡层/子层的发光二极管及其制造方法
CN114284402B (zh) Led器件及其制备方法、显示装置及发光装置
KR100616415B1 (ko) 교류형 발광소자
WO2016189148A1 (en) Device comprising a connecting component and method for producing a connecting component
KR100764393B1 (ko) 고출력 어레이형 반도체 레이저 장치 제조방법
CN107578709B (zh) 显示装置与显示装置的制造方法
CN1702880A (zh) 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺
CN1801497A (zh) 发光二极管封装结构及其制作方法
US7279355B2 (en) Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
TW200830948A (en) Method of manufacturing arrangement of optoelectronic component and arrangement of optoelectronic component
CN214280006U (zh) 一种易于焊接的倒装led芯片
CN102104037B (zh) 一种具有集成电路的发光器件及其制造方法
CN102237349A (zh) 发光装置
CN115050656A (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法
CN201904337U (zh) 一种具有集成电路的发光器件
CN104752594B (zh) 一种用于ac‑led芯片结构倒装焊金属层的制作方法
US9865777B2 (en) Semicondcutor light-emitting device and fabricating method thereof
TW201628220A (zh) 發光二極體模組及其製造方法
CN216648342U (zh) Led器件、显示装置及发光装置
CN214411241U (zh) 一种低空洞率的倒装led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080827

CX01 Expiry of patent term