KR20050032290A - ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법 - Google Patents

ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법 Download PDF

Info

Publication number
KR20050032290A
KR20050032290A KR1020030068321A KR20030068321A KR20050032290A KR 20050032290 A KR20050032290 A KR 20050032290A KR 1020030068321 A KR1020030068321 A KR 1020030068321A KR 20030068321 A KR20030068321 A KR 20030068321A KR 20050032290 A KR20050032290 A KR 20050032290A
Authority
KR
South Korea
Prior art keywords
film
light emitting
solder bumps
emitting device
type electrode
Prior art date
Application number
KR1020030068321A
Other languages
English (en)
Other versions
KR101025844B1 (ko
Inventor
최원경
채수희
곽준섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030068321A priority Critical patent/KR101025844B1/ko
Priority to US10/949,522 priority patent/US7219825B2/en
Priority to JP2004278887A priority patent/JP2005109484A/ja
Priority to CNB2004100899305A priority patent/CN100413632C/zh
Publication of KR20050032290A publication Critical patent/KR20050032290A/ko
Application granted granted Critical
Publication of KR101025844B1 publication Critical patent/KR101025844B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

솔더범프, 이의 제조 방법 및 이 방법을 이용한 발광소자 본딩 방법에 관해 개시되어 있다. 개시된 본 발명은 제1 내지 제3 원소를 포함하는 화합물로 된 솔더범프에 있어서, 상기 제3 원소는 상기 제1 원소와, 복수의 중간상 및 고상선을 갖는 화합물을 형성하는 원소인 것을 특징으로 하는 솔더범프를 제공하고, 이의 제조 방법을 제공하며, 또한 상기 제조 방법을 이용한 발광소자 본딩 방법을 제공한다.

Description

ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을 이용한 발광소자 본딩 방법{SnAgAu solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump}
1. 발명의 분야
본 발명은 본딩 매개체, 이의 제조 방법 및 이 방법을 이용하여 두 부분을 본딩하는 방법에 관한 것으로써, 보다 자세하게는 SnAgAu 솔더범프와 그 제조 방법 및 이 방법을 이용한 발광소자 본딩 방법에 관한 것이다.
2. 관련기술의 설명
발광소자와 서브 마운트(submount)사이의 본딩은 와이어 본딩이 대 부분이었다. 발광소자와 서브 마운트사이의 와이어 본딩은 발광소자에 동작 전압을 인가하기 위한 수단이기도 하지만, 상기 발광소자의 동작 중에 상기 발광소자에서 발생되는 열을 제거하기 위한 수단이기도 한다.
LD 또는 LED와 같은 발광소자의 경우, 전류가 공급되는 경로의 저항을 낮춰서 동작 전압을 가능한 낮게 유지하는 것이 바람직하다. 또한, 상기 발광소자에서 발생되는 열을 신속히 제거하는 것이 바람직하다.
그런데, 발광소자를 포함하는 칩의 집적도가 높아지면서 발광소자와 서브 마운트사이를 연결하는 와이어의 길이는 과거에 비해 상대적으로 길게 느껴진다.
발광소자와 서브 마운트를 연결하는 와이어의 선 저항은 그 길이에 비례하기 때문에, 상기 와이어의 길이가 증가하면, 그 선 저항도 증가하게 된다.
따라서 와이어를 통해서 발광소자에 전류를 공급하는 경우, 동작 전압이 증가하게 된다. 그리고 발광소자에서 발생되는 열을 상기 와이어를 통해 제거하는 경우, 열 제거 효율 혹은 열 방출 효율이 떨어지게 되어, 결국 발광소자의 동작 전압을 높이게 된다.
이와 같이 와이어 본딩을 이용한 전류 및 열 전달 효율이 낮아지면서 최근에 발광소자와 서브 마운트사이의 와이어 본딩은 플립칩 본딩(flip chip bonding)으로 대체되고 있다.
발광소자와 서브 마운트를 플립칩 본딩으로 연결하는 경우, 양자는 솔더범프를 통해서 직접 연결되기 때문에, 와이어 본딩에 비해 열 저항 및 선 저항이 낮아진다.
도 1은 플립칩 본딩을 이용하여 발광소자를 서브 마운트에 본딩한 종래 기술을 보여준다.
도 1에서 참조번호 14는 발광소자를, 16은 서브 마운트를 나타낸다. 발광소자(14)는 서브 마운트(16)에 본딩하기 위해 뒤집혀진 상태이다. 발광소자(14)는 화합물 반도체층(12)과 이것이 적층되는 기판(10)을 포함한다. 화합물 반도체층(12)은 n형 및 p형 화합물 반도체층(미도시)과 이들 층 사이에 구비되는 활성층(미도시) 등을 포함한다. 서브 마운트(16) 상에 제1 및 제2 패드층(22a 22b)이 형성되어 있다. 제1 및 제2 패드층(22a, 22b)은 각각 화합물 반도체층(12)의 두 영역과 마주하고, 서로 이격되어 있다. 이때, 화합물 반도체층(12)의 두 영역은 n형 전극(미도시)이 형성된 영역과 p형 전극(미도시)이 형성된 영역(서브 마운트(16)를 향해 돌출된 영역)이다. 상기 두 영역사이에 단차(S)가 존재한다. 그리고 화합물 반도체층(12)의 상기 n형 전극이 형성된 영역에 상기 n형 전극과 접촉된 패드층(18a)이 형성되어 있고, 상기 p형 전극이 형성된 영역에 상기 p형 전극과 접촉된 패드층(18b)이 형성되어 있다. 또한, 상기 n형 전극과 접촉된 패드층(18a)의 서브 마운트(16)를 향하는 면의 일부는 제1 금(Au)막(20a)으로 덮여 있고, 상기 p형 전극과 접촉된 패드층(18b)의 서브 마운트(16)를 향하는 면의 일부는 제2 금막(20b)으로 덮여 있다.
계속해서, 서브 마운트(16) 상에 적층된 제1 패드층(22a) 상에는 제1 백금(Pt)막(24a)이 마련되어 있고, 제2 패드층(22b) 상에는 제2 백금막(24b)이 마련되어 있다. 제1 백금막(24a)은 제1 금막(20a)과 마주하고, 제2 백금막(24b)은 제2 금막(20b)과 마주한다. 제1 백금막(24a)과 제1 금막(20a)은 제1 AuSn 솔더범프(26a)로 연결되어 있고, 제2 백금막(24b)과 제2 금막(20b)은 제2 AuSn 솔더범프(26b)로 연결되어 있다. 제1 및 제2 백금막(24a, 24b)은 제1 및 제2 AnSn 솔더범프(26a, 26b)를 형성하는 과정에서 제1 및 제2 패드층(22a, 22b)과 제1 및 제2 AnSn 솔더범프(26a, 26b)사이의 상호 확산, 특히 Sn의 확산을 방지한다.
이와 같은 종래 기술에서 제1 및 제2 AuSn 솔더범프(26a, 26b)는 AuSn 솔더를 280℃ 이상의 온도로 수초 동안 가열하여 형성된다. 상기 AuSn 솔더를 280℃ 이상의 온도로 가열할 경우, 상기 p형 전극으로 사용되는 금속층의 특성이 변하게 된다. 이 결과, 상기 p형 전극의 접촉 저항이 증가하게 되어 발광소자의 구동전압이 증가하게 된다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 발광소자의 전극의 저항 특성이 변화하는 온도보다 낮은 온도에서 형성되고, 발광소자와 서브 마운트의 본딩 후의 공정에 대한 열적 안정성이 높은 솔더범프를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 솔더범프의 제조 방법에 제공함에 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 제조 방법을 이용한 발광소자와 서브 마운트의 본딩 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 내지 제3 원소를 포함하는 화합물로 된 솔더범프에 있어서, 상기 제3 원소는 상기 제1 원소와, 복수의 중간상 및 고상선을 갖는 화합물을 형성하는 원소인 것을 특징으로 하는 솔더범프를 제공한다.
상기 제1 원소는 주석(Sn)이고, 상기 제2 원소는 은(Ag)이며, 상기 제3 원소는 Au, Pd, Ni, Cu 또는 Na이다. 여기서, 은의 함량은 3.3∼8%이고, Au의 함량은 20∼36.63%(29.32∼48.96wt%)이다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 베이스 기판 상에 제1 물질 공급막을 형성하는 제1 단계, 상기 제1 물질 공급막 상에 2원계 화합물로 된 솔더범프를 형성하는 제2 단계 및 상기 솔더범프가 형성된 결과물을 가열하는 제3 단계를 포함하는 것을 특징으로 하는 솔더범프 형성방법을 제공한다.
상기 제1 및/또는 제2 물질 공급막은 금막, 팔라듐막, 니켈막, 구리막 또는 나트륨막으로 형성할 수 있다.
상기 제3 단계에서 상기 결과물은 205℃∼235℃로 가열할 수 있다.
상기 제3 단계는 상기 솔더범프 상부에 상부막을 부착시킨 다음 실시할 수 있다.
상기 솔더범프 상부와 상기 상부막사이에 제2 물질 공급막을 더 형성할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위하여, 본 발명은 p형 및 n형 전극과 그 사이에 발광을 위한 화합물 반도체층들을 포함하는 발광소자를 형성하는 제1 단계, 서브 마운트 상에 서로 이격된 제1 및 제2 패드층을 형성하는 제2 단계, 상기 발광소자 상에 p형 전극과 접촉되는 패드층 및 상기 n형 전극과 접촉되는 패드층을 각각 형성하는 제3 단계, 상기 제1 및 제2 패드층 상에 각각 제1 및 제1 솔더범프를 형성하는 제4 단계, 상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층이 각각 상기 제1 및 제2 솔더범프와 접촉되도록 상기 발광소자와 상기 서브 마운트를 본딩하는 제5 단계를 포함하되, 상기 제1 및 제2 패드층은 상기 본딩 후에 상기 제1 및 제2 솔더범프가 보다 높은 융점을 갖는 솔더범프가 되도록 상기 본딩 동안에 상기 제1 및 제2 솔더범프에 소정의 물질을 공급하는 물질막을 포함하여 형성하는 것을 특징으로 하는 발광소자 본딩 방법을 제공한다.
상기 제1 및 제2 패드층은 티타늄막, 백금막 및 상기 물질막을 순차적으로 적층하여 형성할 수 있다.
상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층은 금막, 백금막 및 티타늄막을 순차적으로 적층하여 형성할 수 있다.
상기 제1 및 제2 솔더범프는 Sn(3.3%∼8%)Ag로 된 솔더범프일 수 있다.
상기 물질막은 상기 제1 및 제2 솔더범프에 포함된 원소와, 복수의 중간상과 복수의 고상선을 갖는 화합물을 형성하는 원소(이하, 물질막 원소)를 포함할 수 있다.
상기 물질막 원소는 Au, Pd, Ni, Cu 또는 Na일 수 있다.
상기 제5 단계는 상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층이 각각 상기 제1 및 제2 솔더범프와 마주하도록 상기 발광소자를 상기 서브 마운트에 정렬시키는 단계, 상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층을 각각 상기 제1 및 제2 솔더범프에 접촉시키는 단계 및 상기 접촉된 결과물을 205℃∼235℃에서 가열하는 단계를 포함할 수 있다.
상기 가열 단계에서 상기 결과물에 10~100gf의 압력을 가할 수 있다.
상기 n형 전극과 연결되는 패드층 및 상기 p형 전극과 연결되는 패드층 상에 상기 물질막과 동등한 역할을 하는 물질막(이하, 제2 물질막)을 더 형성할 수 있다.
상기 제2 물질막은 상기 제1 및 제2 솔더범프에 포함된 원소와, 복수의 중간상과 복수의 고상선을 갖는 화합물을 형성하는 원소(이하, 제2 물질막 원소)를 포함할 수 있다.
상기 제2 물질막 원소는 Au, Pd, Ni, Cu 또는 Na일 수 있다.
본 발명은 발광소자와 서브 마운트의 플립칩 본딩이 종래보다 훨씬 낮은 온도에서 진행된다. 따라서 상기 플립칩 본딩 과정에서 발광소자의 전극의 저항이 높아져서 발광소자의 구동 전압이 높아지는 종래의 문제점이 해소될 수 있다. 이와 함께 상기 플립칩 본딩 과정에서 형성되는 솔더범프의 융점은 255℃이상이다. 때문에, 통상 200℃이하에서 실시되는, 발광소자와 서브 마운트의 플립칩 본딩 후에 진행되는 후속 공정에서 솔더범프의 물질 상태는 최초 형성되었을 때의 물질 상태와 동일하게 된다. 곧, 솔더범프는 형성된 이후 계속해서 열적으로 안정한 상태를 유지할 수 있다. 따라서 본 발명을 이용하면, 발광소자, 특히 LD에서 레이저빔을 균일하게 방출할 수 있고, LD의 광 특성을 향상시킬 수 있으며, 신뢰성을 높일 수 있다.
이하, 본 발명의 실시예에 의한 본딩에 사용되는 솔더범프와 이의 제조 방법 및 이 방법을 이용한 발광소자의 본딩 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
본 발명의 실시예에 의한 솔더 범퍼와 이의 제조 방법은 발광소자를 서브 마운트에 본딩하는 방법을 설명하면서 함께 설명한다.
도 2를 참조하면, 참조번호 44는 발광소자, 예를 들면 GaN 화합물 반도체 레이저 다이오드(LD) 또는 광 방출소자(LED)를 나타낸다. 발광소자(44)는 기판(40)과 그 밑면에 적층된 화합물 반도체층(42)을 포함한다. 기판(40)은 고 저항성 기판, 예를 들면 사파이어 기판일 수 있고, 화합물 반도체층(42)에서 발생된 광이 투과할 수 있는 투명 기판일 수 있다. 화합물 반도체층(42)은 기판(40)과 접촉되는 부분에 n형 화합물 반도체층(미도시)이 존재한다. 그리고 반대쪽으로 p형 화합물 반도체층(미도시)존재한다. 상기 n형 및 p형 화합물 반도체층사이에 광이 발생되는 활성층(미도시)이 구비되어 있다. 발광소자(44)가 LD인 경우, 상기 활성층과 상기 n형 화합물 반도체층사이에 n형 클래드층이 더 구비될 수 있고, 상기 활성층과 상기 p형 화합물 반도체층사이에 p형 클래드층이 더 구비될 수 있다. 화합물 반도체층(42)의 아래로 돌출된 부분에 상기 p형 화합물 반도체층과 연결되는 p형 전극(미도시)이 형성되어 있다. 화합물 반도체층(42)의 단차(S1) 좌측 부분에 n형 전극(미도시) 구비되어 있다. 상기 p형 전극은 평평하게 구비될 수도 있지만, 리지 형태로 구비될 수 있다. 화합물 반도체층(42)의 상기 n형 전극이 형성된 부분에 상기 n형 전극과 전기적으로 연결되는 패드층(48a)(이하, n형 전극 패드층이라 한다)이 구비되어 있다. 그리고 상기 p형 전극이 형성된 부분에 상기 p형 전극과 전기적으로 연결되는 패드층(48b)(이하, p형 전극 패드층이라 한다)이 구비되어 있다. n형 전극 패드층(48a)의 밑면에 제1 도전막(50a)이 부착되어 있고, p형 전극 패드층(48b)의 밑면에 제2 도전막(50b)이 부착되어 있다. n형 및 p형 전극 패드층들(48a, 48b)은 각각 동일한 복층인 것이 바람직하나, 단층일 수 있다. n형 및 p형 전극 패드층들(48a, 48b)이 복층인 경우, n형 전극 패드층(48a)은 상기 n형 전극의 일부 또는 전체를 덮는 금(Au)막과 상기 금막 상에 순차적으로 적층된 백금막 및 티타늄(Ti)막으로 구성될 수 있다. 그리고 p형 전극 패드층(48b)은 상기 p형 전극의 일부 또는 전체를 덮는 금막과 상기 금막 상에 순차적으로 적층된 백금막 및 티타늄막으로 구성될 수 있다. n형 전극 패드층(48b)의 밑면에 제1 도전막(50a)으로 구비되어 있고, p형 전극 패드층(48b)의 밑면에는 제2 도전막(50b)이 구비되어 있다. 제1 및 제2 도전막(50a, 50b)은 동일한 도전막인 것이 바람직하나, 다른 도전막일 수 있다. 제1 및 제2 도전막(50a, 50b)이 동일할 경우, 제1 및 제2 도전막(50a, 50b)은 하기 솔더범프에 포함된 원소, 예를 들면 Sn과의 상태도에서 두 개 이상의 중간상이 존재하여 여러 개의 고상선(solidus)을 가질 수 있는 원소로 된 도전막, 예를 들면 금막, 팔라듐(Pd)막, 니켈(Ni)막, 구리(Cu)막, 나트륨(Na)막 등일 수 있다.
도 2에서 참조번호 46은 발광소자(44)와 마주하는 서브 마운트를 나타낸다. 서브 마운트(46) 상에는 제1 및 제2 패드층(52, 54)이 존재한다. 제1 및 제2 패드층(52, 54)은 이격되어 있다. 제1 패드층(52)은 n형 전극 패드층(48a)과 마주하고, 제2 패드층(54)은 p형 전극 패드층(48b)과 마주한다. 제1 패드층(52)은 순차적으로 적층된 제1 내지 제3 금속막들(52a, 52b, 52c)을 포함하고, 제2 패드층(54)은 순차적으로 적층된 제4 내지 제6 금속막들(54a, 54b, 54c)을 포함한다. 제1 내지 제3 금속막들(52a, 52b, 52c)은 각각 제4 내지 제6 금속막들(54a, 54b, 54c)과 동일한 금속막인 것이 바람직하나, 다른 금속막일 수도 있다. 전자의 경우, 예를 들면, 제1 및 제4 금속막들(52a, 54a)은 티타늄막일 수 있다. 그리고 제2 및 제5 금속막들(52b, 54b)은 백금막일 수 있다. 또한, 제3 및 제6 금속막들(52c, 54c)은 금막일 수 있다. 제1 패드층(52)과 제1 도전막(50a)사이에 양자를 연결하는 제3 솔더범프(56a)가 구비되어 있고, 제2 패드층(54)과 제2 도전막(50b)사이에 양자를 연결하는 제4 솔더범프(56a)가 구비되어 있다. 제3 솔더범프(56a)는 융점이 255℃ 또는 317℃ 부근인 화합물 금속으로써, 예를 들면 SnAgAu 범프인 것이 바람직하다. 이 경우에 제3 솔더범프(56a)의 Ag 함량은 3.3∼8%(3∼7.32wt%)이고, Au함량은 20∼36.63%(29.32∼48.96wt%) 정도이다. 제3 솔더범프(56a)가 이와 같은 SnAgAu 범프인 경우, Au는 팔라듐, 니켈, 구리, 나트륨 등으로 대체될 수 있다. 이때, 제3 솔더범프(56a)에서 Au를 대체한 원소들의 함량은 Au함량과 다를 수 있다. 제4 솔더범프(56a)는 제3 솔더범프(56a)와 동일한 것이 바람직하다. 그러나 필요에 따라 제3 및 제4 솔더범프들(56a, 58a)에 포함된 원소들이나 함량은 다를 수 있다.
다음에는 도 3 내지 도 5를 참조하여 발광소자를 서브 마운트에 본딩하는 방법을 설명한다.
먼저, 도 3에 도시한 바와 같이, 서브 마운트(46) 상에 제1 및 제2 패드층(22a, 22b)을 소정 간격으로 형성한다.
제1 및 제2 패드층(22a, 22b)은 제1 및 제2 패드층(22a, 22b)을 구성하는 물질막을 서브 마운트(46)의 전 영역에 순차적으로 적층하고, 통상의 사진 공정을 이용하여 제1 및 제2 패드층(22a, 22b)이 형성될 영역을 한정하는 감광막 패턴(미도시)을 상기 물질막 상에 형성한 다음, 상기 감광막 패턴을 식각 마스크로 사용하는 통상의 식각 공정을 이용하여 상기 순차적으로 적층된 물질막들을 역순으로 식각하여 형성할 수 있다. 제1 패드층(22a)의 제1 내지 제3 금속막들(52a, 52b, 52c)과 제2 패드층(22b)의 제4 내지 제6 금속막들(54a, 54b, 54c)에 대한 설명은 상술하였으므로, 여기서는 생략한다. 다만, 제3 금속막(52c)과 제6 금속막(54c)은 각각 하기될 제1 및 제2 솔더범프(56, 58)에 포함된 원소와의 상태도에서 중간상이 2개 이상 존재하여 여러 개의 고상선을 갖는 원소, 예를 들면 금, 팔라듐, 니켈, 구리 또는 나트륨 등을 포함하는 금속막으로 형성할 수 있다.
이와 같이 제1 및 제2 패드층(22a, 22b)을 형성한 다음, 제1 패드층(52) 상에 제1 솔더범프(56)를 형성하고, 제2 패드층(54) 상에는 제2 솔더범프(58)를 형성한다. 제1 및 제2 솔더범프(56, 58)는 동시에 형성된다. 제1 및 제2 솔더범프(56, 58)는 후속 발광소자와 서브 마운트의 본딩과정에서 상기 발광소자에 열적 손상을 주지 않을 정도로 낮은 융점을 갖는 화합물로 형성하는 것이 바람직하다.
본 발명자는 제1 및 제2 솔더범프(56, 58)를 주석(Sn)과 은(Ag)을 포함하는 금속 화합물, 예컨대 SnAg로 형성하였다. 이때, Ag의 함량은 SnAg 화합물이 고상에서 바로 액상으로 되는 공융점(eutectic point)을 갖도록 3.5wt%로 하였으나, 본딩후 솔더범프의 부피 변화 및 Au 원소의 용해에 의해 최종 솔더범프의 Ag의 함량은 3.3∼8%(3∼7.32wt%)의 범위로 확인 되었다.
도 6은 Sn과 Ag를 포함하는 금속 화합물에 대한 상태도를 보여준다. 도 6에서 가로축은 상기 금속 화합물에서 Ag와 Sn의 함량 변화를, 세로축은 온도를 나타낸다. 그리고 참조부호 G1은 액상선을 나타내는 제1 그래프이고, G2는 고상선을 나타내는 제2 그래프이다. 또한, 참조부호 A1은 공융점을 갖는 SnAg 화합물(Sn3.5wt%Ag)을 가리키는 화살표이다.
도 6을 참조하면, 제1 및 제2 솔더범프(56, 58)가 공융점을 갖는 Sn3.5%Ag 화합물일 때, 융점은 221℃로써, 종래의 AuSn 솔더범프의 최저 융점인 280℃보다 60℃ 가까이 낮다는 것을 알 수 있다.
이와 같이 제1 및 제2 솔더범프(56, 58)를 Ag 함량이 3.3∼8%(3∼7.32wt%)인 SnAg 화합물로 형성하는 경우, 융점이 종래의 AuSn 솔더범프보다 훨씬 낮은 온도에서 공정이 가능하므로, 후속 제1 및 제2 솔더범프(56, 58)를 이용한 발광소자와 서브 마운트의 본딩공정에서 발광소자가 열적으로 손상되는 것을 방지할 수 있다.
상기한 바와 같이 제1 및 제2 패드층(52, 54) 상에 각각 제1 및 제2 솔더범프(56, 58)를 형성한 다음, 도 4에 도시한 바와 같이 발광소자가 형성될 기판(40)을 준비한다. 기판(40)은 고 저항성 기판, 예를 들면 사파이어 기판으로 형성할 수 있다. 기판(40) 상에 형성되는 발광소자가 광을 기판(40)으로 방출하는 발광소자일 때, 기판(40)은 실리콘 기판과 같이 투명 기판으로 형성할 수도 있다. 기판(40) 상에 LD 또는 LED와 같은 발광소자를 이루는 화합물 반도체층(42)을 형성한다. 화합물 반도체층(42)은 n형 화합물 반도체층, 활성층, p형 화합물 반도체층을 순차적으로 적층한 다음, 그 결과물을 소정의 형태로 패터닝하여 형성한다. 상기 p형 화합물 반도체층 상에 p형 전극(미도시)이 형성되고, 상기 n형 화합물 반도체층 상에 n형 전극(미도시)이 형성된다. 화합물 반도체층(42)을 이루는 물질층들 사이에 다른 물질층이 더 형성될 수 있다. 예컨대, 상기 n형 화합물 반도체층과 상기 활성층사이에 n형 클래드층을 더 형성할 수 있고, 상기 p형 화합물 반도체층과 상기 활성층사이에 p형 클래드층을 더 형성할 수 있다. 화합물 반도체층(42)의 상기 p형 전극이 형성된 부분과 상기 n형 전극이 형성된 부분사이에 단차(S1)가 존재한다. 상기 p형 전극은 단차(S1)만큼 돌출된 화합물 반도체층(42)의 제1 영역(R1)에 형성되고, 상기 n형 전극은 화합물 반도체층(42)의 돌출되지 않은 제2 영역(R2)에 형성된다. 화합물 반도체층(42)의 제1 영역(R1) 상에 상기 p형 전극과 연결되는 p형 전극 패드층(48b)을 형성한다. 그리고 화합물 반도체층(42)의 제2 영역(R2) 상에 상기 n형 전극과 연결되는 n형 전극 패드층(48a)을 형성한다. p형 전극 패드층(48b)은 단층 또는 복층으로 형성할 수 있다. p형 전극 패드층(48b)을 복층으로 형성하는 경우, p형 전극 패드층(48b)은 상기 p형 전극과 연결되는 제1 금속 물질막을 형성한 다음, 상기 제1 금속 물질막 상에 제2 및 제3 금속 물질막을 순차적으로 적층하여 형성할 수 있다. 이때, 상기 제1 금속 물질막은, 예컨대 금막으로 형성할 수 있다. 그리고 상기 제2 및 제3 금속 물질막은 각각, 예컨대 백금막 및 티타늄막으로 형성할 수 있다. n형 전극 패드층(48a)도 p형 전극 패드층(48b)과 동일한 구성을 갖도록 형성하는 것이 바람직하나, p형 전극 패드층(48b)과 다른 구성을 갖도록 형성할 수도 있다. 이어서 n형 및 p형 전극 패드층들(48a, 48b) 상에 각각 제1 및 제2 도전막(50a, 50b)을 형성한다. 제1 및 제2 도전막(50a, 50b)은 동일한 도전막, 예를 들면 금막으로 형성할 수 있으나, 서로 다른 도전막으로 형성해도 무방하다.
계속해서, 도 5에 도시한 바와 같이, 제1 및 제2 도전막(50a, 50b)이 각각 제1 및 제2 솔더범프(56, 58) 마주하도록 기판(40)과 서브 마운트(46)를 정렬시킨다. 기판(40)과 서브 마운트(46)를 정확하게 정렬시킨 후, 제1 및 제2 도전막(50a, 50b)을 각각 제1 및 제2 솔더범프(56, 58)에 접촉시켜 기판(40)에 형성된 발광소자와 서브 마운트를 플립칩 본딩시킨다. 상기한 제1 및 제2 솔더범프(56, 58)의 융점을 고려할 때, 상기 플립칩 본딩은 205℃∼235℃에서 실시한다. 이러한 플립칩 본딩과정에서 제1 및 제2 도전막(50a, 50b)과 제1 패드층(52)의 제3 금속막(52c)과 제2 패드층(54)의 제6 금속막(54c)에 포함된 원소, 예를 들면 Au가 제1 및 제2 솔더범프(56, 58)에 용해된다.
이렇게 볼 때, 제3 금속막(52c)과 제6 금속막(54c)은 상기 플립칩 본딩 동안에 상기 제1 및 제2 솔더범프(56, 58)에 소정의 물질(이 물질로 인해 상기 제1 및 제2 솔더범프(56, 58)는 상기 플립칩 본딩 후에 보다 높은 융점을 갖는 솔더범프로 된다)을 공급하는 물질 공급막 역할을 한다. 제1 및 제2 도전막(50a, 50b)도 제3 및 제6 금속막(52c, 54c)과 동등한 역할을 한다. 따라서, 제3 및 제6 금속막(52c, 54c)을 제1 물질 공급막이라 하는 경우, 제1 및 제2 도전막(50a, 50b)을 제2 물질 공급막이라 할 수 있다.
상기 플립칩 본딩은 5∼10초 정도 실시하는 것이 바람직하나, 실시시간은 필요에 따라 조절할 수 있다. 또한, 상기 플립칩 본딩과정에 소정의 힘, 예를 들면 10그램(g)∼100그램 정도의 힘을 가할 수 있는데, 이렇게 함으로써, 제1 및 제2 솔더범프(56, 58)에 대한 상기 Au의 용해도를 높일 수 있다.
이와 같은 플립칩 본딩을 통해서 서브 마운트(46)에 발광소자(44)가 본딩되고, 제1 및 제2 솔더범프(56, 58)는 도 2에 도시한 바와 같이 Au의 함량이 29.32wt%∼48.96wt%인 제3 및 제4 솔더범프(56a, 58a)로 된다.
상기 플립칩 본딩에서 제1 및 제2 솔더범프(56, 58)에 용해되는 원소가 Au가 아닌 다른 원소, 예를 들어 Pd, Ni, Cu 또는 Na인 경우, 제3 및 제4 솔더범프(56a, 58a)에서의 해당 원소의 함량은 Au와 다를 수도 있다.
제1 및 제2 솔더범프(56, 58)가 SnAg이고, 상기 플립칩 본딩 과정에서 제1 및 제2 솔더범프(56, 58)에 용해되는 원소가 Au인 경우, 제3 및 제4 솔더범프(56a, 58a)는 SnAgAu로 된 솔더범프가 된다.
도 7은 AuSn으로 된 화합물에 대한 상태도를 보여주는데, 이를 참조하면, Au 함량이 29.32wt%인 경우(A2), 융점은 255℃인 것을 알 수 있다. 그리고 Au 함량이 48.96wt%인 경우(A3), 융점은 317℃인 것을 알 수 있다. 이러한 사실로부터 Au함량이 29.32wt%∼48.96wt%일 때, 제3 및 제4 솔더범프(56a, 58a)의 융점은 255℃ 또는 315℃가 되는 것을 알 수 있다. 도 7에서 각 숫자는 해당 고상선을 갖는 AuSn 화합물의 융점을 나타낸다.
상기 플립칩 본딩 후, 제3 및 제4 솔더범프(56a, 58a)의 융점은 255℃이상이 되므로, 상기 플립칩 본딩 후에 실시되는 후속공정, 예컨대 패키지 공정에서 제3 및 제4 솔더범프(56a, 58a)의 고온 특성은 그대로 유지될 수 있다.
구체적으로, 상기 패키지 공정은 통상 200℃이하에서 실시되는데, 이러한 온도는 제3 및 제4 솔더범프(56a, 58a)의 융점보다 훨씬 낮기 때문에, 상기 패키지 공정에서의 제3 및 제4 솔더범프(56a, 58a)의 물질상태는 제3 및 제4 솔더범프(56a, 58a)가 형성되었을 때의 물질상태와 동일하게 된다.
이와 같이, 제3 및 제4 솔더범프(56a, 58a)는 상기 플립칩 본딩 후에 진행되는 후속 공정에 영향을 받지 않고, 상기 플립칩 본딩 공정이 발광소자(44)가 열적 데미지를 주지 않는 낮은 온도에서 진행되므로, 발광소자(44)의 구동전압을 증가시키지 않는다.
상술한 내용을 제3 및 제4 솔더범프(56a, 58a)를 형성하는 관점에서 보는 경우, 서브 마운트(46)는 제1 및 제2 솔더범프(56, 58)가 형성되는 베이스 기판으로 볼 수 있다. 그리고 제1 및 제2 패드층(52, 54)의 제3 금속막(52c)과 제6 금속막(54c)을 비롯해서 제1 및 제2 도전막(20a, 20b)은 제1 및 제2 솔더범프(56, 58)의 한 원소와 결합하여 복수의 중간상 및 고상선을 갖는 화합물을 형성하는 원소를 공급하는 물질 공급막으로 볼 수 있다. 또한, 발광소자(44)와 n형 및 p형 전극 패드층(48a, 48b)은 제1 및 제2 패드층(52, 54) 상에 형성된 제1 및 제2 솔더범프(56, 58)와 접합되어서 상기 물질 공급막에서 공급되는 원소가 제1 및 제2 솔더범프(56, 58)에 더 많이 용해되도록 하는 상부막으로 볼 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 7의 상태도를 고려하여 상기한 본 발명의 플립칩 본딩에서 제3 및 제4 솔더범프(56a, 58a)의 Au 함량을 48.96wt%보다 높거나 39.32wt%보다 낮게 할 수 있을 것이다. 또한, 제2 패드층(54)과 제2 도전막(50b)사이에만 솔더범프를 형성한 후 본딩을 진행할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에서 발광소자와 서브 마운트의 플립칩 본딩은 종래보다 훨씬 낮은 온도에서 진행된다. 따라서 상기 플립칩 본딩 과정에서 발광소자의 전극의 저항이 높아져서 발광소자의 구동 전압이 높아지는 종래의 문제점이 해소될 수 있다. 이와 함께 상기 플립칩 본딩 과정에서 형성되는 솔더범프의 융점은 255℃이상이다. 때문에 통상 200℃이하에서 실시되는, 발광소자와 서브 마운트의 플립칩 본딩 후에 진행되는 후속 공정에서 솔더범프의 물질 상태는 최초 형성되었을 때의 물질 상태와 동일하게 된다. 곧, 솔더범프는 형성된 이후 계속해서 열적으로 안정한 상태를 유지할 수 있다. 따라서 본 발명을 이용하면, 발광소자, 특히 LD에서 레이저빔을 균일하게 방출할 수 있고, LD의 광 특성을 향상시킬 수 있으며, 신뢰성을 높일 수 있다.
도 1은 종래 기술에 의한 본딩 방법으로 서브 마운트에 발광소자가 본딩된 경우를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 의한 솔더범프 제조방법에 따라 제조된 솔더범프와 이를 매개로 해서 서브 마운트에 발광소자가 본딩된 경우를 보여주는 단면도이다.
도 3 내지 도 5는 본 발명의 실시예에 의한 발광소자의 본딩 방법을 단계별로 보여주는 단면도들이다.
도 6은 본 발명의 실시예에 의한 솔더범프의 제조에 사용되는 솔더의 상태도를 보여주는 그래프이다.
도 7은 본 발명의 실시예에 의한 솔더범프 제조 방법으로 형성된 솔더범프의 상태도를 보여주는 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 42:화합물 반도체층
44:발광소자 46:서브 마운트
48a:n형 전극 패드층 48b:p형 전극 패드층
50a, 50b:제1 및 제2 도전막 52, 54:제1 및 제2 패드층
52a, 52b, 52c:제1 내지 제3 금속막
54a, 54b, 54c:제4 내지 제6 금속막
56, 58, 56a, 58a:제1 내지 제4 솔더범프 S1:단차

Claims (26)

  1. 제 1 내지 제3 원소를 포함하는 화합물로 된 솔더범프에 있어서,
    상기 제3 원소는 상기 제1 원소와, 복수의 중간상 및 고상선을 갖는 화합물을 형성하는 원소인 것을 특징으로 하는 솔더범프.
  2. 제 1 항에 있어서, 상기 제1 원소는 주석(Sn)인 것을 특징으로 하는 솔더범프.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제2 원소는 은(Ag)인 것을 특징으로 하는 솔더범프.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제3 원소는 Au, Pd, Ni, Cu 또는 Na인 것을 특징으로 하는 솔더범프.
  5. 제 3 항에 있어서, 상기 은의 함량은 3.3∼8%(3∼7.32wt%)인 것을 특징으로 하는 솔더범프.
  6. 제 4 항에 있어서, 상기 Au의 함량은 20∼36.63%(29.32∼48.96wt%)인 것을 특징으로 하는 솔더범프.
  7. 베이스 기판 상에 제1 물질 공급막을 형성하는 제1 단계;
    상기 제1 물질 공급막 상에 2원계 화합물로 된 솔더범프를 형성하는 제2 단계; 및
    상기 솔더범프가 형성된 결과물을 가열하는 제3 단계를 포함하는 것을 특징으로 하는 솔더범프 형성방법.
  8. 제 7 항에 있어서, 상기 제1 물질 공급막은 금막, 팔라듐막, 니켈막, 구리막 또는 나트륨막으로 형성하는 것을 특징으로 하는 솔더범프 형성방법.
  9. 제 7 항에 있어서, 상기 솔더범프는 SnAg를 포함하는 화합물로 형성하는 것을 특징으로 하는 솔더범프 형성방법.
  10. 제 9 항에 있어서, 상기 Ag의 함량은 3.3∼8%인 것을 특징으로 하는 솔더범프 형성방법.
  11. 제 7 항에 있어서, 상기 결과물은 205℃∼235℃로 가열하는 것을 특징으로 하는 솔더범프 형성방법.
  12. 제 7 항에 있어서, 상기 제3 단계는 상기 솔더범프 상부에 상부막을 부착시킨 다음 실시하는 것을 특징으로 하는 솔더범프 형성방법.
  13. 제 12 항에 있어서, 상기 솔더범프 상부와 상기 상부막사이에 제2 물질 공급막을 더 형성하는 것을 특징으로 하는 솔더범프 형성방법.
  14. 제 13 항에 있어서, 상기 제2 물질 공급막은 금막, 팔라듐막, 니켈막, 구리막 또는 나트륨막으로 형성하는 것을 특징으로 하는 솔더범프 형성방법.
  15. p형 및 n형 전극과 그 사이에 발광을 위한 화합물 반도체층들을 포함하는 발광소자를 형성하는 제1 단계;
    서브 마운트 상에 서로 이격된 제1 및 제2 패드층을 형성하는 제2 단계;
    상기 발광소자 상에 p형 전극과 접촉되는 패드층 및 상기 n형 전극과 접촉되는 패드층을 각각 형성하는 제3 단계;
    상기 제1 및 제2 패드층 상에 각각 제1 및 제2 솔더범프를 형성하는 제4 단계;
    상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층이 각각 상기 제1 및 제2 솔더범프와 접촉되도록 상기 발광소자와 상기 서브 마운트를 본딩하는 제5 단계를 포함하되,
    상기 제1 및 제2 패드층은 상기 본딩 후에 상기 제1 및 제2 솔더범프가 보다 높은 융점을 갖는 솔더범프가 되도록 상기 본딩 동안에 상기 제1 및 제2 솔더범프에 소정의 물질을 공급하는 물질막을 포함하여 형성하는 것을 특징으로 하는 발광소자 본딩 방법.
  16. 제 15 항에 있어서, 제1 및 제2 패드층은 티타늄막, 백금막 및 상기 물질막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 발광소자 본딩 방법.
  17. 제 15 항에 있어서, 상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층은 금막, 백금막 및 티타늄막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 발광소자 본딩 방법.
  18. 제 15 항에 있어서, 상기 제1 및 제2 솔더범프는 Sn(3.3∼8%)Ag로 된 솔더범프인 것을 특징으로 하는 발광소자 본딩 방법.
  19. 제 15 항 또는 제 16 항에 있어서, 상기 물질막은 상기 제1 및 제2 솔더범프에 포함된 원소와, 복수의 중간상과 복수의 고상선을 갖는 화합물을 형성하는 원소(이하, 물질막 원소)를 포함하는 것을 특징으로 하는 발광소자 본딩 방법.
  20. 제 19 항에 있어서, 상기 물질막 원소는 Au, Pd, Ni, Cu 또는 Na인 것을 특징으로 하는 발광소자 본딩 방법.
  21. 제 15 항에 있어서, 상기 제5 단계는,
    상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층이 각각 상기 제1 및 제2 솔더범프와 마주하도록 상기 발광소자를 상기 서브 마운트에 정렬시키는 단계;
    상기 n형 전극과 접촉되는 패드층과 상기 p형 전극과 접촉되는 패드층을 각각 상기 제1 및 제2 솔더범프에 접촉시키는 단계; 및
    상기 접촉된 결과물을 205℃∼235℃에서 가열하는 단계를 포함하는 것을 특징으로 하는 발광소자 본딩 방법.
  22. 제 15 항에 있어서, 상기 보다 높은 융점을 갖는 솔더범프는 Sn(3.3%∼8%)Ag(20∼36.63%)Au로 된 솔더범프인 것을 특징으로 하는 발광소자 본딩 방법.
  23. 제 21 항에 있어서, 상기 가열 단계에서 상기 결과물에 10~100gf의 압력을 가하는 것을 특징으로 하는 발광소자 본딩 방법.
  24. 제 15 항에 있어서, 상기 n형 전극과 연결되는 패드층 및 상기 p형 전극과 연결되는 패드층 상에 상기 물질막과 동등한 역할을 하는 물질막(이하, 제2 물질막)을 더 형성하는 것을 특징으로 하는 발광소자 본딩 방법.
  25. 제 24 항에 있어서, 상기 제2 물질막은 상기 제1 및 제2 솔더범프에 포함된 원소와, 복수의 중간상과 복수의 고상선을 갖는 화합물을 형성하는 원소(이하, 제2 물질막 원소)를 포함하는 것을 특징으로 하는 발광소자 본딩 방법.
  26. 제 25 항에 있어서, 상기 제2 물질막 원소는 Au, Pd, Ni, Cu 또는 Na인 것을 특징으로 하는 발광소자 본딩 방법.
KR1020030068321A 2003-10-01 2003-10-01 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법 KR101025844B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030068321A KR101025844B1 (ko) 2003-10-01 2003-10-01 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
US10/949,522 US7219825B2 (en) 2003-10-01 2004-09-27 SnAgAu solder bumps, method of manufacturing the same, and method of bonding light emitting device using the same
JP2004278887A JP2005109484A (ja) 2003-10-01 2004-09-27 ＳｎＡｇＡｕソルダーバンプとその製造方法及びその方法を利用した発光素子のボンディング方法
CNB2004100899305A CN100413632C (zh) 2003-10-01 2004-09-30 锡银金焊料凸点、其制造方法及用其焊接发光装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068321A KR101025844B1 (ko) 2003-10-01 2003-10-01 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법

Publications (2)

Publication Number Publication Date
KR20050032290A true KR20050032290A (ko) 2005-04-07
KR101025844B1 KR101025844B1 (ko) 2011-03-30

Family

ID=34386666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068321A KR101025844B1 (ko) 2003-10-01 2003-10-01 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법

Country Status (4)

Country Link
US (1) US7219825B2 (ko)
JP (1) JP2005109484A (ko)
KR (1) KR101025844B1 (ko)
CN (1) CN100413632C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20190007593A (ko) * 2017-07-13 2019-01-23 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN110349988A (zh) * 2018-04-03 2019-10-18 三星电子株式会社 发光二极管显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
JP2009099655A (ja) * 2007-10-15 2009-05-07 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー半田付け方法
US8997832B1 (en) * 2010-11-23 2015-04-07 Western Digital (Fremont), Llc Method of fabricating micrometer scale components
TWI455665B (zh) * 2012-11-05 2014-10-01 Ritedia Corp 覆晶式發光二極體封裝模組及其製法
JP6082282B2 (ja) * 2013-03-12 2017-02-15 スタンレー電気株式会社 半導体発光装置
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
JP6107680B2 (ja) * 2014-01-22 2017-04-05 豊田合成株式会社 発光装置およびその製造方法
JP2016073979A (ja) * 2014-10-02 2016-05-12 住友金属鉱山株式会社 ボール状Ａｕ−Ｓｎ−Ａｇ系はんだ合金並びにこのボール状Ａｕ−Ｓｎ−Ａｇ系はんだ合金を用いて封止された電子部品及び電子部品搭載装置
US20160308100A1 (en) * 2015-04-17 2016-10-20 Chipmos Technologies Inc Semiconductor package and method of manufacturing thereof
US11152551B2 (en) 2018-04-27 2021-10-19 Innolux Corporation Electronic device
JP7366337B2 (ja) * 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
CN112045329B (zh) * 2020-09-07 2022-03-11 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法
CN114597231A (zh) * 2022-05-10 2022-06-07 上海南麟电子股份有限公司 基于纳米线mosfet的压控led及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2201545B (en) 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6403233B1 (en) 2000-04-13 2002-06-11 Agere Systems Guardian Corp. Article comprising creep-resistant and stress-reducing solder
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
JP2002084059A (ja) 2000-09-08 2002-03-22 Mitsubishi Plastics Ind Ltd 導電性接合部材及びこれを用いた実装基板
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
JP4101181B2 (ja) * 2002-03-27 2008-06-18 古河電気工業株式会社 光モジュールおよび光モジュールの組立方法
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US7358539B2 (en) * 2003-04-09 2008-04-15 Lumination Llc Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts
US20040258556A1 (en) * 2003-06-19 2004-12-23 Nokia Corporation Lead-free solder alloys and methods of making same
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221643B1 (ko) * 2012-03-09 2013-01-21 서울옵토디바이스주식회사 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20190007593A (ko) * 2017-07-13 2019-01-23 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN110349988A (zh) * 2018-04-03 2019-10-18 三星电子株式会社 发光二极管显示装置
CN110349988B (zh) * 2018-04-03 2024-05-07 三星电子株式会社 发光二极管显示装置

Also Published As

Publication number Publication date
JP2005109484A (ja) 2005-04-21
KR101025844B1 (ko) 2011-03-30
US7219825B2 (en) 2007-05-22
CN100413632C (zh) 2008-08-27
US20050072835A1 (en) 2005-04-07
CN1603054A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
KR101025844B1 (ko) ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP5513707B2 (ja) 半導体発光デバイスの相互接続
JP5744147B2 (ja) 集積電子構成要素を有する半導体発光装置
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
JP4632690B2 (ja) 半導体発光装置とその製造方法
US8664686B2 (en) Light emitting device and the manufacture method thereof
US8350276B2 (en) Alternating current light emitting device
JP2005322937A (ja) フレキシブル基板を備えた半導体発光素子
KR20050000197A (ko) 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
JP2010027768A (ja) 発光装置及び発光装置の製造方法
US20060138444A1 (en) Flip-chip bonding structure of light-emitting element using metal column
JP2005005681A (ja) 半導体発光装置およびその製造方法
JP2007227931A (ja) 高出力アレイ型半導体レーザー装置の製造方法
KR102338179B1 (ko) 반도체 발광소자 및 이의 제조방법
KR100708604B1 (ko) 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
KR20220128745A (ko) 반도체 발광소자
KR101138861B1 (ko) 발광소자의 본딩 구조체 및 이를 이용한 본딩방법
JP2016213467A (ja) 発光素子および発光素子パッケージ
KR20220099025A (ko) 반도체 발광소자
KR20220128746A (ko) 반도체 발광소자
JP2014179380A (ja) Ｌｅｄ素子の実装構造
JPH0730092A (ja) 光素子モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 10