KR100708604B1 - 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법 - Google Patents

저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법 Download PDF

Info

Publication number
KR100708604B1
KR100708604B1 KR1020050071361A KR20050071361A KR100708604B1 KR 100708604 B1 KR100708604 B1 KR 100708604B1 KR 1020050071361 A KR1020050071361 A KR 1020050071361A KR 20050071361 A KR20050071361 A KR 20050071361A KR 100708604 B1 KR100708604 B1 KR 100708604B1
Authority
KR
South Korea
Prior art keywords
light emitting
metal bump
semiconductor layer
type semiconductor
substrate
Prior art date
Application number
KR1020050071361A
Other languages
English (en)
Other versions
KR20070016574A (ko
Inventor
이재호
윤여진
황의진
김종규
이준희
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050071361A priority Critical patent/KR100708604B1/ko
Publication of KR20070016574A publication Critical patent/KR20070016574A/ko
Application granted granted Critical
Publication of KR100708604B1 publication Critical patent/KR100708604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 저융점의 금속범프가 형성된 발광소자에 관한 것이다. 본 발명의 발광소자는 기판 상에 전기적으로 연결된 다수의 발광칩과, 상기 다수의 발광칩 상에 형성되는 저융점의 금속범프 및 상기 금속범프에 플립본딩되는 서브마운트 기판을 포함하고, 상기 금속범프는 두 가지 이상의 원소가 다층의 형태로 형성된다. 본 발명의 발광소자는 용융점이 섭씨 400도 이하인 금속범프를 사용함으로써, 고가의 초음파 접합 장비 없이 플립본딩이 가능하며 초음파에 의한 발광칩의 손상이 없어 보다 신뢰성이 향상된 발광소자 제작이 가능하다.
발광소자, 교류, 플립칩, 금속범프, 합금, 저융점

Description

저융점의 금속범프를 이용한 플립칩 발광소자 및 그의 제조방법{Light emitting diode using low melting point metal bump and method of manufacturing the same}
도 1은 본 발명에 따른 발광소자의 단면도.
도 2a 내지 도 2f는 본 발명에 따른 발광소자의 제조공정을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 120: N형 반도체층
125: N-전극 140: 활성층
160: P형 반도체층 165: P-전극
180: 금속범프 200: 배선
300: 서브마운트 기판
본 발명은 다수의 발광칩이 어레이된 플립칩 발광소자에 관한 것으로서, 보다 상세하게는 저융점의 금속범프를 이용한 교류용 플립칩 발광소자에 관한 것이다.
종래의 발광소자는 기판 상에 버퍼층, N형 반도체층, 활성층, P형 반도체층 을 순차적으로 형성하고, P형 반도체층 및 활성층의 일부를 식각하여 N형 반도체층이 드러나도록 하고, 상기 P형 반도체층 상에 반사형 전극을 형성하고, 그 위의 일부 영역에 본딩용 패드를 형성하고, 드러난 N형 반도체층 상에 오믹접촉성 패드를 형성하는 방법으로 제작된다. 상기 오믹접촉성 패드 상에 사진식각공정으로 패턴을 형성하여 플립본딩용 금(Au) 금속범프가 5 ~ 30㎛의 두께로 형성되고, 이를 서브마운트 기판 상에 플립본딩하여 완성한다.
이러한 플립본딩 범프용 재료에 관한 "대한민국 실용신안 제 20-0364703호"에는 금(Au)을 사용하는 기술이 개시되어 있다.
이처럼 금(Au)이 사용된 금속범프는, 금(Au)의 용융점이 섭씨 1064도의 고온이기 때문에 서브마운트 기판에 본딩을 하기 위해서는 초음파원리를 이용한 초음파 접합(Ultrasonic bonding)이 사용되어야 한다.
상기 초음파 접합은 극히 가는 선, 리드선, 칩 등에 초음파 진동을 가하여 압착하는 것으로서, 상기 초음파 접합공정은 금속 접합에 사용되는 초음파 접합과 유사하다. 수직 방향의 압력과 수평 방향으로 60㎑ 정도의 초음파 진동을 가하여 상온에서 접합한다. 이러한 압력과 진동에 의해 산화막이 파괴되어 금속 접촉이 발생하고 상온에서 작업하므로 냉간 접합부(Cold weld)를 형성한다.
그러나, 상기 초음파 접합을 위해서는 고가의 초음파 접합 장비가 필요하며, 초음파에 의한 발광칩의 손상으로 제품의 신뢰성이 떨어지고, 불량률이 증가하게 되는 문제점이 있었다.
본 발명의 목적은 상기의 문제점을 해결하고자 제안된 것으로서, 교류용 플립칩의 금속범프로 용융점이 섭씨 400도 이하인 합금을 사용하여 고가의 본딩장비 없이도 플립본딩이 가능하고, 초음파에 의한 발광칩의 손상을 막을 수 있는 발광소자를 제공하는데 있다.
상기의 문제점을 해결하기 위하여 본 발명은, 기판 상에 전기적으로 연결된 다수의 발광칩과, 상기 다수의 발광칩 상에 형성되는 저융점의 금속범프 및 상기 금속범프에 플립본딩되는 서브마운트 기판을 포함하고, 상기 금속범프는 두 가지 이상의 원소가 다층의 형태로 형성된 발광소자를 제공한다.
또한, 상기 발광칩은 기판과, 상기 기판 상에 형성되는 N형 반도체층과, 상기 N형 반도체층 상의 일정 영역에 형성되는 P형 반도체층과, 상기 N형 반도체층 및 P형 반도체층 상에 형성되는 N-전극 및 P-전극과, 상기 P-전극 상에 형성되는 금속범프를 포함한다.
상기 금속범프는 용융점이 섭씨 400도 이하의 금속재료를 사용한다.
또한, 상기 금속범프의 두께는 1 ~ 100㎛로서 금/주석 또는 납/주석을 포함한다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 발광소자를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명에 따른 발광소자는 기판(100) 상에 형성된 다수의 발광칩(250)과, 상기 발광칩(250) 간을 연결하는 배선(200)과, 상기 다수의 발광칩(250)과 플립본딩되는 서브마운트 기판(300)을 포함한다.
상기 발광칩(250)은 기판(100) 상에 형성된 버퍼층(110)과, 상기 버퍼층(110) 상에 형성된 N형 반도체층(120)과, 상기 N형 반도체층(120) 상의 일정 영역에 형성된 활성층(140)과, 상기 활성층(140) 상에 형성된 P형 반도체층(160)과, 상기 N형 반도체층(120) 상에 형성된 N-전극(125)과, 상기 P형 반도체층(160) 상에 형성된 P-전극(165) 및 금속범프(180)를 포함한다.
상기 기판(100)은 발광소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 본 실시예에서는 사파이어로 이루어진 결정성장의 기판을 사용한다. 즉, 상술한 다층의 구조는 결정성장의 기판 상에 에피택셜(Epitaxial) 성장을 통해 형성된다.
상기 버퍼층(110)은 결정 성장시에 기판과 후속층들의 격자 부정합을 줄이기 위한 층으로서, 질화물 반도체 재료인 AlN 혹은 GaN을 포함한다.
상기 N형 반도체층(120)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체층은 N형 불순물이 도핑되어 있는 GaN을 사용한다.
상기 활성층(140)은 소정의 밴드갭(Band gap)과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN이 포함될 수 있다. 또한, 활성층(140)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 조성이 제어된 반도체 재료를 활성층(140)으로 사용하는 것이 바람직하다.
상기 P형 반도체층(160)은 정공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용한다.
상기 N-전극(125)과 P-전극(165)은 발광칩(250)을 외부의 배선(200)과 전기적으로 연결하기 위한 것으로서, 상기 N-전극(125)은 Ti/Au의 적층 구조로 형성할 수 있다. 상기 P-전극(165)은 오믹 전극으로서 배선(200)을 통해 입력되는 전압을 P형 반도체층(160)에 균일하게 전달하는 역할을 한다.
상기 배선(200)은 금과 같은 도전성 물질을 도금 등의 방법을 통해 인접한 N형 반도체층과 P형 반도체층을 연결한다.
상기 금속범프(180)는 서브마운트 기판(300)과 플립본딩 하기 위한 것으로서, P-전극(165) 상에 형성되며 용융점이 섭씨 400도 이하인 금(Au)/주석(Sn) 및 납(Pb)/주석(Sn)의 합금 또는 금(Au)층/주석(Sn)층 및 납(Pb)층/주석(Sn)층의 다중 층을 사용할 수 있다.
또한, 금/주석 및 납/주석 외에 서로 다른 융점을 가지고 도전성을 가진 두 원소 또는 두 원소 이상의 합금들이 될 수 있고, 형성되는 형태는 합금의 형태 또는 두 층 이상으로 겹쳐지는 형태가 될 수도 있다. 예를 들면, 금과 주석이 중량비로 80:20의 합금의 형태로 형성된 금속층일 수 있고, 두께가 8㎛인 금과 두께가 2㎛인 주석이 다층의 형태로 형성된 금속층이 될 수도 있다.
상기와 같은 금속범프(180)는 용융점이 섭씨 400도 이하로서 초음파 접착 공정 없이 소정시간, 일정온도 하에서 리플로우 솔더링(Reflow Soldering) 공정에 의해 플립본딩 된다. 이때, 상기 금/주석층 및 납/주석층은 리플로우 솔더링 공정에 의해 고상확산접합된다.
상기 리플로우 솔더링 공정은 크림땜납이 공급되고 전자부품이 실장되어 있는 인쇄회로 배선판을 납땜 온도가 설정되어 있는 고온 분위기의 가열로를 통과시킴으로써 인쇄회로 배선판과 전자부품을 전기적으로 접속하기 위한 것이다. 이는 가열원에 따라 적외선 리플로우, 열풍 리플로우, 적외선과 열풍 리플로우, 불활성 용제의 기화잠열에 의한 방식 등이 있다.
상기와 같은 리플로우 솔더링 공정에 의해 얻어지는 고상확산접합은 상이한 두 금속이 그들의 용융점 이하의 온도에서 열처리되고, 상기 금속의 하나가 고상상태에서 다른 금속으로 확산되어 접합되거나, 금속이 고상상태에서 본딩을 이루기 위해 서로 확산되는 것을 말한다. 예를들어, 고상확산접합은 금속간 화합물, 고용체 또는 공정(Eutectic) 합금을 형성한다. 이때, 두 금속이 열처리되는 동안 압력 을 가함으로써 서로 접합될 때 두 금속 상에 산화막이 형성되더라도, 산화막은 엄격한 본딩을 허용하기 위해 파괴될 수 있다. 예컨대, 금속범프(180)가 금층과 주석층으로 이루어진 경우 금과 주석의 공정 합금이 형성된다.
도 2a 내지 도 2f는 본 발명에 따른 발광소자의 제조공정을 설명하기 위한 도면이다.
이하 상기한 발광소자의 제조공정을 도 2a 내지 도 2f를 참조하여 살펴보면, 사파이어 기판(100) 상에 버퍼층(110), N형 반도체층(120), 활성층(140) 및 p형 반도체층(160)을 순차적으로 형성한다(도 2a). 이후, 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 실시하여 각각의 칩을 패터닝하기 위한 제 1 감광막 패턴을 형성한다.
다음으로, 제 1 감광막 패턴을 식각 마스크로 하는 식각공정을 통해 일부 영역에서 P형 반도체층, 활성층, N형 반도체층 및 버퍼층을 제거하고 제 1 감광막 패턴을 제거하여 발광칩 패턴들을 물리적, 전기적으로 분리한다(도 2b).
전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 실시하여 제 2 감광막 패턴을 형성한다.
다음으로, 제 2 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 일부 구역에서 P형 반도체층 및 활성층을 제거하여 N형 반도체층(120)을 노출시킨다(도 2c). 이때, N형 반도체층(120)도 소정두께 함께 제거될 수도 있다. 이후, 상기 제 2 감광막 패턴을 소정의 스트립 공정을 통해 제거한다.
P형 반도체층(160) 상에 오믹접촉용 금속층을 형성하여 P-전극(165)을 제조 한다. 즉, P형 반도체층(160)을 노출시키는 제 3 감광막 패턴을 형성한 다음, P-전극을 그 상부에 형성하고, 스트립 공정을 통해 제 3 감광막 패턴을 제거하면 P형 반도체층(160) 상에 P-전극(165)이 형성된다. 다음으로, 티탄(Ti), 금(Au), 은(Ag,) 백금(Pt), 알루미늄(Al) 및 구리(Cu)와 같은 금속성의 도전성막으로 N형 반도체층(120) 상에 N-전극(125)을 형성한다(도 2d). 이후, 인접한 일 발광칩의 N-전극과 타 발광칩의 P-전극을 에어브리지 공정 또는 스텝 커버 공정을 통해 배선(200)으로 연결한다.
상기 P-전극(165) 상에 금/주석 또는 납/주석의 금속범프(180)를 접합시켜 제 1 기판을 완성한다(도 2e).
이때, 금속범프(180)의 용융시 금속범프의 젖음에 의해 다른 곳으로 흐르는 것을 방지하기 위하여 (도시되지 않은) 부동태층(Passivation)을 금속범프(180) 주위에 형성시킬 수 있다. 상기 부동태층은 절연 뿐만 아니라 발광칩(250)을 불순물이나 수분 등으로부터 보호하는 역할을 한다.
상기 에어브리지 공정은 다음과 같이 진행된다. 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 모두 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스탭커버 공정은 서로 연결할 칩 간에 포토공정을 이용해 감광액을 도 포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 덮고, 그 위에 도금 또는 금속증착 등의 방법으로 금을 포함하는 도전성 물질을 일정두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 모두 제거되고 상기 덮인 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 한다.
한편, 서브마운트 기판(300)은 하부층이 도전성 물질로서, 별도의 주형을 이용하여 제조된다. 상기 하부층 상의 전면에 유전체막(310)을 형성한다. 이때, 서브마운트 기판(300)의 하부층으로 도전성 물질을 사용하지 않을 경우에는 유전체막(310)을 형성하지 않을 수도 있다. 본 실시예에서는 열 전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 사용한다. 따라서, 유전체막(310)을 형성하여 충분한 절연 역할을 할 수 있도록 한다. 이후, 제 1 기판의 금속범프(180)가 젖음이 되어 서브마운트 기판(300)에 접합이 가능하도록 서브마운트 기판(300)의 유전체막(310) 상에 크롬(Cr), 금(Au), 티탄(Ti), 구리(Cu) 등의 금속을 증착하여 금속패드(320)를 형성한다.
서브마운트 기판(300) 양끝단에 외부와 연결되는 와이어 본딩 패드(330a, 330b)를 형성하여 서브마운트 기판(300)을 완성한다(도 2f).
이후, 플립칩 공정으로 도 2e에 도시된 제 1 기판과 도 2f에 도시된 서브마운트 기판을 본딩한다(도 1 참조). 즉, 제 1 기판의 P-전극(165) 상에 형성된 금속범프(180)의 형상을 리플로우 솔더링 공정으로 구의 형태로 만들고, 서브마운트 기판(300)의 금속패드(320)에 접합시켜 발광소자를 제작한다. 상기 플립칩 공정은 리 플로우 솔더링 공정을 이용하여 금속범프(180)를 접합하므로 자기정렬 효과(Self-aligning effect)를 얻을 수 있다. 또한, 저융점 금속범프(180)를 이용한 열압착 본딩을 하므로 다수의 발광칩(250)을 동시에 서브마운트 기판(300)에 효율적으로 접합시킬 수 있다.
상기 공정 후, 서브마운트 기판(300)을 일정 크기로 절단하여 플립칩의 형태로 하고, 각각의 서브마운트 기판(300)이 조립용 패키지 기판의 상부에 장착되도록 다이본딩(Die bonding)하고, 조립용 패키지 기판의 전극으로부터 서브마운트 기판(300)의 와이어 본딩 패드(330a, 330b)에 배선을 연결함으로써 교류용 플립칩을 완성한다.
상기 다이본딩은 반도체 부품 조립 기술의 하나로, 반도체 칩을 패키지에 장착하는 기술이다. 반도체 칩을 패키지에 고정시키고 칩과 패키지 간의 전기적 접속이 이루어지게 하기 위한 것으로, 일반적으로 열압착(Thermocompression bonding) 또는 초음파 접착(Ultrasonic bonding) 방식이 사용된다.
상기에서 설명한 바와 같이 본 발명은, 교류용 플립칩의 플립본딩용으로 용융점이 섭씨 400도 이하인 저융점의 금속범프를 사용하여 고가의 초음파 접착 장비 없이 플립 본딩함으로써, 초음파로 인한 발광칩의 손상을 막아 발광소자의 신뢰성을 향상 시키고, 불량률을 줄일 수 있다.

Claims (6)

  1. 기판과;
    상기 기판 상에 전기적으로 연결된 다수의 발광칩과;
    상기 다수의 발광칩 상에 형성되는 저융점의 금속범프;및
    상기 금속범프에 플립본딩되는 서브마운트 기판;을 포함하고,
    상기 금속범프는 두 가지 이상의 원소가 다층의 형태로 형성된 것을 특징으로 하는 발광소자.
  2. 청구항 1에 있어서, 상기 발광칩은
    상기 기판 상에 형성되는 N형 반도체층과;
    상기 N형 반도체층 상의 일정 영역에 형성되는 P형 반도체층과;
    상기 N형 반도체층 및 P형 반도체층 상에 형성되는 N-전극 및 P-전극과;
    상기 P-전극 상에 형성되는 금속범프를 포함하는 것을 특징으로 하는 발광소자.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 금속범프는,
    용융점이 섭씨 400도 이하의 금속재료를 사용하는 것을 특징으로 하는 발광소자.
  4. 삭제
  5. 청구항 1 또는 청구항 2에 있어서, 상기 금속범프는 금/주석 또는 납/주석을 포함하는 것을 특징으로 하는 발광소자.
  6. 청구항 1 또는 청구항 2에 있어서, 상기 금속범프는 두께가 1 ~ 100㎛인 것을 특징으로 하는 발광소자.
KR1020050071361A 2005-08-04 2005-08-04 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법 KR100708604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071361A KR100708604B1 (ko) 2005-08-04 2005-08-04 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071361A KR100708604B1 (ko) 2005-08-04 2005-08-04 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법

Publications (2)

Publication Number Publication Date
KR20070016574A KR20070016574A (ko) 2007-02-08
KR100708604B1 true KR100708604B1 (ko) 2007-04-18

Family

ID=41624078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071361A KR100708604B1 (ko) 2005-08-04 2005-08-04 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR100708604B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864004B1 (ko) * 2007-02-09 2008-10-17 (주)아이셀론 초음파를 이용한 발광다이오드의 플립칩 패키징 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002079A (ko) * 1999-06-11 2001-01-05 조장연 플립칩 형태의 질화물 반도체소자 및 그 제조 방법
KR200364703Y1 (ko) * 2004-06-03 2004-10-12 알티전자 주식회사 발광 다이오드 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002079A (ko) * 1999-06-11 2001-01-05 조장연 플립칩 형태의 질화물 반도체소자 및 그 제조 방법
KR200364703Y1 (ko) * 2004-06-03 2004-10-12 알티전자 주식회사 발광 다이오드 패키지

Also Published As

Publication number Publication date
KR20070016574A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
JP5513707B2 (ja) 半導体発光デバイスの相互接続
KR100616415B1 (ko) 교류형 발광소자
JP5432234B2 (ja) 半導体発光デバイス用の実装
US8816386B2 (en) Light emitting device and manufacture method thereof
KR100772920B1 (ko) 솔더 범프가 형성된 반도체 칩 및 제조 방법
KR100470386B1 (ko) 멀티-칩패키지
US20070126016A1 (en) Light emitting device and manufacture method thereof
US20070096130A1 (en) LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate
US7825501B2 (en) High bond line thickness for semiconductor devices
US20160346857A1 (en) Device Comprising a Connecting Component and Method for Producing a Connecting Component
JP2000100869A (ja) 半導体装置およびその製造方法
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
KR100708604B1 (ko) 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
JP2002305215A (ja) 半導体装置およびこれを用いた積層構造体
US20140110843A1 (en) Semiconductor Unit with Submount for Semiconductor Device
JP7292977B2 (ja) 配線基板、電子装置及び電子モジュール
JP4125858B2 (ja) 発光ダイオードおよびその製造方法
JP2822506B2 (ja) 半導体装置の製造方法
JP2000040715A (ja) フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置
JP2006032711A (ja) フリップチップ実装用半導体装置及びその製造方法
JP2002217232A (ja) 半導体装置の製造方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法
EP1834361A2 (en) Electric circuit, use of a semiconductor component and method for manufacturing a semiconductor component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 13