JP2002305215A - 半導体装置およびこれを用いた積層構造体 - Google Patents

半導体装置およびこれを用いた積層構造体

Info

Publication number
JP2002305215A
JP2002305215A JP2001107745A JP2001107745A JP2002305215A JP 2002305215 A JP2002305215 A JP 2002305215A JP 2001107745 A JP2001107745 A JP 2001107745A JP 2001107745 A JP2001107745 A JP 2001107745A JP 2002305215 A JP2002305215 A JP 2002305215A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
connection terminal
external connection
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001107745A
Other languages
English (en)
Other versions
JP3502056B2 (ja
Inventor
Toshiya Ishio
俊也 石尾
Hiroyuki Nakanishi
宏之 中西
Katsunobu Mori
勝信 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001107745A priority Critical patent/JP3502056B2/ja
Publication of JP2002305215A publication Critical patent/JP2002305215A/ja
Application granted granted Critical
Publication of JP3502056B2 publication Critical patent/JP3502056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの電極を再配置するとともに、
外部装置等との接続において高い接続信頼性を得ること
ができる半導体装置およびこれを用いた積層構造体を提
供する。 【解決手段】 半導体基板１の表面に複数の電極パッド
２を有し、該電極パッド２の部分に開口部９を設けた第
１絶縁層１０が形成されているとともに、該第１絶縁層
１０上に、上記複数の電極パッド２からそれぞれ引き出
された引き出し配線６と、上記引き出し配線６の一端が
接続された外部接続端子領域７とを備えた半導体装置に
おいて、上記第１絶縁層１０は、上記外部接続端子領域
７の部分に第１開口部１４を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの電
極を再配置した半導体装置およびこれを用いた積層構造
体に関するものであり、特に、外部装置等との接続に高
い接続信頼性を得ることができる半導体装置およびこれ
を用いた積層構造体に関するものである。
【０００２】
【従来の技術】従来より、半導体装置に用いられている
半導体チップには、外部装置との電気的接続用の電極パ
ッドが形成されている。
【０００３】この電極パッドの形成位置は、半導体チッ
プの実装方法の違いによって異なるため、電極パッドの
形成位置やレイアウトは実装方法に適した位置に予め定
める必要がある。このため、電極パッドの位置の異なる
製品が多種類存在し、製品の管理が複雑化してしまうと
いう問題がある。
【０００４】そこで、半導体チップの所定の位置に形成
された電極パッドを、外部装置と接続するために再配置
することで、電極パッドの位置を揃えることが可能な半
導体装置が提案されている。
【０００５】上記のような半導体装置は、例えば、特開
平１０−２６１６６３号公報に開示されている。
【０００６】上記公報の半導体装置の積層構造体は、図
８に示すように、半導体基板（ウエハ）５０には、図示
しない素子や電極パッド５１が形成されている。
【０００７】この半導体基板５０は、例えば、シリコン
酸化物等の無機物からなる保護膜５２で覆われ、電極パ
ッド５１が露出するように開口部５３が設けられてい
る。また、半導体基板５０上には無機性の保護膜５２、
電極パッド領域５４を覆うように、有機物からなる第１
絶縁層５５が形成されている。
【０００８】第１絶縁層５５には、電極パッド５１を露
出させる開口部５６が形成されている。さらに、第１絶
縁層５５および開口部５６を覆うように、主導体層５７
が設けられている。この主導体層５７上および側面部に
は、第２絶縁層５８が形成されており、第２絶縁層５８
は、主導体層５７上に開口部５９を有している。
【０００９】主導体層５７のうち、開口部５９から露出
した外部接続端子領域６０は、パッドとして使用され、
この領域上には突起電極（外部接続端子）６１が形成さ
れている。
【００１０】ここで、上記公報に開示された半導体装置
の製造方法を、図９（ａ）〜図９（ｆ）に基づいて説明
すれば、以下の通りである。
【００１１】まず、図９（ａ）に示すように、電極パッ
ド５１が形成された半導体基板５０上に、電極パッド５
１が露出するように開口部５３を設けた保護膜５２が形
成される。
【００１２】そして、保護膜５２上に、図９（ｂ）に示
すように、第１絶縁層５５が形成され、第１絶縁層５５
には、電極パッド５１が露出するように開口部５６が設
けられる。
【００１３】さらに、開口部５６内および第１絶縁層５
５上には、図９（ｃ）に示すように、電解メッキによ
り、最上層が白金族の金属である主導体層５７が設けら
れる。また、主導体層５７は、予め、スパッタリング、
蒸着等により、半導体基板５０の全面に、図示しない金
属層を形成し、さらにレジスト６５を塗布、露光、現像
して開口部を設け、開口部に電解メッキすることで形成
される。
【００１４】次に、図９（ｄ）に示すように、レジスト
６５を溶剤により剥離し、パターン形成された主導体層
５７をマスクとして、予め形成した金属層を酸またはア
ルカリのエッチング液により除去する。
【００１５】そして、図９（ｅ）に示すように、主導体
層５７の上面および側面に、第２絶縁層５８を形成し、
主導体層５７の上面の一部を露出させるように、第２絶
縁層５８をパターニングにより開口部５９を設ける。
【００１６】最後に、図９（ｆ）に示すように、この開
口部５９から主導体層５７が露出した外部接続端子領域
６０に、突起電極６１を設けて、半導体装置７０を得る
ことができる。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置７０のように、半導体チップや半導体基
板（ウエハ）５０上に主導体層５７を形成し、さらにそ
の主導体層５７上に、基板実装用に突起電極６１を設け
たタイプの半導体装置７０には、以下のような問題があ
る。
【００１８】すなわち、上記従来の半導体装置７０で
は、電源のオン・オフ時や交流電流が主導体層５７に流
れた場合には、その近傍の主導体層５７に流れる電流に
影響が及んで、半導体チップ上の特定の位置において悪
影響が出てしまうのを防止するために、上記第１・第２
絶縁層５５・５８が設けられている。
【００１９】ところが、外部装置との電気的接続手段と
して、特に、高融点の金属材料を用いる場合において
は、有機材料からなる第１絶縁層５５が、電気的接続を
行う際に与えられる熱によってダメージを受け、熱劣化
してしまう。
【００２０】例えば、接続端子の材料として、Ｓｎ−Ｐ
ｂ（錫−鉛）ハンダを用いた接続の場合は２３０℃程
度、鉛フリーハンダを用いた接続の場合には２６０℃程
度、また、Ａｕを用いたフリップチップ接合の場合で
も、３５０℃程度まで突起電極６１が昇温されて、半導
体装置と外部装置との接続が行われる。
【００２１】これにより、半導体装置７０と外部装置等
とが接続される際には、突起電極６１に与えられた熱
は、主導体層５７を介して第１絶縁層５５にも加わり、
第１絶縁層５５に含まれる水分により、第１絶縁層５５
が発泡、変質して、熱劣化してしまう。よって、この第
１絶縁層５５の熱劣化により、半導体装置７０と外部装
置との接合信頼性は著しく低下してしまう。
【００２２】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、半導体チップの電極を再配置
するとともに、外部装置との高い接続信頼性を得ること
ができる半導体装置およびこれを用いた積層構造体を提
供することにある。
【００２３】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するために、半導体チップの表面に複数
の電極パッドを有し、該電極パッド部分に開口部を設け
た第１絶縁層が形成されているとともに、該第１絶縁層
上に、上記複数の電極パッドからそれぞれ引き出された
主導体層と、上記主導体層の一端が接続され、外部接続
端子が取り付けられる外部接続端子領域とを備えた半導
体装置において、上記第１絶縁層は、上記外部接続端子
領域の部分に第１開口部を有していることを特徴として
いる。
【００２４】上記構成によれば、半導体装置同士あるい
は半導体装置と外部装置とを高温度で接続する場合であ
っても、第１絶縁層が熱劣化することによる接続不良を
防止できる。
【００２５】すなわち、外部装置等と半導体装置との接
続時には、外部接続端子領域に外部接続端子を設け、こ
の外部接続端子を昇温、溶融して接続が行われる。
【００２６】本発明の半導体装置では、第１絶縁層が、
外部接続端子が形成された部分に第１開口部を有してい
るため、外部装置等との接続時に外部接続端子が昇温さ
れても、第１絶縁層が熱により劣化することはない。よ
って、第１絶縁層が発泡したり、変質したりする熱劣化
を防止できるため、外部装置等との高い接続信頼性を維
持できる。
【００２７】また、外部接続端子を介した接続、特に圧
力を加えて半導体装置と外部装置等とを接続する場合に
は、外部接続端子が形成された位置に有機物からなる第
１絶縁層が設けられていないため、接続時の熱により有
機物からなる第１絶縁層が溶融軟化して圧力が分散して
しまうことを防止できる。よって、外部接続端子部分に
圧力がかかり易く強固な接続にできる。
【００２８】また、上記電極パッドとは接続されていな
いダミーの外部接続端子領域を有することがより好まし
い。
【００２９】これにより、上記ダミーの外部接続端子領
域にも外部接続端子を設けて、外部装置等との接続に使
用することで、ダミーの外部接続端子領域が無い場合と
比べて、接続強度を向上させることができる。さらに、
半導体装置が接続した装置に対して傾いて接続されるの
を防止し、精度のよい接続が可能になる。
【００３０】また、上記主導体層を覆うように形成され
た第２絶縁層を有し、該第２絶縁層には、上記外部接続
端子領域の部分に第２開口部が設けられていることがよ
り好ましい。
【００３１】これにより、第２絶縁層が主導体層上に形
成されているため、半導体装置表面に形成された主導体
層等を外部からの物理的・化学的ダメージから保護する
ことができる。また、第２絶縁層の外部接続端子領域の
部分に第２開口部が設けられているため、第２絶縁層を
形成した場合であっても、外部装置等との接続を行うこ
とができる。
【００３２】さらに、第２絶縁層の外部接続端子領域
（後述の電極パッド領域、パッド領域を含む）に第２開
口部が設けられているため、再配置を行っていない電極
パッド等についても、ボンディングワイヤやバンプ等に
より、外部装置等に直接接続することができる。よっ
て、半導体装置の接続方法の自由度を増大させることが
できる。
【００３３】また、上記第２開口部は、略円形であるこ
とがより好ましい。
【００３４】これにより、上記第２開口部にメッキを施
した場合でも、メッキ成長により第２開口部に加わる応
力を分散できるため、第２絶縁層にクラック等の不具合
の発生を抑制することができる。従って、接続信頼性が
高い半導体装置を提供できる。
【００３５】また、上記外部接続端子領域には、接続用
の突起電極が設けられていることがより好ましい。
【００３６】これにより、突起電極を加熱溶融すること
により、突起電極を介して外部装置等との接続を容易に
行うことができる。
【００３７】このとき、上記突起電極は、鉛フリーハン
ダ又はＡｕ（金）であることがより好ましい。
【００３８】これにより、突起電極として、Ｓｎ−Ｐｂ
ハンダ以外の、高温度で溶融する鉛フリーハンダやＡｕ
（金）等のような材料を用いているため、鉛を含まない
環境に良い半導体装置を得ることができる。
【００３９】本発明の半導体装置を用いた積層構造体
は、上記半導体装置が、電極パッドが形成されている面
を対向させた状態で積層されて構成された積層構造体の
少なくとも一方の半導体装置に用いられていることがよ
り好ましい。
【００４０】これにより、半導体装置を用いた積層構造
体を構成する接続相手側の外部装置の電極が何処に配置
されていても、その外部装置の電極の位置に応じて任意
に電極の位置を再配置できるので、半導体装置同士ある
いは半導体装置と半導体チップ等とを接続して、容易に
半導体装置を用いた積層構造体を得ることができる。
【００４１】さらに、第１絶縁層の外部接続端子領域に
は、第１開口部が設けられているため、第１絶縁層が吸
湿していても、接合時に外部接続端子に与えられる熱に
よって、水分の気化等による発泡や、変質等の発生を防
止することができる。よって、接続信頼性の高い半導体
装置の積層構造体を提供できる。
【００４２】
【発明の実施の形態】〔実施形態１〕本発明の半導体装
置に関する実施の一形態について、図１〜図５に基づい
て説明すれば、以下のとおりである。
【００４３】本実施形態の半導体装置１５は、図１
（ａ）・（ｂ）に示すように、半導体基板（ウエハ）１
に、電極パッド２とともに図示しない素子が形成されて
おり、シリコン酸化物等の無機物からなる保護膜３で覆
われている。また、この保護膜３には、電極パッド２が
露出するように開口部９が設けられている。
【００４４】そして、この無機性の保護膜３を覆うよう
に、第１絶縁層１０が形成されており、この第１絶縁層
１０上には、電極パッド領域５に設けられた電極パッド
２に接続された引き出し配線（主導体層）６を介して、
外部接続端子領域７が設けられている。
【００４５】第１絶縁層１０は、有機物からなり、クロ
ストークやスイッチングノイズを低減するためには不可
欠である。
【００４６】また、必要に応じて、電極パッド２が設け
られていないパッド領域５’から引き出し配線６を設
け、電極パッド２と電気的に接続されていないダミーの
外部接続端子領域８を形成する。
【００４７】本実施形態の半導体装置１５と外部装置と
を接続する際や、半導体装置１５と他の半導体装置とを
接続する際には、このダミーの外部接続端子領域８に
も、突起電極（外部接続端子）を設けて接続することに
より、外部装置等との接続強度を向上させることができ
る。
【００４８】本実施形態の半導体装置１５では、以上の
ように、電極パッド２が、引き出し配線６を介して再配
置されており、引き出し配線６の電極パッド２と接続さ
れた端部以外のもう一方の端部に、外部接続端子領域７
を設けている。このため、元々の電極パッド２が形成さ
れている位置が統一されていなくても、電極の再配置に
より、電極の位置を統一することが可能になる。さら
に、接続する相手側の外部装置等の電極位置に応じて電
極の位置を再配置することで、外部装置の電極の位置に
係わらず、容易に半導体装置１５と外部装置等とを接続
できる。
【００４９】半導体装置１５が外部装置と接続される際
には、図２に示すように、鉛フリーハンダからなる突起
電極１６が外部接続端子領域７・８に設けられて、２６
０℃程度まで昇温されて溶融し、外部装置等と接続され
る。Ａｕ（金）からなる突起電極１６では、圧接を組み
合わせることにより、３５０℃程度での接合が可能とな
る。なお、本実施形態の半導体装置１５は、図２に示す
ように、引き出し配線６上にさらに第２絶縁層１８が形
成されていてもよい。
【００５０】このように、突起電極１６の材料として、
鉛フリーハンダやＡｕ（金）を用いることにより、突起
電極１６を加熱、もしくは熱圧着するだけで外部装置等
との接続を容易に行うことができる。
【００５１】さらに、本実施形態の半導体装置では、図
１に示すように、外部接続端子領域７・８が形成されて
いる部分の第１絶縁層１０には、第１開口部１４が設け
られている。よって、図２に示す外部装置等との接続に
使用される突起電極１６が設けられる位置に、第１絶縁
層１０が形成されていないため、接続時に突起電極１６
に与えられる熱によって、第１絶縁層１０が熱劣化する
のを防止できる。よって、第１絶縁層１０の熱劣化によ
る半導体装置の外部装置等との接続信頼性の低下を防止
し、高い接続信頼性を維持することができる。
【００５２】また、本実施形態の半導体装置は、図３に
示すように、引き出し配線６上および半導体装置２０の
側面部に、第２絶縁層１８が形成されており、第２絶縁
層１８は引き出し配線６上に第２開口部２２を有する半
導体装置２０であってもよい。引き出し配線６のうち、
第２開口部２２から露出した外部接続端子領域７・８に
は、外部装置等との接続に使用される突起電極１６が設
けられる。
【００５３】さらに、本実施形態の半導体装置は、図４
に示すように、外部接続端子領域７・８の他に、電極パ
ッド領域５とパッド領域５’とに開口部を設けている半
導体装置２５であってもよい。これにより、外部装置等
と接続された半導体装置２５への信号の入出力は、半導
体装置２５の電極パッド領域５、パッド領域５’から行
うことが可能になる。
【００５４】ここで、図１に示す半導体装置の製造工程
について、以下に説明する。
【００５５】図１の半導体装置は、図５（ａ）に示すよ
うに、まず、半導体基板１には、図示しないが複数の素
子が形成されており、各素子はダイシングライン１２に
より区分けされて独立している。
【００５６】ダイシングライン１２により区分けされた
領域には、複数の電極パッド２が形成され、シリコン酸
化物等の無機物からなる保護膜３で覆われている。ま
た、保護膜３には、電極パッド２が露出するように開口
部９が設けられている。
【００５７】そして、図５（ｂ）に示すように、この半
導体基板１上に、ポリイミドからなる第１絶縁層１０が
設けられ、さらにダイシングライン１２と、電極パッド
２と、外部接続端子領域７・８を設ける所望の領域に第
１開口部１４が設けられる。
【００５８】ここで、上記第１開口部１４を形成する方
法について、詳しく説明する。
【００５９】先ず、ワニス状態のポリイミドの原料をス
ピンコートにより塗布し、加熱（１００℃程度）により
溶剤分を揮発させる。さらに、露光、べーク（１００℃
程度）を行った後、ダイシングライン１２、電極パッド
２、および外部接続端子領域７・８を設ける所望の位置
に、現像液を用いて第１開口部１４を設ける。
【００６０】その後、オーブンにより２５０℃で２ｈの
熱処理を行い、所望のパターンが形成されたポリイミド
膜が形成される。
【００６１】次に、図示しないが、Ｔｉ−ＷとＣｕとを
スパッタリングにより半導体基板１の全面に形成する。
【００６２】そして、図５（ｃ）に示すように、レジス
ト１７を塗布ベーク（１１０℃）、露光、現像すること
により、引き出し配線６を設ける領域に電解Ｃｕメッキ
を行い、さらに電解Ｎｉメッキを施す。ここで、Ｔｉ−
Ｗは、電極パッド２の主成分であるＡｌとＣｕとの拡散
防止膜として働き、スパッタリングで形成したＣｕは、
電解Ｃｕ形成、密着させるために必要となる。また、Ｔ
ｉ−Ｗの代替として、ＴｉまたはＣｒを用いてもよい。
【００６３】次に、図５（ｄ）に示すように、レジスト
１７をアセトン等により剥離し、エッチング液によりＣ
ｕ、Ｔｉ−Ｗの順に除去することにより引き出し配線６
（Ｎｉ／Ｃｕ）が形成され、図１に示す半導体装置１５
となる。
【００６４】なお、図１の半導体装置１５において、Ｓ
ｎを主成分とする金属からなる突起電極１６を設ける場
合は、さらにレジスト１７を塗布（図示せず）し、露
光、現像により外部接続端子領域７・８、および必要に
応じて電極パッド領域５やパッド領域５’の部分に対応
するレジスト１７に開口部を設け、無電解Ａｕ、または
無電解Ｎｉ、Ａｕを順に形成して、レジスト１７を剥離
すればよい。
【００６５】また、図４の半導体装置２５を製造する場
合には、図１の半導体装置１５の製造方法である上記図
５（ａ）〜（ｄ）に示した製造工程に加えて、図５
（ｅ）に示すように、さらに第２絶縁層１８を形成すれ
ばよい。
【００６６】図４の半導体装置２５では、第２絶縁層１
８にも、第１絶縁層１０と同じ感光性のポリイミド材料
を用いることができる。
【００６７】先ず、ポリイミドの原料（ワニス状態のも
の）をスピンコートにより塗膜形成し、加熱（１００
℃）により溶剤分を揮発させる。
【００６８】さらに、露光、ベーク（１００℃）を行っ
た後に、ダイシングライン１２と、電極パッド領域５、
パッド領域５’と、外部接続端子領域７・８が形成され
ている位置の第２絶縁層１８に、現像液を用いて、第２
開口部２２を形成する。
【００６９】また、本実施形態の半導体装置２５では、
第２絶縁層１８の電極パッド領域５と外部接続端子領域
７の部分の第２絶縁層１８の第２開口部２２の形状が、
略円形になるように形成されている。
【００７０】これにより、第２絶縁層１８の第２開口部
２２にメッキを施した場合でも、メッキの成長により発
生する応力が分散できるため、第２絶縁層１８にクラッ
ク等の不具合の発生を抑制することができる。
【００７１】その後、オーブンにより２５０℃で２ｈの
熱処理を行い、所望のパターンが形成されたポリイミド
膜が形成される。ここでは、第１絶縁層１０の材料がポ
リイミドであり、同一材料にした方が密着力等で優位と
考えられるため、第２絶縁層１８の材料としてもポリイ
ミドを用いる。
【００７２】ただし、ポリイミドの場合、一般的に熱処
理温度は高温であるため、引き出し配線６の各金属層の
拡散や、第２絶縁層１８の第２開口部２２から露出して
いる金属層の酸化が促進されやすく、後のメッキ工程で
メッキの形成ができないため、３００℃以下で硬化でき
る樹脂材料を用いる必要がある。ここでは、２５０℃ま
で昇温されても、硬化物特性で３５０℃硬化の場合と遜
色の無いポリイミドを用いた。また、エポキシ系等の他
の樹脂を用いた場合には、２００℃以下でも硬化できる
ものもある。
【００７３】次に、図示しないが、突起電極１６を設け
るために、第２絶縁層１８の第２開口部２２に無電解Ａ
ｕ、または無電解Ｎｉ、Ａｕを順に形成する。このと
き、無電解メッキを形成する領域については、第２絶縁
層１８の第２開口部２２の形状を、電極パッド２上も含
めて略円形としたため、上述したように、メッキの成長
に伴う応力が分散され、第２絶縁層１８のクラックの発
生が抑制される。
【００７４】その後、図５（ｆ）に示すように、突起電
極１６を形成する。突起電極１６の材料としては、ここ
では、鉛フリーハンダからなる金属ボールを搭載する方
法で行う。その他、Ａｕバンプ、ハンダ等の材料を用い
てもよい。
【００７５】具体的な形成方法としては、半導体基板１
全体の外部接続端子領域７、あるいは必要に応じて外部
接続端子領域８に、フラックスを一括して付け、さらに
一括してフラックスを付けた外部接続端子領域７あるい
は外部接続端子領域８に金属ボール（突起電極１６）の
搭載を行う。
【００７６】次に、Ｎ2 （窒素）雰囲気で熱処理が可能
なリフロー炉で２６０℃の熱処理を行い、ダイシングラ
イン１２に沿ってダイシングして、個片化された半導体
装置２５が形成される。
【００７７】このようにして形成された半導体装置２５
は、基板に実装する場合、電極パッド領域５およびパッ
ド領域５’においては、図３に示すように、第２絶縁層
１８の第２開口部２２が形成されていない半導体装置２
０であってもよい。
【００７８】以上のように、図３および４に示した半導
体装置２０・２５であっても、図１に示した半導体装置
１５と同様に、外部装置等との高い接続信頼性を得るこ
とができる。
【００７９】図１・３・４の各半導体装置１５・２０・
２５は、外部接続端子領域７とダミーの外部接続端子領
域８にＳｎ系合金やＡｕなどの突起電極１６を設けれ
ば、基板に実装することが可能となる。さらには、突起
電極１６を介して、各半導体装置１５・２０・２５と半
導体チップとを組み合わせて、図６および図７に示す積
層構造体３０・３５を構成する一方の半導体装置として
用いることが可能である。
【００８０】なお、本実施形態では、第１絶縁層１０と
して、ポリイミドからなる感光性の絶縁層を用いたがこ
れに限定されるものではなく、非感光性の絶縁層を用い
てもよい。非感光性の絶縁層を用いた場合は、通常のレ
ジストを用いて第１開口部１４を設けることが可能であ
る。
【００８１】また、本実施形態の半導体装置１５・２０
・２５では、引き出し配線６の材料として電解Ｎｉ／Ｃ
ｕを用いたが、図２の半導体装置に形成されている第２
絶縁層１８を設けない場合、あるいは第２絶縁層１８と
してポリイミド以外の材料を用いる場合には電解Ｃｕメ
ッキだけでよい。
【００８２】本実施形態の半導体装置２５においては、
第２開口部２２の形状を略円形としたが、引き出し配線
６の引き回しによってはデザイン上、略楕円形にしても
第２絶縁層１８のクラックを防止できるという同様の効
果を得られる。
【００８３】〔実施形態２〕本発明の半導体装置を用い
た積層構造体に関する他の実施形態について、図６およ
び図７に基づいて説明すれば、以下のとおりである。
【００８４】なお、説明の便宜上、前記実施形態１にて
説明した図面と同じ機能を有する部材については、同じ
符号を付記し、その説明を省略する。
【００８５】本実施形態の半導体装置を用いた積層構造
体では、実施形態１で説明したような電極位置を再配置
した半導体装置２５同士、または半導体装置２５と半導
体チップとを組み合わせて、積層構造体を得ることがで
きる。
【００８６】実施形態１で説明した半導体装置２５を用
いた積層構造体３０は、図６（ｃ）に示すように、図６
（ａ）に示す第１の半導体装置２６と、図６（ｂ）に示
す第２の半導体装置２５とが素子面が対向するように積
層されている。
【００８７】そして、第１の半導体装置２６と第２の半
導体装置２５とは、外部接続端子領域７・８において、
突起電極１６を介して電気的に接続されている。
【００８８】以上のように構成された積層構造体３０に
おいて、上記第１・第２の半導体装置２５・２６の何れ
か一方の入出力信号や共通の入出力信号を得るために
は、第２の半導体装置２５に形成され、それぞれの入出
力信号に対応する電極パッド領域５あるいはパッド領域
５’を選択すればよい。
【００８９】例えば、第１の半導体装置２６のみの入出
力信号は、電極パッド２と電気的に接続された引き出し
配線６によって、ａ部からｂ部へと伝わり、突起電極１
６を介して、ｂ部から第２の半導体装置２５のｃ部へと
伝わる。さらに、このｃ部は引き出し配線６によってｄ
部と電気的につながれているため、第１の半導体装置２
６のみの入出力信号は、ｄ部で得ることができる。
【００９０】一方、第２の半導体装置２５のみの入出力
信号は、第２の半導体装置２５に形成され、電極パッド
２を備えたｉ部で得ることができる。
【００９１】また、第１の半導体装置２６および第２の
半導体装置２５に共通の入出力信号は、第１の半導体装
置２６の電極パッド２と電気的に接続された引き出し配
線６によって、例えば、ｅ部からｆ部に伝わり、突起電
極１６を介して、ｆ部から第２の半導体装置２５のｇ部
へと伝わる。さらに、ｇ部は、引き出し配線６によっ
て、電極パッド２を備えたｈ部と電気的に接続されてい
る。よって、第１・第２の半導体装置２５・２６に共通
の入出力信号は、ｈ部で得ることができる。
【００９２】このように、電極の再配置を行うことがで
きる第２の半導体装置２５を用いて、半導体装置の積層
構造体３０を構成することで、積層構造体３０を構成す
る一方の第２の半導体装置２５の電極パッド領域５、パ
ッド領域５’から各入出力信号を得ることができる。さ
らに、実施形態１で述べたように、第１絶縁層１０に
は、突起電極１６が設けられる位置に第１開口部１４を
形成しているため、積層構造体３０を製造する際に加わ
る熱により第１絶縁層１０が劣化することを防止でき
る。よって、積層構造体３０の接続不良を防止すること
ができる。
【００９３】ここで、図６の積層構造体３０の製造方法
について説明すれば、以下の通りである。
【００９４】先ず、半導体基板１からなる第２の半導体
装置２５の外部接続端子領域７、および必要に応じてダ
ミーの外部接続端子領域８に、はんだ付けを確実に行う
ために有効な液状あるいはペースト状のフラックスを塗
布する。
【００９５】次に、鉛フリーハンダ製の金属ボールを予
めフラックスを塗布した外部接続端子領域７・８に搭載
する。
【００９６】次に、Ｎ2 （窒素）雰囲気のリフロー炉で
２６０℃の熱処理を行い、突起電極１６を形成する。
【００９７】さらに、第１の半導体装置２６の外部接続
端子領域７、および必要に応じてダミーの外部接続端子
領域８にフラックスを付けた上で、対向させて位置合わ
せを行い、積層する。
【００９８】続いて、Ｎ2 雰囲気のリフロー炉にて２６
０℃の熱処理を行って突起電極１６を昇温し、第１の半
導体装置２６と第２の半導体装置２５とを接続して、積
層構造体３０を得ることができる。
【００９９】また、図６に示す積層構造体３０とは異な
る他の積層構造体の例について、図７を用いて説明すれ
ば、以下のとおりである。
【０１００】図７に示す積層構造体３５は、半導体装置
２５と半導体チップ３６とを、突起電極１６により電気
的に接続した例である。なお、半導体チップ３６は、電
極の再配置が行われていない。
【０１０１】このように、接続する半導体チップ３６の
電極パッド２の位置が、再配置されていない場合であっ
ても、接続する相手側の電極位置に応じて、半導体装置
２５の電極位置を再配置すれば、容易に接続が可能にな
る。
【０１０２】半導体装置２５と半導体チップ３６とは、
図６の積層構造体３０と同様に、素子形成面を合わせて
積層され、突起電極１６を介して電気的に接続される。
【０１０３】このとき、半導体装置２５は、ダミーの突
起電極１６を電極パッド２と接続されていない外部接続
端子領域８にも設けているために、積層後の半導体チッ
プ３６の傾きを抑え、正確な接続を行うことができる。
【０１０４】各入出力信号は、図６の積層構造体３０と
同様に、半導体装置２５に形成された各電極からそれぞ
れ得ることができる。
【０１０５】例えば、半導体チップ３６のみの入出力信
号は、半導体チップ３６に設けられた電極パッド２を備
えたｊ部と突起電極１６とを介して、ｋ部へと伝わり、
半導体装置２５の引き出し配線６によってｌ部へと伝わ
る。よって、半導体チップ３６のみの入出力信号は、ｌ
部で得られる。
【０１０６】一方、半導体装置２５のみの入出力信号
は、半導体装置２５の電極パッド２を備えたｐ部で得ら
れる。
【０１０７】そして、半導体チップ３６と半導体装置２
５との共通の入出力信号は、半導体チップ３６の電極パ
ッド２の、ｍ部と突起電極１６によって、ｎ部と電気的
に接続され、半導体装置２５の引き出し配線６によって
半導体装置２５の電極パッド２を備えたｏ部へと伝わ
る。よって、半導体チップ３６と半導体装置２５との共
通の入出力信号は、半導体装置２５のｏ部で得られる。
【０１０８】例えば、図６のｈ・ｉ部とｄ部とであり、
図７のｏ・ｐ部とｌ部とであるが、電極パッド領域５お
よびパッド領域５’は、ワイヤボンディングが可能であ
るため、樹脂モールドされており、リード端子の出てい
るＴＳＯＰや、基板タイプのＣＳＰ（Chip Size Packag
e ）等のパッケージに搭載することが可能である。な
お、基板タイプのＣＳＰとは、基板の下側にエリア状に
ハンダボール等が形成されているＣＳＰのことである。
【０１０９】また、上記電極パッド領域５およびパッド
領域５’に、ワイヤボンディングではなく、Ｓｎ系合金
等の大きな突起電極１６を形成すれば、そのまま基板レ
スのＣＳＰとして用いることも可能である。
【０１１０】これにより、半導体チップと全く同じサイ
ズのＣＳＰを複合チップタイプとして得ることができ
る。
【０１１１】ここで、図７の積層構造体３５の製造方法
について説明すれば、以下の通りである。
【０１１２】ここでは、突起電極１６として、Ａｕワイ
ヤバンプを用いた。このバンプの形成方法は、ワイヤボ
ンディングで、電極パッド２にＡｕボールを形成し、超
音波と熱により圧着する方法と同じである。
【０１１３】圧着後、ループを形成しないでそのままワ
イヤを引き抜くと、Ａｕポール上の図示しない再結晶部
でワイヤを切断することができ、金ワイヤバンプが電極
パッド２上に形成できる。この方法を用いて、半導体装
置２５の外部接続端子領域７、および必要に応じてダミ
ーの外部接続端子領域８に金ワイヤバンプを形成する。
【０１１４】次に、フリップチップボンダー装置によ
り、半導体チップ３６の電極パッド２が重なるように位
置合わせしてから、３８０℃に加熱したステージとツー
ルにより熱圧着で電気的に接続する。このとき、Ａｕワ
イヤバンプは、半導体チップ３６側に形成してもよい。
【０１１５】なお、図６および図７の積層構造体３０・
３５のように、半導体装置や半導体チップを組み合わせ
て積層する場合には、サイズの大きな半導体装置２５か
らサイズの小さな半導体装置２６または半導体チップ３
６がはみ出さない方がよい。つまり、ダイシングによる
分割前のウエハ状態の半導体装置２５または半導体基板
１に、サイズの小さい半導体装置２６または半導体チッ
プ３６を積層する方が、半導体基板１等を分割した後で
サイズの小さい半導体装置２６等を積層するよりも作業
性を向上させることができる。
【０１１６】また、図６または図７の積層構造体３０・
３５を、ＴＳＯＰや基板タイプのＣＳＰ等に搭載する場
合には、電極パッド領域５とパッド領域５’とにワイヤ
ボンディングすることができる。
【０１１７】なお、ダイシングとは、ダイヤモンド砥粒
を埋め込んだ砥石を高速回転させて半導体基板１を分割
する方法であり、ワイヤボンディングとは、半導体チッ
プ（素子）上の電極パッドから、パッケージのリードを
金属細線で電気的に導通させる工程をいう。
【０１１８】さらに、図６・図７の積層構造体３０・３
５の電極パッド領域５とパッド領域５’とに、積層され
たサイズの小さい方の半導体装置２６や半導体チップ３
６よりも頭部が出たハンダバンプ等を形成すると、積層
構造体３０・３５をそのまま基板実装できる。
【０１１９】なお、図６・図７のような積層構造体３０
・３５を製造する場合には、半導体装置２５と、半導体
装置２６あるいは半導体チップ３６との間に液状樹脂等
を注入し、硬化させたものを用いることもできる。この
ような構成によれば、突起電極１６の接続がより強固と
なるため、電気的なオープン等のトラブルを防ぐことが
できる。
【０１２０】また、本発明の半導体装置は、複数の電極
パッドを有し、該電極パッド部に開口部を有する有機物
からなる第１絶縁層と、一端が電極パッドと電気的に接
続された主導体層とを有する半導体装置において、主導
体層の外部装置との電気的接続を行う領域（外部接続端
子領域）については、第１絶縁層に開口部を有すること
を特徴とした半導体装置であってもよい。
【０１２１】
【発明の効果】本発明の半導体装置は、以上のように、
第１絶縁層は、外部接続端子領域の部分に第１開口部を
有している構成である。
【０１２２】それゆえ、半導体装置同士あるいは半導体
装置と外部装置とを接続する際には、接続するために設
けられた外部接続端子に熱が与えられて溶融させた場合
でも、第１絶縁層が熱劣化することによる接続不良を防
止できるという効果を奏する。
【０１２３】すなわち、外部装置等と半導体装置との接
続時には、外部接続端子領域に外部接続端子を設け、こ
の外部接続端子を昇温、溶融して接続が行われる。本発
明の半導体装置では、第１絶縁層が、外部接続端子が形
成された部分に第１開口部を有しているため、外部装置
等との接続時に外部接続端子が昇温されても、第１絶縁
層が熱により劣化することはない。よって、第１絶縁層
が発泡したり、変質したりする熱劣化を防止できるた
め、外部装置等との高い接続信頼性を維持できる。ま
た、外部接続端子を介した接続、特に圧力を加えて半導
体装置と外部装置等とを接続する場合には、外部接続端
子が形成された位置に弾力性を有する第１絶縁層が設け
られていないため、外部接続端子部分に圧力がかかり易
く強固な接続にできる。
【０１２４】また、上記電極パッドとは接続されていな
いダミーの外部接続端子領域を有することがより好まし
い。それゆえ、上記ダミーの外部接続端子領域にも外部
接続端子を設けて、外部装置との接続に使用すること
で、ダミーの外部接続端子領域が無い場合と比べて、よ
り接続強度を向上させることができるという効果を奏す
る。さらに、半導体装置が接続した装置に対して傾いて
接続されるのを防止し、精度のよい接続が可能になる。
【０１２５】また、上記主導体層を覆うように形成され
た第２絶縁層を有し、該第２絶縁層には、上記外部接続
端子領域の部分に第２開口部が設けられていることがよ
り好ましい。それゆえ、第２絶縁層が主導体層上に形成
されているため、半導体装置表面に形成された主導体層
等を外部からの物理的・化学的ダメージから保護するこ
とができるという効果を奏する。また、第２絶縁層の外
部接続端子領域の部分に第２開口部が設けられているた
め、第２絶縁層を形成した場合であっても、外部装置と
の接続を行うことができる。
【０１２６】さらに、第２絶縁層の外部接続端子領域
（電極パッド領域、パッド領域を含む）に第２開口部が
設けられているため、再配置を行っていない電極パッド
等についても、ボンディングワイヤやバンプ等により、
外部装置等に直接接続することができる。
【０１２７】また、上記第２絶縁層に設けられた第２開
口部は、略円形であることがより好ましい。それゆえ、
第２絶縁層の第２開口部にメッキを施した場合でも、メ
ッキ成長により第２開口部に加わる応力を分散できるた
め、第２絶縁層にクラック等の不具合の発生を抑制する
ことができるという効果を奏する。従って、接続信頼性
が高い半導体装置を提供できる。
【０１２８】また、上記外部接続端子領域には、接続用
の突起電極が設けられていることがより好ましい。それ
ゆえ、突起電極を加熱溶融するだけで外部装置等との接
続を容易に行うことができるという効果を奏する。
【０１２９】このとき、上記突起電極は、鉛フリーハン
ダ又はＡｕ（金）からなることがより好ましい。それゆ
え、鉛フリーハンダやＡｕ（金）からなる外部接続端子
を突起電極に用いているため、鉛を含まない環境に良い
半導体装置を得ることができるという効果を奏する。
【０１３０】本発明の半導体装置を用いた積層構造体
は、上記半導体装置が、半導体チップの電極パッドが形
成されている面を対向させた状態で積層されて構成され
た積層構造体の少なくとも一方の半導体装置に用いられ
ていることがより好ましい。
【０１３１】それゆえ、半導体装置を用いた積層構造体
を構成する一方の半導体チップが電極を再配置していな
い場合でも、その半導体チップの電極の位置に合わせて
半導体装置の電極を再配置することで、半導体装置と半
導体チップとを接続して、容易に半導体装置を用いた積
層構造体を得ることができるという効果を奏する。さら
に、第１絶縁層の外部接続端子領域には、第１開口部が
設けられているため、第１絶縁層が吸湿していても、接
合時に外部接続端子に加わる熱によって、水分の気化等
による発泡や、変質等の発生を防止することができる。
よって、接続信頼性の高い半導体装置の積層構造体を提
供できる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の一実施形態に係る半導体装
置を示す平面図であり、（ｂ）は、（ａ）の半導体装置
のＡＡ線矢視断面図である。
【図２】図１に示す半導体装置に、第２絶縁層と外部接
続端子とを設けた構造を示す断面図である。
【図３】（ａ）は、本発明の半導体装置の他の例を示す
平面図であり、（ｂ）は、（ａ）の半導体装置のＢＢ線
矢視断面図である。
【図４】（ａ）は、本発明の半導体装置のさらに他の例
を示す平面図であり、（ｂ）は、（ａ）の半導体装置の
ＣＣ線矢視断面図である。
【図５】（ａ）〜（ｆ）は、図４に示す半導体装置の製
造工程を示す断面図である。
【図６】（ａ）は、本発明の実施形態に係る半導体装置
を示す平面図であり、（ｂ）は、図４の半導体装置を示
す平面図であり、（ｃ）は、（ａ）・（ｂ）の半導体装
置からなる積層構造体のＤＤ線矢視断面図である。
【図７】（ａ）は、電極を再配置していない半導体チッ
プの平面図であり、（ｂ）は、図４の半導体装置を示す
平面図であり、（ｃ）は、（ａ）・（ｂ）の半導体装置
および半導体チップからなる積層構造体のＥＥ線矢視断
面図である。
【図８】従来の半導体装置の構造を示す断面図である。
【図９】（ａ）〜（ｆ）は、図８に示す半導体装置の製
造工程を示す断面図である。
【符号の説明】
１ 半導体基板 ２ 電極パッド ３ 保護膜 ５ 電極パッド領域 ５’ パッド領域 ６ 引き出し配線（主導体層） ７ 外部接続端子領域 ８ 外部接続端子領域（ダミーの外部接続端子領
域） ９ 開口部 １０ 第１絶縁層 １２ ダイシングライン １４ 第１開口部 １６ 突起電極（外部接続端子） １８ 第２絶縁層 ２２ 第２開口部 ２５ 半導体装置 ２６ 半導体装置 ３０ 積層構造体 ３５ 積層構造体 ３６ 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 21/92 ６０２Ｎ 25/065 25/08 Ｂ 25/07 21/92 ６０４Ｊ 25/18 ６０４Ｈ 21/88 Ｔ (72)発明者 森 勝信 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F033 HH07 HH11 HH13 HH17 HH18 HH23 JJ01 JJ07 JJ11 JJ13 JJ17 JJ18 JJ23 KK08 MM05 MM08 MM13 NN06 NN07 PP15 PP27 PP28 QQ08 QQ10 QQ19 QQ37 RR04 RR22 SS22 VV01 VV07 XX17 XX19 XX24 5F044 KK05 KK12 KK17 LL04 QQ01 QQ04

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの表面に複数の電極パッドを
    有し、該電極パッド部分に開口部を設けた第１絶縁層が
    形成されているとともに、該第１絶縁層上に、上記複数
    の電極パッドからそれぞれ引き出された主導体層と、上
    記主導体層の一端が接続され、外部接続端子が取り付け
    られる外部接続端子領域とを備えた半導体装置におい
    て、 上記第１絶縁層は、上記外部接続端子領域の部分に第１
    開口部を有していることを特徴とする半導体装置。
  2. 【請求項２】上記電極パッドとは接続されていないダミ
    ーの外部接続端子領域を有することを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】上記主導体層を覆うように形成された第２
    絶縁層を有し、該第２絶縁層には、上記外部接続端子領
    域の部分に第２開口部が設けられていることを特徴とす
    る請求項１または２に記載の半導体装置。
  4. 【請求項４】上記第２開口部は、略円形であることを特
    徴とする請求項３に記載の半導体装置。
  5. 【請求項５】上記外部接続端子領域には、接続用の突起
    電極が設けられていることを特徴とする請求項１〜４の
    いずれか１項に記載の半導体装置。
  6. 【請求項６】上記突起電極は、鉛フリーハンダ又はＡｕ
    （金）からなることを特徴とする請求項５に記載の半導
    体装置。
  7. 【請求項７】上記請求項１〜６の半導体装置が、半導体
    チップの電極パッドが形成されている面を対向させた状
    態で積層されて構成された積層構造体の少なくとも一方
    の半導体装置に用いられていることを特徴とする半導体
    装置を用いた積層構造体。
JP2001107745A 2001-04-05 2001-04-05 半導体装置およびこれを用いた積層構造体 Expired - Fee Related JP3502056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001107745A JP3502056B2 (ja) 2001-04-05 2001-04-05 半導体装置およびこれを用いた積層構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107745A JP3502056B2 (ja) 2001-04-05 2001-04-05 半導体装置およびこれを用いた積層構造体

Publications (2)

Publication Number Publication Date
JP2002305215A true JP2002305215A (ja) 2002-10-18
JP3502056B2 JP3502056B2 (ja) 2004-03-02

Family

ID=18960014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107745A Expired - Fee Related JP3502056B2 (ja) 2001-04-05 2001-04-05 半導体装置およびこれを用いた積層構造体

Country Status (1)

Country Link
JP (1) JP3502056B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017655A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体実装体およびそれを用いた半導体装置
JP2003017656A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体実装体およびそれを用いた半導体装置
JP2006351886A (ja) * 2005-06-17 2006-12-28 Sony Corp 半導体装置及びその製造方法
JP2007274013A (ja) * 2007-07-26 2007-10-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007318167A (ja) * 2007-07-26 2007-12-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2012174847A (ja) * 2011-02-21 2012-09-10 Murata Mfg Co Ltd 電子部品およびモジュール
US10861813B2 (en) 2018-05-30 2020-12-08 Sharp Kabushiki Kaisha Semiconductor chip stack and method for manufacturing semiconductor chip stack

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137929B2 (ja) 2005-09-30 2008-08-20 シャープ株式会社 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631223B2 (ja) * 2001-07-04 2011-02-16 パナソニック株式会社 半導体実装体およびそれを用いた半導体装置
JP2003017656A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体実装体およびそれを用いた半導体装置
JP2003017655A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体実装体およびそれを用いた半導体装置
JP2006351886A (ja) * 2005-06-17 2006-12-28 Sony Corp 半導体装置及びその製造方法
JP4696712B2 (ja) * 2005-06-17 2011-06-08 ソニー株式会社 半導体装置
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
US7906856B2 (en) 2007-04-27 2011-03-15 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
JP2007274013A (ja) * 2007-07-26 2007-10-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552978B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552979B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007318167A (ja) * 2007-07-26 2007-12-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2012174847A (ja) * 2011-02-21 2012-09-10 Murata Mfg Co Ltd 電子部品およびモジュール
US10861813B2 (en) 2018-05-30 2020-12-08 Sharp Kabushiki Kaisha Semiconductor chip stack and method for manufacturing semiconductor chip stack

Also Published As

Publication number Publication date
JP3502056B2 (ja) 2004-03-02

Similar Documents

Publication Publication Date Title
US5886409A (en) Electrode structure of wiring substrate of semiconductor device having expanded pitch
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP3152180B2 (ja) 半導体装置及びその製造方法
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
JP3450238B2 (ja) 半導体装置及びその製造方法
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
US6635962B2 (en) Chip on chip semiconductor device
US6717252B2 (en) Semiconductor device
JP2001320013A (ja) 半導体装置およびその製造方法
JPH0897217A (ja) 半導体装置及びその製造方法
JP2000036509A (ja) 半導体装置の製造方法
JPH09330934A (ja) 半導体装置及びその製造方法
JP2003051580A (ja) 半導体装置及びその製造方法
JPH10326806A (ja) 半導体装置およびその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
US20040089946A1 (en) Chip size semiconductor package structure
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2000164761A (ja) 半導体装置および製造方法
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP3417292B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees