JP4552978B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4552978B2 JP4552978B2 JP2007194766A JP2007194766A JP4552978B2 JP 4552978 B2 JP4552978 B2 JP 4552978B2 JP 2007194766 A JP2007194766 A JP 2007194766A JP 2007194766 A JP2007194766 A JP 2007194766A JP 4552978 B2 JP4552978 B2 JP 4552978B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- resin layer
- wirings
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
複数の配線のうち、その一部の第1の配線が、1つの樹脂層又は積層された複数の樹脂層の底面に形成され、複数の配線のうち、その一部を除いた第2の配線が、1つの樹脂層又は積層された複数の樹脂層の表面に形成されているため、配線を形成できる部分の面積が広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第1の配線が、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続されるようにすれば、断線を防止することができる。
また、チップ・サイズ・パッケージの半導体装置では、外部端子としてはんだボールを使用する場合が多い。上記の構造の配線によって、はんだボールからなる外部端子、ここでは特に鉛フリーはんだボールからなる外部端子を高密度に形成することができる。
第1の配線に接続されていない電極の表面に、第1の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ(CSP)である場合に、上記のような構造の配線を適用すれば、配線及び外部端子の高密度化を実現することができる。
上記の1つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されているため、1つの樹脂層又は積層された複数の樹脂層の底面に形成された第1の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、1枚のシリコンウェハから多数の半導体装置を得ることができる。
少なくとも1つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
例えば、上記の1つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
複数の配線のうち、その一部の第1の配線を形成した後に、該第1の配線の表面に少なくとも1つの樹脂層又は積層された複数の樹脂層を形成し、複数の配線のうち、その一部を除いた第2の配線を、1つの樹脂層又は積層された複数の樹脂層の表面に形成するため、配線を形成できる部分の面積が樹脂層の両面に広がり、配線及び外部端子を多数形成することができる。また、配線を立体的に交差した形で形成できるため、外部端子を高密度に形成することが可能となる。
また、半導体素子の外周部付近には、熱ストレス等により大きい応力がかかる。このため、比較的断線しにくい第1の配線を、複数の外部端子のうちの、少なくとも半導体素子の最も外周部側に位置する外部端子に接続するようにすれば、断線を防止することができる。
また、チップ・サイズ・パッケージの半導体装置では、外部端子としてはんだボールを使用する場合が多い。上記の構造の配線を形成することによって、はんだボールからなる外部端子、ここでは特に鉛フリーはんだボールからなる外部端子を高密度に形成することができる。
第1の配線に接続されていない電極の表面に、第1の配線と同じ材料の金属膜を形成することにより、これらの電極の酸化や腐食を防止することができる。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ(CSP)である場合に、上記のような構造の配線を形成すれば、配線及び外部端子の高密度化を実現することができる。
上記の1つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成するため、1つの樹脂層又は積層された複数の樹脂層の底面に形成された第1の配線と外部端子を容易に接続することができ、接続信頼性が向上する。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、1枚のシリコンウェハから多数の半導体装置を得ることができる。
少なくとも1つの樹脂層を、半導体素子の集合体のダイシングにより切断する部分を避けて形成するため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
例えば、上記の1つの樹脂層又は積層された複数の樹脂層を、電極の形成されている部分に形成すれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
この回路基板は、上記のいずれかの半導体装置を搭載し、この半導体装置は外部端子が高密度に形成されているため、回路基板の小型化及び高性能化を実現することができる。
この電子機器は、上記のいずれかの半導体装置を有しているため、電子機器の小型化及び高性能化を実現することができる。
図1は、本発明の実施形態1に係る半導体装置の上面図及び縦断面図である。図1(a)及び図1(b)は、半導体装置1の側面付近の一部を示したものであり、具体的には図1(c)の斜線部に示す部分である。半導体装置1の他の部分は、図1(a)に示される構造がほぼ対称的に形成されているものとする。なお、図1(a)は一部を透明にして示している。また、図1(b)は、図1(a)のb−b線に沿った縦断面図である。
本実施形態1の半導体装置1は、主に、半導体素子2の一方の面に、第1の樹脂層3、配線4、第2の樹脂層5、第3の樹脂層6、外部端子7、が形成されて構成されている。なお複数の配線4は、その一部が、第1の樹脂層3の半導体素子2側の面に形成される第1の配線4aとなっており、その一部を除いた他の配線が、第1の樹脂層3の外部端子7側の面に形成される第2の配線4bとなっている。また半導体素子2の一方の表面には、絶縁体からなるパッシベーション膜8及び電極9が形成されており、第1の配線4aはパッシベーション膜8の表面に形成されている。
なお、本実施形態1では、第3の樹脂層6が外部端子7の根本補強のために設けられているが、必ずしも設ける必要はない。
例えば、配線4をすべて第1の樹脂層3の外部端子7側の面に形成すると、配線4を形成できる部分の面積が小さくなり、また配線4を立体的に交差させることができないため、配線4及び外部端子7を高密度に形成することができなくなる。このため、本実施形態1では、第1の樹脂層3の両方の面に配線4を形成することにより、配線4及び外部端子7の高密度化を実現している。
なお本実施形態1では、第1の配線4aと第2の配線4bとの間に第1の樹脂層3が形成されているが、積層された複数の樹脂層を形成したり、他の部材を介在させてもよい。また本実施形態1では、第1の配線4aをパッシベーション膜8の表面に形成されているが、例えば第1の配線4aと半導体素子2の間に、更に別の樹脂層を形成してもよい。
そして、第2の樹脂層5の表面及び側面には、第3の樹脂層6が形成されてもよい。第3の樹脂層6は、主に外部端子7の根本補強のために形成されているため、外部端子7の周辺部分が盛り上がった形となっている。なお、第3の樹脂層6は外部端子7の一部が露出するように形成されている。この第3の樹脂層6の材料も、第1の樹脂層3と同様のものを使用してもよいし、第1の樹脂層3と異なるものを使用してもよい。
ここで、第1の樹脂層3、第2の樹脂層5、第3の樹脂層6はこの順番で低弾性になっていくように形成するのが望ましい。このように、半導体素子2側から外部端子7側に向かって低弾性の樹脂層を形成することにより、熱ストレスによって外部端子7に加えられる応力等を効果的に緩和することができる。
さらに第1の配線4aは、パッシベーション膜8の表面に形成されており、段差がないため、細密配線が可能である。
図2は、半導体素子2の集合体であるシリコンウェハを示した上面図である。以下の図3から図5に示す半導体装置の製造工程が終了した後に、ダイシングによりシリコンウェハ11を切断して個々の半導体装置1が完成する。図3から図5では、図2の斜線部の、1つの半導体素子2の側面付近の一部を示す。なお、半導体装置1の他の部分にも、図3から図5に示される処理が同様に行われるものとする。
まず、前処理をすることにより微小なトランジスタ等が多数形成されたシリコンウェハにパッシベーション膜8及び電極9を形成する(図3(a1))。なお、図3(a2)は、図3(a1)のc−c線に沿った縦断面図ある。パッシベーション膜8は、半導体素子2の片側の表面の電極9以外の部分に形成する。また電極9は、半導体素子2の外周部に形成する。
第1の配線4aは、例えばスパッタでチタン・タングステン合金の層と銅の層をパッシベーション膜8の表面の全面に形成した後に、所定の形状にレジスト膜(図示せず)を塗布し、エッチングをして第1の配線4aの部分のみを残し、レジスト膜を剥離することにより形成することができる。
図4(c2)は、図4(c1)のe−e線及びf−f線に沿った縦断面図である。第1の樹脂層3の、第1の配線4aの電極9に接続される部分の他端は、第1のビアホール14が形成されている。また、第1の樹脂層3の、第1の配線4aが接続されない電極9の上の部分は第2のビアホール15が形成されている。
ここで、第2の配線4bも第1の配線4aと同様に形成するが、例えば、チタン・タングステン合金の層と銅の層に、さらに銅めっきを施してもよい。また第1のランド10は、例えば、第2の配線4bと同様に形成することができる。
次に、第1のランド10及び第2のランド17の部分に、はんだボールからなる外部端子7を形成する(図5(f1))。この外部端子7は、例えば鉛フリーはんだからなり、はんだボール転写、ペースト印刷、めっき等により形成される。なお、図5(f2)は、図5(f1)のk−k線に沿った縦断面図である。
最後に、図5(f1)あるいは図5(g1)の工程までの処理が終了したシリコンウェハを、ダイシングにより切断して個々の半導体装置1が完成する。なお上記の製造工程では、半導体素子2の集合体であるシリコンウェハのダイシングされる部分に、第1の樹脂層3及び第2の樹脂層5が形成されていないため、これらの樹脂層が切断されないので、半導体素子2の端部の欠けや樹脂層の剥離を防止することができる。
図6は、本発明の実施形態3に係る回路基板の例を示した斜視模式図である。図6に示す回路基板100は、実施形態1に示す半導体装置1を搭載したものである。回路基板100は、ガラスエポキシ基板等からなり、あらかじめ銅等の配線パターンが形成されている。この回路基板100に、半導体装置1の外部端子7を接続することにより、電気的に導通した状態となり、所望の処理(例えば、データ処理)を行わせることができる。
Claims (16)
- 複数の電極を有する半導体素子に、複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子が形成された半導体装置であって、
前記複数の配線のうち、その一部の第1の配線が、1つの樹脂層又は積層された複数の樹脂層の底面に形成され、
前記複数の配線のうち、前記一部を除いた第2の配線が、前記1つの樹脂層又は積層された複数の樹脂層の表面に形成されており、
前記第1の配線が、前記複数の外部端子のうちの、少なくとも前記半導体素子の最も外周部側に位置する外部端子に接続されており、
前記外部端子が、鉛フリーはんだボールからなることを特徴とする半導体装置。 - 前記複数の電極のうちの、前記第1の配線に接続されていない電極の表面に、前記第1の配線と同じ材料の金属膜が形成されていることを特徴とする請求項1記載の半導体装置。
- 前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項1又は請求項2記載の半導体装置。
- 前記1つの樹脂層又は積層された複数の樹脂層に、ビアホールが形成されていることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記半導体装置が、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造されていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記複数の樹脂層のうちの、少なくとも1つの樹脂層が、前記集合体のダイシングにより切断する部分を避けて形成されていることを特徴とする請求項5記載の半導体装置。
- 少なくとも1つの樹脂層が、前記電極の形成されている部分に形成されていることを特徴とする請求項1〜6のいずれかに記載の半導体装置。
- 複数の電極を有する半導体素子に、複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子を形成する半導体装置の製造方法であって、
前記複数の配線のうち、その一部の第1の配線を形成した後に、該第1の配線の表面に少なくとも1つの樹脂層又は積層された複数の樹脂層を形成し、前記複数の配線うち、前記一部を除いた第2の配線を、前記1つの樹脂層又は積層された複数の樹脂層の表面に形成し、
前記第1の配線を、前記複数の外部端子のうちの、少なくとも前記半導体素子の最も外周部側に位置する外部端子に接続し、
前記外部端子を、鉛フリーはんだボールで構成したことを特徴とする半導体装置の製造方法。 - 前記複数の電極のうちの、前記第1の配線に接続されていない電極の表面に、前記第1の配線と同じ材料の金属膜を形成することを特徴とする請求項8記載の半導体装置の製造方法。
- 前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項8又は9記載の半導体装置の製造方法。
- 前記1つの樹脂層又は積層された複数の樹脂層に、ビアホールを形成することを特徴とする請求項8〜10のいずれかに記載の半導体装置の製造方法。
- 前記半導体装置を、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造することを特徴とする請求項8〜11のいずれかに記載の半導体装置の製造方法。
- 前記複数の樹脂層のうちの、少なくとも1つの樹脂層を、前記集合体のダイシングにより切断する部分を避けて形成することを特徴とする請求項12記載の半導体装置の製造方法。
- 少なくとも1つの樹脂層を、前記電極の形成されている部分に形成することを特徴とする請求項8〜13のいずれかに記載の半導体装置の製造方法。
- 請求項1〜7のいずれかに記載の半導体装置を搭載していることを特徴とする回路基板。
- 請求項1〜7のいずれかに記載の半導体装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194766A JP4552978B2 (ja) | 2007-07-26 | 2007-07-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194766A JP4552978B2 (ja) | 2007-07-26 | 2007-07-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419405A Division JP4010298B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318167A JP2007318167A (ja) | 2007-12-06 |
JP4552978B2 true JP4552978B2 (ja) | 2010-09-29 |
Family
ID=38851680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007194766A Expired - Fee Related JP4552978B2 (ja) | 2007-07-26 | 2007-07-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4552978B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257282A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Chem Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2002252310A (ja) * | 2001-01-30 | 2002-09-06 | Samsung Electronics Co Ltd | 半導体チップパッケージ |
JP2002305215A (ja) * | 2001-04-05 | 2002-10-18 | Sharp Corp | 半導体装置およびこれを用いた積層構造体 |
JP2003051569A (ja) * | 2001-08-03 | 2003-02-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2003229450A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-07-26 JP JP2007194766A patent/JP4552978B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257282A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Chem Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2002252310A (ja) * | 2001-01-30 | 2002-09-06 | Samsung Electronics Co Ltd | 半導体チップパッケージ |
JP2002305215A (ja) * | 2001-04-05 | 2002-10-18 | Sharp Corp | 半導体装置およびこれを用いた積層構造体 |
JP2003051569A (ja) * | 2001-08-03 | 2003-02-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2003229450A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007318167A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8120176B2 (en) | Semiconductor device having a conductive bump | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
KR20170034211A (ko) | 반도체 패키지 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
JP6166525B2 (ja) | 電子部品の製造方法 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
US7851265B2 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
US20120115323A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
US8450844B2 (en) | Semiconductor package and method of manufacturing the same | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
US8847391B2 (en) | Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006108284A (ja) | 半導体パッケージ | |
JP4552978B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4552979B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP5432543B2 (ja) | 半導体装置の製造方法 | |
JP2007258354A (ja) | 半導体装置の製造方法 | |
JP2005175108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008078327A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009246265A (ja) | 半導体パッケージ基板 | |
JP2005191591A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4552978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |