JP2002252310A - 半導体チップパッケージ - Google Patents

半導体チップパッケージ

Info

Publication number
JP2002252310A
JP2002252310A JP2002021985A JP2002021985A JP2002252310A JP 2002252310 A JP2002252310 A JP 2002252310A JP 2002021985 A JP2002021985 A JP 2002021985A JP 2002021985 A JP2002021985 A JP 2002021985A JP 2002252310 A JP2002252310 A JP 2002252310A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor chip
ground
electrode pad
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002021985A
Other languages
English (en)
Other versions
JP4163421B2 (ja
Inventor
Tae-Sub Chang
泰燮 張
Toko Ri
東鎬 李
Min-Young Son
敏榮 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002252310A publication Critical patent/JP2002252310A/ja
Application granted granted Critical
Publication of JP4163421B2 publication Critical patent/JP4163421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 高周波で動作する半導体素子の電気的特性及
び信頼性を保障することができる接地金属層を有する半
導体チップパッケージを提供する。 【解決手段】 半導体チップは信号電極パッド４ａ、４
ｃ、接地電極パッド４ｂ、及びオンチップ回路を有す
る。第１絶縁パターン層１０には信号電極パッド４ａ、
４ｃ及び接地電極パッド４ｃが露出している。第２絶縁
層３０は、接地電極パッド４ｃと電気的に接触される接
地金属層、第１絶縁パターン層１０上に形成される第１
金属層２０、接地電極パッド４ｃに対応する接地接触部
３２、信号電極パッド４ａ、４ｃに対応する信号接触部
を有し、第１金属層２０上に形成されている。第２金属
層４０は、接地接触部３２を介して接地電極パッド４ｃ
と電気的に連結される接地パターン、信号接触部を介し
て信号電極パッド４ａ、４ｃと電気的に連結される信号
パターンを有し、第２絶縁層３０上に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
ング技術に関するもので、より具体的には、ウェーハレ
ベルパッケージに関する。
【０００２】
【従来の技術】一般に、半導体チップパッケージは、チ
ップの入出力を外部と電気的に連結させる機能と、外部
環境から半導体チップを物理的に保護する機能とを有す
る。従来から、小型化・軽量化、高速化、多機能化さ
れ、且つ高信頼性を有する安価の半導体チップパッケー
ジが要求されている。かかる要求を満足するため、様々
なパッケージング技術が開発されて来た。
【０００３】例えば、ボールグリッドアレイ（ＢＧＡ：
ball grid array）パッケージは、従来の金属リードフ
レームを有するプラスチックパッケージに比べて、比較
的高い表面実装密度及び向上された電気的性能を提供す
る。前記ＢＧＡは、半導体チップの導電性位置に配置さ
れた微小のはんだボールのアレーを含む。前記はんだボ
ールは、半導体チップと、印刷回路基板やその他の基板
の導体との間の電気的結合及び同時付着のためにリフラ
ックスされる。ＢＧＡパッケージと従来のプラスチック
パッケージの主要な差異点は、プラスチックパッケージ
のリードフレームの代わりに複数層の回路パターンを有
する基板により、半導体チップの電気的接続を提供する
ものである。
【０００４】前記ＢＧＡパッケージは、入出力ピン数の
増加に適切に対応することができ、電気接続部の誘導成
分を減らしながらパッケージのサイズをチップスケール
に縮小することができる。
【０００５】チップサイズレベルのパッケージから一層
発展した形態のパッケージとしてウェーハレベルパッケ
ージが登場した。ウェーハレベルパッケージは、ウェー
ハ段階で半導体チップの組立またはパッケージが完了す
るパッケージをいうが、ウェーハ製造工程（fabricatio
n）や組立工程（assembly）でダイ（die；ウェーハから
分離された半導体チップ）に対する追加的な工程を必要
とせず、それぞれの工程段階でウェーハ上のすべての半
導体チップに対して一括的に工程を進行することができ
ることが要望される。
【０００６】既存の標準半導体チップパッケージ技術に
おいて、パッケージの費用は、ウェーハ製造工程で半導
体チップの縮小（shrink）を進行することによって全体
半導体素子の費用で多くの部分を占め、パッケージの費
用が半導体チップ自体の費用を超過する場合も発生する
が、ウェーハレベルパッケージ（ＷＬＰ）は、単一工程
で組立まで完了するため、半導体素子の製造費用を顕著
に軽減することができる。また、ウェーハレベルパッケ
ージは、パッケージの機能と半導体チップの機能をより
完璧に統合することができ、半導体素子の熱的特性と電
気的特性が改善され、パッケージのサイズを半導体チッ
プのサイズに小型化できるという長所がある。
【０００７】図１は、従来の技術に係るＷＬＰの部分断
面図である。シリコンウェーハ２には、複数の半導体チ
ップ（図示しない）が形成されていて、それぞれの半導
体チップには、一括製造工程（batch fabrication proc
ess）によりオンチップ回路が形成されている。図１に
は、図面を簡単にするため、オン−チップ回路の最上部
に形成された金属層３のみを示す。金属層３は、半導体
チップを外部と電気的に連結する電極パッド４と連結さ
れている。ウェーハ２の上部面、すなわち、半導体チッ
プの活性面（active surface）は、電極パッド４を除い
てパッシベーション膜（passivation layer）で覆われ
ている。パッシベーション膜上に誘電体層５及び金属配
線６が形成されていて、これは、露出した電極パッド４
と接触されている。金属配線６上に、さらに誘電体層７
を形成するが、この時、外部接続部の領域（例えば、は
んだボール９）は、誘電体層７を介して開放させて置
く。誘電体層７の開放された部分を介してはんだボール
９を金属配線６と電気的に連結させることにより、ウェ
ーハ２上の半導体チップに対する外部電気連結部が完成
する。
【０００８】ところが、かかる構造の従来のＷＬＰにお
いて、金属配線６を介して伝えられる電気的信号の周波
数が高まることにより生じる寄生的な問題を解決するこ
とが困難であった。例えば、金属配線６を構成する電源
ライン、信号ライン、及び接地ラインをどのように設計
し配置するかにより、高速半導体素子の電気的特性が決
められる。しかし、従来のＷＬＰ構造では、信号ライン
により生じるインダクタンス、キャパシタンス、及び寄
生変数を效果的に制御することが難しく、且つ高周波で
動作する半導体素子の電気的特性及び信頼性を效果的に
保障することが難しかった。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、高周波で動作する半導体素子の電気的特性及び信頼
性を保障することができる半導体チップパッケージを提
供することにある。本発明の他の目的は、信号ラインに
より生じるインダクタンス及び寄生変数を減少すること
ができる半導体チップパッケージを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の一実施例に係る
半導体チップパッケージは、（Ａ）電気信号が伝えられ
る信号電極パッド、接地電源信号が伝えられる接地電極
パッド、及びオンチップ回路を有する半導体チップと、
（Ｂ）前記信号電極パッド及び前記接地電極パッドが露
出するように、活性面に形成される第１絶縁層と、
（Ｃ）前記接地電極パッドと電気的に接触する接地金属
層を有し、前記第１絶縁層上に形成される板状の第１金
属層と、（Ｄ）前記接地電極パッドに対する接地接触部
と前記信号電極パッドに対する信号接触部を有し、前記
第１金属層上に形成される第２絶縁層と、（Ｅ）前記接
地接触部を介して接地電極パッドと電気的に連結される
接地パターン、及び前記信号接触部を介して信号電極パ
ッドと電気的に連結される信号パターンを有し、前記第
２絶縁層上に形成される第２金属層、（Ｆ）前記第２金
属層の接地パターン及び信号パターンと電気的に連結さ
れ、前記半導体チップが外部と電気的に連結される通路
を提供する外部接続部とを備えている。
【００１１】本発明の他の実施例において、ウェーハレ
ベル半導体チップパッケージは、前記第１絶縁層、前記
第１金属層、前記第２絶縁層、前記第２金属層にそれぞ
れ対応する第３絶縁層、第３金属層、第４絶縁層、第４
金属層をさらに備え、これらは半導体チップ上に形成さ
れる。前記金属層、金属パターン層及び絶縁層は、ウェ
ーハ上にオンチップ回路を製造する一括工程により形成
される。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。図２は、本発明の一実施例に係
る半導体チップパッケージ（以下、「ＷＬＰ」）の部分
断面図であり、図３〜図９は、ＷＬＰの製造工程を示
す。図３に示すように、半導体ウェーハ２、例えばシリ
コンウェーハには、複数の半導体チップが形成され、前
記ウェーハの最上面には、複数の電極パッド、すなわち
信号電極パッド４ａ、４ｃ、及び接地電極パッド４ｂが
形成されている。信号電極パッド４ａ、４ｃは、半導体
チップと電気的信号、例えば制御信号、アドレス信号、
入出力信号、電源（VddまたはVcc）信号をやりとりする
通路である。接地電極パッド４ｂは、前記電気的信号に
接地経路を提供する。電極パッド４はウェーハに形成さ
れたオンチップ回路と電気的に連結されるが、図面の簡
略化のため図面には図示しないことが当業者に自明であ
ろう。電極パッド４は、例えばアルミニウム金属から構
成されている。半導体ウェーハ２の表面は、外部に対す
る電気導電性経路を形成するため露出された電極パッド
４を除いて、パッシベーション膜１５で覆われている。
パッシベーション膜５は、ＰＳＧ（Phospho-Silicate G
lass）膜や、ＳｉＯ2及びＳｉ3Ｎ4を主材料とする膜を
化学気相蒸着（ＣＶＤ）を行なった後、蒸着された膜を
エッチングすることにより形成される。
【００１３】図４に示すように、パッシベーション膜１
５上に第１絶縁または誘電材料を塗布した後、電極パッ
ド４が露出するようにエッチングし、第１絶縁パターン
層１０を形成する。前記絶縁層１０は、例えばポリマー
系の絶縁材料から構成される。
【００１４】図５に示すように、第１絶縁パターン層１
０上に金属を塗布してエッチングすることにより、第１
金属層２０を形成する。第１金属層２０は、チップに接
地電源を提供する。第１金属層２０は、接地金属層２０
ｂ及び接触パターン２０ａ、２０ｃを含む。接地金属層
２０ｂは、接地電極パッド４ｂと連結されている。信号
電極パッド４ａ、４ｃと接触する接触パターン２０ａ、
２０ｃは、後述するように、他の金属層（例えば、図７
の金属層４０）と信号電極パッド４ａ、４ｃとを連結さ
せる。図５の段階において、接触パターン２０ａ、２０
ｃをエッチングにより除去することができる。しかし、
上部金属層４０が形成される表面の平坦度を維持するた
め、接触パターン２０ａ、２０ｃを残すことが好まし
い。第１金属層２０は、例えば銅から構成される。本発
明の一実施例において、前記第１金属層２０はチタニウ
ム、銅、チタニウムを順次スパッタリングすることによ
り形成される。
【００１５】接地金属層２０ｂを形成した後、図５に示
すように、第１金属層２０上にさらに第２絶縁層３０を
塗布してエッチングすることにより、信号電極パッド４
ａ、４ｃに対する信号接触部３４と、接地電極パッド４
ｂに対する接地接触部３２とを形成する。第２絶縁層３
０は、第１絶縁層１０と同一材料、例えば銅金属から構
成される。
【００１６】図７に示すように、前記第２絶縁層３０上
に第２金属パターン層４０を形成する。第２金属層４０
は、第１金属層２０と同一材料から構成される。本発明
の一実施例において、第２金属層４０は、例えばクロム
金属、銅を順次スパッタリングし、さらにニッケル金属
をその上にメッキすることにより形成される。ここで、
クロムは、ポリイミド（第２絶縁層）との接着力を考慮
して使用され、銅電極とポリイミド層間の障壁層の役割
をする。また、ニッケルは、はんだボールに対するはん
だ障壁層の役割をし、酸化を防止する。第２金属の厚さ
を十分に確保するために、スパッタリング銅層上に、さ
らにメッキ銅層を塗布することも可能である。
【００１７】第２金属パターン層４０は、前記信号接触
部３４と連結されるパターン及び前記接地接触部３２と
連結される他のパターンを含む。図８に示すように、第
２金属パターン層４０上に第３絶縁層５０を塗布してエ
ッチングすることにより、接地はんだボールランド５２
及び信号はんだボールランド５４を形成する。図９に示
すように、はんだボールランド５２、５４に、はんだボ
ール６０ａ、６０ｂを取り付ける。はんだボール６０
は、例えば一般的なＢＧＡパッケージング工程に用いら
れる従来の方法により取り付けることができる。
【００１８】本発明の一実施例において、第１金属層２
０の接地金属層２０ｂは、いろいろな形態を有する金属
板により形成することができる。例えば接地金属板は、
図１０に示すように、半導体チップ２の中央に配置され
た電極パッド４に対して２個の接地板７０、７２が対称
に配列された構造で構成されることができる。図１１に
示すように、接地金属板は、半導体チップ２の中央に配
置された電極パッド４を露出する開放部７５を有する単
一金属胴体７４を含むように構成することができる。一
方、図１２に示すように、半導体チップ２の中央に配置
された電極パッド４を露出する開放部７７及び複数の貫
通孔７８を有する単一接地金属板７６により、接地板を
形成することができる。この貫通孔７８は、接地板の上
に形成された第２絶縁層３０及び接地板の下に形成され
た第１絶縁層１０を直接接触させることにより、絶縁層
１０、３０の接着力を高める。
【００１９】図３に示す工程において、接地金属層２０
ｂを板状に構成した場合、第１絶縁層１０の形成段階
（図４）、第１金属層２０の形成段階（図５）、第２絶
縁層３０の形成段階（図６）、第２金属パターン層４０
の形成段階（図７）を繰り返して実施することにより、
多層金属構造のウェーハレベルチップパッケージを形成
することが可能であり、その結果、パッケージの電気的
特性を高めることができる。この実施例は、接地板を多
層に形成することによって、高速パッケージ素子におい
て接地板による寄生変数を一層減少させることができ、
且つパッケージ素子の駆動特性及び電気的性能を最適化
することができる。
【００２０】また、別途の金属板で接地層を構成するこ
とにより、信号伝達用金属パターンの配線自由度を向上
させることができる。すなわち、単一金属層に接地パタ
ーン及び信号パターンが形成された従来の構造におい
て、それぞれのパターンが占める領域により信号パター
ン設計が制限される。これに対して、本発明の構造によ
ると、設計者は、別途の接地層により信号金属層に確保
された領域に、信号層を自由に配置することができ、信
号層の設計が自由で且つ最適化できる。本発明に係るＷ
ＬＰは、フラッシュメモリーチップ、ＤＲＡＭ、マイク
ロコントローラーを含む多様な半導体チップに適用する
ことができるが、特に、高周波で動作する半導体ＩＣ素
子に適合する。
【００２１】本発明に係るＷＬＰは、信号パターンによ
り生じたインダクタンス及び寄生変数を最小化すること
ができる。ループインダクタンスは、信号パターンに流
れる電流及び前記信号パターンに対応する接地経路に流
れる帰還イメージ電流（feedback image current）によ
り形成される仮想的なループ領域より決められる。とこ
ろが、帰還イメージ電流は、インダクタンスが最小の経
路に沿って流れるので、帰還経路は、信号パターンに最
も近い接地経路に沿って形成される。その結果、接地経
路と信号パターン間の距離が最小になると、ループ領域
はもちろん、ループインダクタンスも最小になる。ルー
プインダクタンスは、次の数式で表すことができる。 ＬI＝（ＬSIG＋ＬGND−２・ＬSIG_GND）
【００２２】ここで、ＬIは、ループインダクタンス、
ＬSIGは、信号ラインの自己インダクタンス、ＬGNDは、
接地経路の自己インダクタンス、ＬSIG_GNDは、信号ラ
インと接地経路間の相互インダクタンスである。上記数
学式から明らかなように、接地経路を板状に信号ライン
の下に形成すると、信号ラインの自己インダクタンスＬ
SIG及び接地経路の自己インダクタンスＬGNDが減少し、
信号ラインと接地経路間の相互インダクタンスＬ
SIG_GNDが増加するので、その結果、ループインダクタ
ンスＬIが減少する。また、板状の接地経路は、あらゆ
る信号ラインに対して安定した帰還電流経路を提供する
ことができる。
【００２３】本発明は、本発明の技術的思想から逸脱す
ることなく、他の種々の形態で実施することができる。
前述の実施例は、あくまでも、本発明の技術内容を明ら
かにするものであって、そのような具体例のみに限定し
て狭義に解釈されるべきものではなく、本発明の精神と
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。
【００２４】
【発明の効果】以上説明したように、本発明によると、
半導体チップに電気的信号が伝えられる通路である信号
ラインによるインダクタンス及び寄生変数を最小化する
ことにより、高周波で動作する半導体チップの電気的特
性を安定に維持し、效果的に保障することが可能であ
る。また、信号伝達用金属パターンの配線自由度が増加
する。
【図面の簡単な説明】
【図１】従来の技術に係るェーハレベルパッケージの部
分断面図である。
【図２】本発明に係るウェーハレベルパッケージの部分
断面図である。
【図３】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図４】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図５】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図６】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図７】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図８】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図９】本発明に係るウェーハレベルパッケージの製造
工程を示す部分断面図である。
【図１０】本発明に係る接地金属層構造のいろいろな例
を示す概略断面図である。
【図１１】本発明に係る接地金属層構造のいろいろな例
を示す概略断面図である。
【図１２】本発明に係る接地金属層構造のいろいろな例
を示す概略断面図である。
【符号の説明】
２ 半導体ウェーハ １０ 第１絶縁パターン層 ２０ 第１金属層 ２０ａ、２０ｃ 信号パターン ２０ｂ 接地パターン ３０ 第２絶縁層 ３２ 接地接触部 ３４ 信号接触部 ４０ 第２金属層 ５０ 第３絶縁層 ５２ 接地はんだボールランド ５４ 信号はんだボールランド ６０ はんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 孫 敏榮 大韓民国京畿道水原市八達区霊通洞970− ３番地ビョックジョックゴル住公アパート 908棟1302号 Ｆターム(参考） 5F033 HH07 HH11 HH17 HH18 JJ00 JJ07 JJ11 JJ17 KK08 KK11 KK18 MM08 NN38 PP15 PP27 PP28 QQ37 RR04 RR06 RR14 RR21 VV05 VV07 XX23

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 電気信号が伝えられる信号電極パッド、
    接地電源信号が伝えられる接地電極パッド、及びオンチ
    ップ回路を有する半導体チップと、 前記信号電極パッド及び前記接地電極パッドが露出する
    ように前記半導体チップ上に形成される第１絶縁層と、 前記接地電極パッドと電気的に接触する接地金属層を有
    し、前記第１絶縁層上に形成される板状の第１金属層
    と、 前記接地電極パッドに対応する接地接触部、ならびに前
    記信号電極パッドに対応する信号接触部を有し、前記第
    １金属層上に形成される第２絶縁層と、 前記接地接触部を介して前記接地電極パッドと電気的に
    連結される接地パターン、ならびに前記信号接触部を介
    して前記信号電極パッドと電気的に連結される信号パタ
    ーンを有し、前記第２絶縁層上に形成される第２金属層
    と、 を備えることを特徴とする半導体チップパッケージ。
  2. 【請求項２】 前記接地金属層は、前記接地電極パッド
    及び前記信号電極パッドに対して対称的に配置される２
    個の金属板から構成されることを特徴とする請求項１に
    記載の半導体チップパッケージ。
  3. 【請求項３】 前記接地金属層は、前記接地電極パッド
    及び前記信号電極パッドが露出する開放部を有すること
    を特徴とする請求項１に記載の半導体チップパッケー
    ジ。
  4. 【請求項４】 前記第２金属層の前記接地パターン及び
    前記信号パターンと電気的に連結される外部接続部をさ
    らに備えることを特徴とする請求項１に記載の前記半導
    体チップパッケージ。
  5. 【請求項５】 前記外部接続部は、はんだボールである
    ことを特徴とする請求項４に記載の半導体チップパッケ
    ージ。
  6. 【請求項６】 前記第１金属層は、前記信号電極パッド
    と連結される接触パターンを有することを特徴とする請
    求項１に記載の半導体チップパッケージ。
  7. 【請求項７】 前記第１金属層及び前記第２金属層は、
    銅金属から構成されることを特徴とする請求項１に記載
    の半導体チップパッケージ。
  8. 【請求項８】 前記第１金属層、前記第２金属層、及び
    前記第１絶縁層及び前記第２絶縁層は、前記オンチップ
    回路の製造と同一の一括工程により形成されることを特
    徴とする請求項１に記載の半導体チップパッケージ。
  9. 【請求項９】 前記第１絶縁層、前記第１金属層、前記
    第２絶縁層、前記第２金属層にそれぞれ対応する第３絶
    縁層、第３金属層、第４絶縁層、第４金属層をさらに備
    え、前記第２金属層を有する前記半導体チップ上に形成
    されることを特徴とする請求項１に記載の半導体チップ
    パッケージ。
  10. 【請求項１０】 前記接地金属層は、前記接地電極パッ
    ド及び前記信号電極パッドに対して対称的に配置される
    ２個の金属板から構成されることを特徴とする請求項９
    に記載の半導体チップパッケージ。
  11. 【請求項１１】 前記接地金属層は、前記接地電極パッ
    ド及び前記信号電極パッドが露出する開放部を有するこ
    とを特徴とする請求項９に記載の半導体チップパッケー
    ジ。
  12. 【請求項１２】 前記接地金属層は、前記第１絶縁層及
    び前記第２絶縁層と接続される複数の貫通孔を有するこ
    とを特徴とする請求項１１に記載の半導体チップパッケ
    ージ。
  13. 【請求項１３】 外部接続部は、はんだボールであるこ
    とを特徴とする請求項９に記載の半導体チップパッケー
    ジ。
  14. 【請求項１４】 前記第１金属層は、前記信号電極パッ
    ドと連結される接触パターンを有することを特徴とする
    請求項９に記載の半導体チップパッケージ。
  15. 【請求項１５】 前記第１金属層及び前記第２金属層
    は、銅金属から構成されることを特徴とする請求項９に
    記載の半導体チップパッケージ。
  16. 【請求項１６】 前記第１金属層は、チタニウム金属
    層、銅金属層、チタニウム金属層を順次積層して形成さ
    れることを特徴とする請求項１５に記載の半導体チップ
    パッケージ。
  17. 【請求項１７】 前記第２金属層は、クロム金属層、銅
    金属層、ニッケル金属層を順次積層して形成されること
    を特徴とする請求項１５に記載の半導体チップパッケー
    ジ。
  18. 【請求項１８】 前記第１金属層、前記第２金属層及び
    前記第１絶縁層及び前記第２絶縁層は、前記オンチップ
    回路の製造と同一の一括工程により形成されることを特
    徴とする請求項９に記載の半導体チップパッケージ。
  19. 【請求項１９】 電極パッドを有する半導体チップと、 前記半導体チップ上に形成される第１絶縁層と、 前記第１絶縁層上に形成された第１金属層と、 前記第１金属層上に形成された第２絶縁層と、 前記第２絶縁層上に形成された第２金属層とを備え、 前記第１絶縁層または第２絶縁層のいずれかは、板状の
    構造の接地金属層から形成されていることを特徴とする
    半導体チップパッケージ。
  20. 【請求項２０】 前記接地金属層は、前記電極パッドの
    両側に対称的に配置される２個の金属板から構成される
    ことを特徴とする請求項１９に記載の半導体チップパッ
    ケージ。
JP2002021985A 2001-01-30 2002-01-30 半導体チップパッケージ Expired - Fee Related JP4163421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-4245 2001-01-30
KR1020010004245A KR100352236B1 (ko) 2001-01-30 2001-01-30 접지 금속층을 갖는 웨이퍼 레벨 패키지

Publications (2)

Publication Number Publication Date
JP2002252310A true JP2002252310A (ja) 2002-09-06
JP4163421B2 JP4163421B2 (ja) 2008-10-08

Family

ID=19705088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002021985A Expired - Fee Related JP4163421B2 (ja) 2001-01-30 2002-01-30 半導体チップパッケージ

Country Status (4)

Country Link
US (1) US6608377B2 (ja)
JP (1) JP4163421B2 (ja)
KR (1) KR100352236B1 (ja)
TW (1) TW501252B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354071A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 再配置されたパターンを有する半導体パッケージ及びその製造方法
JP2006186037A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd インダクタチップ、その製造方法及び実装方法
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2007274013A (ja) * 2007-07-26 2007-10-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007318167A (ja) * 2007-07-26 2007-12-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7495331B2 (en) 2005-06-08 2009-02-24 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
JP2010067647A (ja) * 2008-09-08 2010-03-25 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010192478A (ja) * 2009-02-13 2010-09-02 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011182468A (ja) * 2011-06-09 2011-09-15 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2011211746A (ja) * 2011-06-09 2011-10-20 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US8071468B2 (en) 2009-02-06 2011-12-06 Oki Semiconductor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
KR100583966B1 (ko) * 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
US7189594B2 (en) * 2004-09-10 2007-03-13 Agency For Science, Technology And Research Wafer level packages and methods of fabrication
TW200611616A (en) * 2004-09-30 2006-04-01 Uli Electronics Inc Method for decreasing impedance of a power source in a printed circuit board
TWI246135B (en) * 2005-01-18 2005-12-21 Siliconware Precision Industries Co Ltd Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP4791766B2 (ja) * 2005-05-30 2011-10-12 株式会社東芝 Ｍｅｍｓ技術を使用した半導体装置
KR100729362B1 (ko) * 2006-04-27 2007-06-15 삼성전자주식회사 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법
KR100728988B1 (ko) 2006-06-29 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법
JP4996193B2 (ja) * 2006-10-06 2012-08-08 ルネサスエレクトロニクス株式会社 配線基板、半導体パッケージ
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7618857B2 (en) * 2007-01-17 2009-11-17 International Business Machines Corporation Method of reducing detrimental STI-induced stress in MOSFET channels
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
JP5572089B2 (ja) * 2007-07-27 2014-08-13 テッセラ，インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
KR101588723B1 (ko) 2007-07-31 2016-01-26 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP5645662B2 (ja) 2007-08-03 2014-12-24 テッセラ，インコーポレイテッド 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US20090184414A1 (en) 2008-01-22 2009-07-23 Chang Jun Park Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
TW200941601A (en) * 2008-03-19 2009-10-01 Chipmos Technologies Inc Conductive structure of a chip
JP5639052B2 (ja) * 2008-06-16 2014-12-10 テッセラ，インコーポレイテッド ウェハレベルでの縁部の積重ね
KR101187214B1 (ko) 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
CN102623424B (zh) * 2011-01-27 2015-04-08 精材科技股份有限公司 晶片封装体及其形成方法
DE102012219661A1 (de) * 2012-10-26 2014-04-30 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe
US9084362B2 (en) 2013-01-08 2015-07-14 Nvidia Corporation Reducing impedance of a printed circuit board through a square wave pattern of plated-through holes
US9941201B1 (en) 2016-02-02 2018-04-10 Altera Corporation Magnetically decoupled inductor structures
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
CN117174696A (zh) * 2022-05-27 2023-12-05 华为技术有限公司 芯片、制备方法、芯片封装组件、封装方法、电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
JP2748530B2 (ja) * 1989-04-13 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP2982738B2 (ja) 1997-04-04 1999-11-29 日本電気株式会社 セラミック・チップサイズパッケージの構造
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP3394696B2 (ja) 1997-10-16 2003-04-07 松下電器産業株式会社 半導体装置及びその製造方法
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354071A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 再配置されたパターンを有する半導体パッケージ及びその製造方法
JP2006186037A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd インダクタチップ、その製造方法及び実装方法
US8004077B2 (en) 2005-06-08 2011-08-23 Seiko Epson Corporation Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof
US8012864B2 (en) 2005-06-08 2011-09-06 Seiko Epson Corporation Manufacturing method for interconnection having stress-absorbing layer between the semiconductor substrate and the external connection terminal
US10283438B2 (en) 2005-06-08 2019-05-07 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US7495331B2 (en) 2005-06-08 2009-02-24 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10262923B2 (en) 2005-06-08 2019-04-16 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US11205608B2 (en) 2005-06-08 2021-12-21 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US8896104B2 (en) 2005-06-08 2014-11-25 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US8673767B2 (en) 2005-06-08 2014-03-18 Seiko Epson Corporation Manufacturing method for semiconductor device
US10312182B2 (en) 2005-06-08 2019-06-04 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10361144B2 (en) 2005-06-08 2019-07-23 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10727166B2 (en) 2005-06-08 2020-07-28 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10636726B2 (en) 2005-06-08 2020-04-28 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US10424533B1 (en) 2005-06-08 2019-09-24 Advanced Interconnect Systems Limited Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US8294260B2 (en) 2005-06-08 2012-10-23 Seiko Epson Corporation Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2007274013A (ja) * 2007-07-26 2007-10-18 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552978B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552979B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007318167A (ja) * 2007-07-26 2007-12-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010067647A (ja) * 2008-09-08 2010-03-25 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8071468B2 (en) 2009-02-06 2011-12-06 Oki Semiconductor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8389406B2 (en) 2009-02-13 2013-03-05 Lapis Semiconductor Co., Ltd. Method of manufacturing semiconductor device
JP2010192478A (ja) * 2009-02-13 2010-09-02 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011211746A (ja) * 2011-06-09 2011-10-20 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2011182468A (ja) * 2011-06-09 2011-09-15 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器

Also Published As

Publication number Publication date
US20020100960A1 (en) 2002-08-01
US6608377B2 (en) 2003-08-19
KR100352236B1 (ko) 2002-09-12
KR20020063675A (ko) 2002-08-05
TW501252B (en) 2002-09-01
JP4163421B2 (ja) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4163421B2 (ja) 半導体チップパッケージ
US5521435A (en) Semiconductor device and a fabrication process thereof
KR100833589B1 (ko) 스택 패키지
US5834832A (en) Packing structure of semiconductor packages
JP4979213B2 (ja) 回路基板、回路基板の製造方法および回路装置
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US20190273060A1 (en) Semiconductor package having reduced internal power pad pitch
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US20050181573A1 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
US7705457B2 (en) Wafer level semiconductor package and method for manufacturing the same
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
US20020084107A1 (en) High frequency semiconductor chip package and substrate
KR100352778B1 (ko) 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20220199529A1 (en) Semiconductor package
JP2003124430A (ja) 集積回路装置および集積回路用コンデンサ
TWI780876B (zh) 封裝載板及封裝結構
KR102549402B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100747995B1 (ko) 반도체 패키지
JP5191688B2 (ja) 半導体装置の製造方法
KR100990941B1 (ko) 회로 기판, 이의 제조 방법 및 이를 갖는 반도체 패키지
KR0155438B1 (ko) 멀티칩 모듈 및 그의 제조방법
KR101269329B1 (ko) 반도체 칩
JPH0629347A (ja) Ｔａｂパッケージ及びその製造方法
JP2000357851A (ja) ワイヤーボンディング用回路基板と実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4163421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees