TW501252B - Wafer level package including ground metal layer - Google Patents

Wafer level package including ground metal layer Download PDF

Info

Publication number
TW501252B
TW501252B TW090111948A TW90111948A TW501252B TW 501252 B TW501252 B TW 501252B TW 090111948 A TW090111948 A TW 090111948A TW 90111948 A TW90111948 A TW 90111948A TW 501252 B TW501252 B TW 501252B
Authority
TW
Taiwan
Prior art keywords
ground
metal
metal layer
layer
signal
Prior art date
Application number
TW090111948A
Other languages
English (en)
Inventor
Tae-Sub Chang
Dong-Ho Lee
Min-Young Son
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW501252B publication Critical patent/TW501252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

501252 A7 B7 五、發明説明（1 ) 發明背景 1. 發明技術範圍 本發明有關一種半導體封裝技術，更明確地説，有關接 地金屬層與信號層緊鄰放置的晶圓位準封裝，因此最小化 該信號層所致之電感與寄生參數，並確保該半導體晶片的 高頻操作特徵。 2. 相關技藝説明 通常，將半導體晶片封裝成自外界輸送電輸出與輸入信 號，並物理性保護該半導體晶片免於有害環境影響。長期 以來，一直期望能提出低成本半導體晶片封裝，其較輕、 較小、速度較快、具有多重功能以及經改良的可靠度。已 經發展各種封裝技術以達到此目的。例如，與習用具有金 屬焊接框架之塑料封裝相比，球形柵陣列（BGA)封裝提供 相當高表面安裝密度以及經改良電性能。該BGA意指位於 半導體晶片導電位置上之微小焊球陣列。回流此等焊球， 使該半導體晶片附裝於電路板或其他基板的導體上，同時 使之電相通。BGA封裝與習用塑料封裝之間的差異係，由 一種具有電路圖型多層的基板代替塑料封裝中之焊接框 ^ 架，提供該半導體晶片之電連接。BGA封裝可以跟得上輸 入/輸出插腳日益增加之趨勢，大幅減少電連接之電感組 件，並將封裝尺寸縮小到晶片規模。 由該BGA技術的進一步發展，已產生晶圓位準封裝 (WLPs)。因爲該WLPs採用該BGA封裝的區域封裝觀念， 所以可以製造沿著該晶片本身尺寸的封裝。因此，對於封 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 501252 A7 ____ B7 五、發明説明（2一厂 --- 裝團體而言，該WLP係重要性迅速成長的範圍。此處，完 成的裝置並非晶片規模，而是晶片尺寸。該定義爲， 完全封裝位於該晶片位準之組件。該術方法必須提供完 全封裝解決方法，而且在製造或組裝期間，該晶粒位準沒 有額外處理。該WLP使用每一個步驟在該晶圓上同時處理 所有晶粒的設備與方法。首先，眞正的職具有可以使該 1C封裝成本保持在IC總成本相當固定百分比的能力。在 過去，使用標準IC封裝技術時，隨著晶圓製造進行晶粒 縮小，封裝成本佔1C總成本百分比變得愈高。在某些應 用當中，個別1C封裝的成本已經超過IC本身的成本。該 WLP重要優點之一係，更完整集合該封裝功能與晶片功能 的可能性。因此，可以在相當厚且寬的銅中調整功率與接 地分钸，以及全體線路路徑或是臨界時間脈衝。此種方式 可以減少Μ封裝上的插腳，同時提高性能、降低功率需求 或者可能兼顧二者。 圖1係習用WLP裝置的部分橫剖面圖。 在矽晶圓2上形成許多半導體晶片（圖式中並未指出）， 並以分批晶圓製造方法在每個晶片上形成晶片上電路。爲 了簡化此等圖式，僅顯示出在圖j晶片上電路上面形成該 晶片上電路的金屬層3。該金屬層3與電極墊4連接，作 爲該半導體晶片的外部互連。除了電極墊4之外，晶圓2 的上表面 即半導體晶片的有效表面^--通常覆蓋一純 化層。在鈍化層上形成介電層5以及金屬層6，其與露出 之電極墊4接觸。在金屬層6上另外形成介電層7 。同 -5- ^紙悵尺度適财_㈣準(CNS) Α4規格(加宿公^---—- 501252 A7 ____ Β7 五、發明説明（3 ) 時，介電層7之供外部連接用之區（例如焊球9 )仍然呈開 放狀。經由介電層7的開放區--焊球9—〜與金屬線路 6電連接，所以可完成該晶圓上供該半導體晶片用之外部 連接。 不過，在此種習用結構當中，很難解決傳導至金屬線路 6之電信號頻率變高時所發生的寄生問題。例如，高速半 導體晶片的電性能主要視該金屬線路6之設計與配置而 疋’其中该金屬線路6係由電源線、信號線與接地線組 成。以該習用WLP結構，很難有效控制該信號線所致之寄 生組件電感與電容，同時保證高速半導體1C裝置的電性 能與可靠度。 發明總論 本發明目的係提出一種確保在高頻操作之半導體晶片電 性能與可靠度的晶圓位準封裝。 本發明其他目的係提出一種晶圓位準封裝，其可以最小 化信號線所產生的寄生參數與電感。 根據本發明，晶圓位準封裝具有一片位於信號線正下方 的接地金屬板。該接地板使該信號線所產生的寄生未數與 電感最小化，並提高信號圖型的設計自由度。 本發明一具體實施例中，晶圓位準封裝包括：（A)具有 有效表面的半導體晶片，其中有信號電極墊與接地電極埶 以及晶片上電路，該信號電極墊係用於輸送電信號進出該 半導體晶片’而该接地電極塾係用於輸送接地電源作號. (B)在該有效表面上形成的第一介電層，使該信號與接地 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ^____ B7 五、發明説明（4 ) 電極塾露出；（C)在該第一介電層上形成的第一金屬層， 並包梧與該接地電極墊直接接觸的接地金屬層，該第一金 屬層形成一種板狀結構；（D)僅在第一金屬層上形成的第 二介電層，而且具有供接地電極墊用之接地接點以及供該 信號電極塾用的信號接點；（E)只在該第二介電層上形成 的第二金屬層，並且具有接地與信號圖型，該接地圖型經 由該接地接點與接地電極塾連接，而該信號圖型經由該信 唬接點與該信號電極墊連接；以及（F)分別與第二金屬層 之接地與信號電連接，而且提供該半導體晶片與外界電連 接路徑的外部連接。 本發明其他具體實施例中，晶圓位準封裝另外包括第三 介電層、第二金屬層、第四介電層與第四金屬層，其分別 對應於第一介電層、第一金屬層、第二介電層以及第二金 屬層，並在該半導體晶片有效表面上形成。 以在晶圓上製造晶片上電路的分批晶圓方法，形成該金 屬層、金屬圖型與介電層。 由下列詳細説明並結合附圖，將會更清楚此等與其他特 性與優點。必須指出，此等例圖不一定等比例繪製，而且 本發明還有未特別提出之其他具體實施例。 發明細説明 圖1係習用晶圓位準封裝的部分橫剖面圖。 圖2係本發明晶圓位準封裝的部分橫剖面圖。 圖3a至3g説明製造本發明晶圓位準封裝的處理步驟。 圖4a至4c係本發明各種接地金屬層的橫剖面略圖。
較佳具體實施例詳細説明 圖2顯示本發明之晶圓位準封裝橫剖面圖，而圖％至 3§說明製造此種晶圓位準封裝的方法。 夕如圖3a所示，在半導體晶圓2 (例如矽晶圓）上形成許 夕半導體晶片，而在該晶圓上表面上形成許多電極墊，例 如仏號電極墊4a與4c以及接地電極墊朴。信號電極墊4a 與4c係供電信號進出該半導體晶片用的路徑，此等電信 號係諸如控制信號、定址信號、輸入/輸出信號以及電源 (Vdd或Vcc)信號。該接地電極墊4b提供電信號用的接地 路徑。熟習本技藝者暸解此等電極墊4與該晶圓上形成的 晶片上電路電連接，但是爲求簡明起見，圖式中並未特別 顯示出來。此等電極墊4係由導電性金屬製得，諸如鋁。 除了電極墊4露在鈍化層外，以形成外部導電路徑之外， 半導體晶圓2整個表面上覆蓋一層鈍化層15。該鈍化層 15係進行PSG(矽酸磷玻璃）膜或是基本上由Si〇2與δί3Ν4 組成的膜之CVD (化學蒸氣澱積作用），然後蝕刻該澱積 膜所形成。 如圖3b所示，將第一絕緣或介電材料澱積在鈍化層15 上，並蚀刻掉以便露出電極塾4 ，形成第一介電圖型層 1〇。該介電層10可由聚合物製得。 參考圖3c，將金屬澱積在第一介電圖型層1〇上，並蝕 刻形成第一金屬層20。基本上，該第一層1〇提供該晶片 的接地電源。該第一金屬層20包括接地金屬層20b與接觸 圖型20a與20c。該接地金屬層20b與接地電極墊4b連 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A7 ^^~~ --B7 五、發明説明（6 ) 一 —- 接 與仏號電極整4a鱼4C Μ她rert 土 ” 4C運接的接觸圖型20a與20c與其 他至屬層連接（例如圖3e之今展爲an、 ^ 二 口 <至屬層40)，並於下文詳細解 釋L 3虎電極髮* 4a盘4c。it同。> . ^ C在圖3c^步驟中，可能以一種蝕 刻方法去除接觸圖型2_20e。不過，使該接觸圖型加 與20c欲形成上層金屬層4〇的上表面保持平坦爲佳。該第 —金屬20係由例如銅金屬製得。本發明_具體實施例 中，可藉由濺鍍鈦金屬、將銅金屬澱積在該濺鍍的鈦金屬 上，最後於其上濺鍍鈦金屬，形成該銅第一金屬層.2〇。 形成接地金屬層20b之後，如圖3d所示，藉由在第一金 屬層20上澱積第二介電層3〇，並蝕刻彼，形成通到信號 私極墊4a與4c的信號接點34以及通到接地電極墊4b的接 地接點32。孩第二介電層3〇係由與第一介電層1〇相同的 材料製得。 圖3e中，在第二介電層3〇上澱積一層金屬層，並製成 体線圖，形成第二金屬層40。第二金屬係由第一金屬層 20的相同材料製得。本發明較佳具體實施例中，可以先濺 鍍鉻金屬，藉由濺鍍作用將銅金屬澱積該鉻金屬上，最後 將鎳金屬電鍍在形成的結構上，製成該第二金屬層4〇。 此時，基於與聚醯亞胺層（第二介電層）黏合性之考量，使 用該鉻金屬，並作爲該銅電極與聚醯亞胺層之間的障層。 此外，該鎳金屬係該烊球的焊接障層，並且避免其氧化。 爲了確使弟一金屬層有足夠厚度，可以在該經賤艘銅層上 另外澱積一層電鍍銅層。 該第二金屬層40包括與信號接點34連接的圖型，以及 -9- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 501252 A7 .............................................. B7 五、發明説明（7~~~~- 一~~~ 與接地接點32連接的其他圖型。如圖3f所示，在第二金 屬層40上澱積並蝕刻第三介電層5〇，形成接地焊球焊接 區52以及信號烊球焊接區54。 參考圖3g ,焊球60a與6〇b裝附在烊球焊接區52與μ。 可以一般BGA封裝方法中所使用的習用方法完成焊球6〇 的接合。 本發明一具體實施例中，第一金屬層2〇的接地金屬層 20b係由具有不同形狀的金屬板形成。例如，該接地金屬 板可能具有如圖4a所示之結構，如此兩片接地板7〇與72 對稱配置在位於半導體晶片2中央區的電極墊4附近。此 外，該接地金屬板具有信號金屬體74，其具有開口 75， 以露出配置於半導體晶片2中央區之電極墊4，如圖4b所 示。同時，參考圖4c，可由信號金屬板74形成接地面， 信號金屬板74具有用以露出配置該晶片中央之電極墊的 開口 77，以及許多通孔78。該通孔78藉由將第二介電層 3〇直接接觸接地板，並在該接地板下方形成第一介電層 10，改善介電層10與30的黏合強度。 圖3所示之方法中，當在該板狀結構中形成接地金屬層 2〇b時’可以重複第一介電層10形成步驟（圖3b)、第一金 屬層20形成.步驟（圖3c)、第二介電層3〇形成步驟（圖3d) 以及第二金屬圖型4〇形成步驟（圖3e)，以形成該晶圓位 準封裝的多層金屬結構，其可以加強電特徵。在具有板形 接地層的本具體實施例中，藉由該接地金屬板進一步降低 寄生參數，如此可以最佳化該封裝裝置於高頻下的操作特 -10- 本紙張尺度適用中㈣家鮮(CNS) A4规格(210 X 297公釐) 501252 A7 B7 五、發明説明（8 ) 徵與電性能。 此外，藉由形成具有分離金屬板的接地層，可以改善信 號導電層的金屬圖型設計自由度。也就是説，在單一金屬 層上形成接地圖型與信號圖型的習用結構當中，信號圖型 設計被每個圖型所佔的區域限制。反之，根據本發明結 構，設計者可以更自由地將信號層配置或是佈置在該分離 接地板之信號金屬層省下的區域内。如此可以最佳化該信 號層設計或是信號圖型佈置。 本發明可以應用於各種半導體晶片’包括快閃記憶體晶 片、DRAMs類與微控制器，特另是可應用於高頻操作的 半導體1C裝置。 本發明之晶圓位準封裝可以最小化信號圖型所產生的電 感與寄生因數。迴路電感係由流入信號圖型的電流，以及 流入對應於該信號圖型之接地路徑的反饋圖像電流所形成 的想像區域。因爲該反饋圖像電流流入電感最小的路徑， 所以在接近該信號圖型之接地層中形成反饋路徑。因此， 若該接地層與該信號圖型距離最短，該迴路範圍最小，因 此，使該迴路電感最小。該迴路電感係由下式表示：
Li = (Lsig + L〇nd + 2Lsig_gnd) 其中，h係迴路電感，Lsig係信號軌跡的自身電感， L〇nd表示接地路徑的自身電感’而Lsigjnd是該信號轨跡 與接地路徑的互感。由上式明顯看出，在一種板狀結構以 及信號線路正下方形成接地路徑時，該信號線路自身電感 Lsig與該接地路徑自身電感L〇nd下降’而該信號線路與接 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
501252 A7 B7 五、發明説明（9 ) 地路徑的互感LSIG_GND增加，其造成迴路電感L〗下降。此 外，該板狀結構接地路徑可以對所有信號線路提供穩定反 饋電流路徑。 在此等圖式與説明書中，已揭示本發明代表具體實施 例，不過，雖然使用特定用形式，但是其僅具有一般與説 明意義，並作限制用，在下列申請專利範圍中説明本發明 範圍。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 501252 A8 B8 C8 D8 _ 六、申請專利範圍 1· 一種半導體晶片封裝，包括·· 一具有有效表面的半導體晶片，其中有信號電極墊 與接地電極墊以及晶片上電路，該信號電極墊係用於 輸送電信號進出該半導體晶片，而該接地電極墊係用 於輸送接地電源信號； 在該有效表面上形成的第一介電層，使該信號與接 地電極墊露出； 在該第一介電層上形成的第一金屬層，並包括與該 接地電極塾直接接觸的接地金屬層，該第一金屬層形 成一種板狀結構； 僅在第一金屬層上形成的第 二介電層，而且具有供 接地電極墊用之接地接點以及供該信號電極墊用的信 就接點； 只在該第二介電層上形成的第二金屬層，並且具有 接地與信號圖型，該接地圖型經由該接地接點與接地 電極墊連接，而該信號圖型經由該信號接點與該信號 電極墊連接；以及 外邵連接，其分別與第二金屬層之接地與信號電連 接，而且提供該半導體晶片與外界電連接路徑。 2·如申請專利範圍第1項之半導體晶片封裝，其中另外 在該半導體晶片上形成第三介電層、第三金屬層、第 四介電層與第四金屬層’其分別對應於第一介電層、 第一金屬層、第二介電層與第二金屬層。 3·如申請專利範圍冑1或2項之半導體晶片封裝，其中 -13- t s ® (CNS)A4 χ 297 > 〜_______ — — —— I — — III — — · 1 I I I I I I — — — — — — — — — —^^^1 (請先閱讀背面之注意事項再填寫本頁) 501252 A8 B8 C8 D8
    六 、申請專利範圍 由兩 屬層 5. 片對稱配置在電極墊附近的金屬板由 %成孩接地金 〇 4·如申請專利範圍第1或2項之半導體晶片 A對裝，其中 該接地金屬層包括一個用以露出電極墊的開口。 如申請專利範圍第4項之半導體晶片封 ^ ， 可衮，其中該接 地金屬層另外包括許多直接連接第_斑楚 汽系二介電層用 的通孔。 6·如申請專利範圍第1或2項之半導體晶片 w巧對裝，其中 該外部連接係焊球。 ' 7·如申請專利範圍第1或2項之半導體晶片封$ 該第一金屬層包括與該信號電極墊連接的 、中 後觸圖型。 8.如申請專利範園第1或2項之半導體晶片封裝 該第一與第二金屬層係由銅金屬製得。 9·如申請專利範圍第8項之半導體晶片封裳， 其*中將 層鈥金屬層、一層銅金屬層以及一層敛令龎 主屬層依此順 序堆疊起來，形成該第一金屬層。 10·如申請專利範圍第8項之半導體晶片封费 可裝，其中將一 層鉻金屬層、一層銅金屬層、一層鎳金屋麻 句嘈以此順序 堆疊起來，形成該第二金屬層。 11·如申請專利範圍第1或2項之半導體晶片封装 該金屬層、金屬圖型以及介電層係以製芦Θ a 、中 衣运晶片上電路 的分批方法形成。 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I I --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
TW090111948A 2001-01-30 2001-05-18 Wafer level package including ground metal layer TW501252B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004245A KR100352236B1 (ko) 2001-01-30 2001-01-30 접지 금속층을 갖는 웨이퍼 레벨 패키지

Publications (1)

Publication Number Publication Date
TW501252B true TW501252B (en) 2002-09-01

Family

ID=19705088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111948A TW501252B (en) 2001-01-30 2001-05-18 Wafer level package including ground metal layer

Country Status (4)

Country Link
US (1) US6608377B2 (zh)
JP (1) JP4163421B2 (zh)
KR (1) KR100352236B1 (zh)
TW (1) TW501252B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
KR100583966B1 (ko) 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
US7189594B2 (en) * 2004-09-10 2007-03-13 Agency For Science, Technology And Research Wafer level packages and methods of fabrication
TW200611616A (en) * 2004-09-30 2006-04-01 Uli Electronics Inc Method for decreasing impedance of a power source in a printed circuit board
JP2006186037A (ja) * 2004-12-27 2006-07-13 Oki Electric Ind Co Ltd インダクタチップ、その製造方法及び実装方法
TWI246135B (en) * 2005-01-18 2005-12-21 Siliconware Precision Industries Co Ltd Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP4791766B2 (ja) * 2005-05-30 2011-10-12 株式会社東芝 Ｍｅｍｓ技術を使用した半導体装置
JP4311376B2 (ja) * 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
KR100729362B1 (ko) * 2006-04-27 2007-06-15 삼성전자주식회사 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법
KR100728988B1 (ko) 2006-06-29 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법
JP4996193B2 (ja) * 2006-10-06 2012-08-08 ルネサスエレクトロニクス株式会社 配線基板、半導体パッケージ
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7618857B2 (en) * 2007-01-17 2009-11-17 International Business Machines Corporation Method of reducing detrimental STI-induced stress in MOSFET channels
WO2008108970A2 (en) * 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP4552978B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552979B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR101458538B1 (ko) * 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
KR101538648B1 (ko) * 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7838395B2 (en) * 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US20090184414A1 (en) 2008-01-22 2009-07-23 Chang Jun Park Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
TW200941601A (en) * 2008-03-19 2009-10-01 Chipmos Technologies Inc Conductive structure of a chip
CN102067310B (zh) * 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
JP5102726B2 (ja) * 2008-09-08 2012-12-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5296567B2 (ja) 2009-02-06 2013-09-25 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5291485B2 (ja) * 2009-02-13 2013-09-18 ラピスセミコンダクタ株式会社 半導体装置の製造方法
EP2406821A2 (en) 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
TWI446500B (zh) * 2011-01-27 2014-07-21 Xintec Inc 晶片封裝體及其形成方法
JP5569473B2 (ja) * 2011-06-09 2014-08-13 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP5516511B2 (ja) * 2011-06-09 2014-06-11 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
DE102012219661A1 (de) 2012-10-26 2014-04-30 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe
US9084362B2 (en) 2013-01-08 2015-07-14 Nvidia Corporation Reducing impedance of a printed circuit board through a square wave pattern of plated-through holes
US9941201B1 (en) 2016-02-02 2018-04-10 Altera Corporation Magnetically decoupled inductor structures
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
CN117174696A (zh) * 2022-05-27 2023-12-05 华为技术有限公司 芯片、制备方法、芯片封装组件、封装方法、电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
JP2748530B2 (ja) * 1989-04-13 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP2982738B2 (ja) 1997-04-04 1999-11-29 日本電気株式会社 セラミック・チップサイズパッケージの構造
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP3394696B2 (ja) 1997-10-16 2003-04-07 松下電器産業株式会社 半導体装置及びその製造方法
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same

Also Published As

Publication number Publication date
JP2002252310A (ja) 2002-09-06
KR20020063675A (ko) 2002-08-05
KR100352236B1 (ko) 2002-09-12
US20020100960A1 (en) 2002-08-01
JP4163421B2 (ja) 2008-10-08
US6608377B2 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
TW501252B (en) Wafer level package including ground metal layer
US11469201B2 (en) Semiconductor package and method for fabricating base for semiconductor package
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7208825B2 (en) Stacked semiconductor packages
US6703310B2 (en) Semiconductor device and method of production of same
US7064444B2 (en) Multi-chip ball grid array package
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US7718470B2 (en) Package substrate and method for fabricating the same
JP2008211175A (ja) 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造
JPH0846076A (ja) 半導体パッケージのパッキング構造
JP4703938B2 (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
KR20220022453A (ko) 다이 스택 신호 라우팅을 위한 재분배 구조를 갖는 반도체 어셈블리
JP3927783B2 (ja) 半導体部品
WO2017113921A1 (zh) 集成无源器件的框架封装结构及其制备方法
TW546767B (en) Methods of manufacturing an integrated circuit package and a substrate adapted to receive an integrated circuit chip
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
TW498509B (en) High frequency semiconductor chip package and a substrate using the package
TW503533B (en) Semiconductor chip package and connection structure including a ground metal plane having blank patterns
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP3735986B2 (ja) マルチチップモジュール及びその作製方法
KR102549402B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2004133762A (ja) データキャリア及びその製造方法
CN118315370A (zh) 芯片、芯片封装结构及芯片制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees