JP2004133762A - データキャリア及びその製造方法 - Google Patents
データキャリア及びその製造方法 Download PDFInfo
- Publication number
- JP2004133762A JP2004133762A JP2002298815A JP2002298815A JP2004133762A JP 2004133762 A JP2004133762 A JP 2004133762A JP 2002298815 A JP2002298815 A JP 2002298815A JP 2002298815 A JP2002298815 A JP 2002298815A JP 2004133762 A JP2004133762 A JP 2004133762A
- Authority
- JP
- Japan
- Prior art keywords
- data carrier
- coil
- chip
- terminals
- antenna coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ユーザの使用形態に応じた所望の位置に接続用端子を容易に形成することができるようにする。
【解決手段】ＩＣパッケージ１４内に形成されているＩＣチップの電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の一側面に形成されている端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを介して電気的に接続することにより、端子１４ａ〜１４ｆを形成する位置の自由度を大幅に向上させることができるようにして、ユーザの使用形態に応じた所望の位置に端子１４ａ〜１４ｆを形成することができるようにし、ＩＣチップを最初から設計する手間及び費用を削減することができるようにする。
【選択図】 図１
【解決手段】ＩＣパッケージ１４内に形成されているＩＣチップの電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の一側面に形成されている端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを介して電気的に接続することにより、端子１４ａ〜１４ｆを形成する位置の自由度を大幅に向上させることができるようにして、ユーザの使用形態に応じた所望の位置に端子１４ａ〜１４ｆを形成することができるようにし、ＩＣチップを最初から設計する手間及び費用を削減することができるようにする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、データキャリア及びその製造方法に関し、特に、データキャリア上に形成されたアンテナコイルパターンの両端部とＩＣチップの一側面上に形成された電極パッドとを接続するために用いて好適なものである。
【０００２】
【従来の技術】
半導体集積回路により構成されるＩＣ（ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップと、上記ＩＣチップと電気的に接続されたアンテナコイルパターンとを有するデータキャリアが従来から知られている。
【０００３】
このようなデータキャリアにおいては、上記ＩＣチップと上記アンテナコイルパターンとの接続を以下のような方法で行っていた。
第１の方法は、ＣＯＢ（Ｃｈｉｐ ＯＮ ｂｏａｒｄ）方式と称される方法により上記ＩＣチップと、上記アンテナコイルパターンとを接続する方法である。この第１の方法では、まず、上記アンテナコイルパターンが形成された基板やフィルム上に上記ＩＣチップを搭載する。
【０００４】
次に、上記アンテナコイルパターンの両端部と、上記ＩＣチップの一側面上に形成されている電極パッドとを細い金属線からなるワイヤーで接続して、上記アンテナコイルパターンの両端部と、上記ＩＣチップ上に形成されている電極パッドとを電気的にそれぞれ接続する。そして、上記アンテナコイルパターンの両端部と電極パッドとが電気的に接続されたＩＣチップを樹脂で封止する。
【０００５】
第２の方法は、モールドパッケージ方式と称される方法により上記ＩＣチップの電極パッドと、上記アンテナコイルパターンの両端部とを接続する方法である。この第２の方法では、まず、上記ＩＣチップ上に形成された電極パッドにリードを接続する。
【０００６】
次に、上記リードが接続されたＩＣチップを樹脂で封止してモールドパッケージを形成する。次に、上記モールドパッケージから引き出されているリードを所望の形状に加工する。そして、基板上に形成されたアンテナコイルパターンの両端部と、上記所望の形状に加工されたリードとを接続して、上記アンテナコイルパターンと上記ＩＣチップとを電気的に接続する。
【０００７】
このように、ＣＯＢ方式及びモールドパッケージ方式を用いてデータキャリアを製造する場合には、上記ＩＣチップの全体を樹脂などで覆うようにしているので、従来はデータキャリアのサイズが大きくなってしまうという問題があった。
【０００８】
このような問題を解決する技術として、フリップチップ方式と称される方法により上記ＩＣチップと、上記アンテナコイルパターンとを接続する方法がある。この方法では、まず、上記ＩＣチップ上に形成された電極パッド上に端子（バンプ）を形成する。そして、上記形成したバンプと、基板やフィルム上に形成されたアンテナコイルパターンの両端部とを接続して、上記アンテナコイルパターンと、上記ＩＣチップとを電気的に接続する。
【０００９】
ここで、上述したフリップチップ方式を用いて形成したデータキャリアの構成について説明する。
図７は、従来の技術を示し、フリップチップ方式を用いて形成したデータキャリアの構成図である。図７（ａ）は、上記データキャリアの平面図である。また、図７（ｂ）は、図７（ａ）のＡ−Ａ´線に沿うデータキャリアの断面図である。
【００１０】
図７に示すように、データキャリア７１は、ＩＣチップ７２の電極パッド７２ａ、７２ｂ上に形成されたバンプ７３ａ、７３ｂと、ポリイミドフィルム７４上に形成された銅などからなるアンテナコイルパターン７５の両端部とを接続して構成されている。
【００１１】
このとき、一方のバンプ７３ａと、アンテナコイルパターン１５の一方の端部とは直接接続することができる。これに対し、他方のバンプ７３ｂと、アンテナコイルパターン７５の他方の端部については、絶縁層７６上に形成された導電層７７を介して接続する必要がある。
【００１２】
上記フリップチップ方式で形成されたデータキャリア７１では、ＩＣチップ７２をアンテナコイルパターン７５の両端部に直接接続するようにしているので、データキャリアを小さく形成することができるという利点がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したフリップチップ方式で形成されたデータキャリア７１では、ＩＣチップ７２の電極パッド７２ａ、７２ｂの位置に合わせて端子（バンプ）７３ａ、７３ｂの位置を決定しなければならなかったため、ユーザの使用形態に応じた所望の位置に端子（バンプ）７３ａ、７３ｂを形成することが困難であるという問題点があった。
【００１４】
本発明は、前述の問題点にかんがみてなされたものであり、ユーザの使用形態に応じた所望の位置に接続用端子を容易に形成することができるようにすることを目的とする。
【００１５】
【課題を解決するための手段】
本発明のデータキャリアは、基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアであって、上記ＩＣパッケージは、上記半導体集積回路が構成されたＩＣチップと、上記ＩＣチップの一側面上に形成された一方及び他方のコイル接続用電極パッドと、上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子と、上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるように構成された一方及び他方のコイル接続用配線層とを有することを特徴としている。
【００１６】
本発明のデータキャリアの製造方法は、基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアの製造方法であって、上記半導体集積回路が構成されたＩＣチップの一側面上に一方及び他方のコイル接続用電極パッドを形成する電極パッド形成工程と、上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子を形成する接続用端子形成工程と、上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるコイル接続用配線層を形成する接続用配線層形成工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
次に、添付の図面を参照しながら、本発明のデータキャリア及びその製造方法の第１の実施の形態について説明する。
図１は、本発明の第１の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
図１に示すように、データキャリア１１は、基材１２上にアンテナコイルパターン１３を形成するとともに、ＩＣパッケージ１４を配設して構成されている。なお、データキャリア１１は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｍｐｏｒｔ Ｄａｔｅ）タグや非接触ＩＣカードなどとして用いられるものである。
【００１８】
基材１２としては、例えば、ガラスエポキシ製またはポリイミド製の基板や、ポリイミド製のフィルムなどが用いられる。
【００１９】
アンテナコイルパターン１３は、基材１２上に形成されたコイル状のパターンであり、外部のリーダ／ライタ装置から送信される各種データを受信したり、データキャリア１１から所定のデータを上記リーダ／ライタ装置に送信したりするためのものである。具体的な構成を説明すると、このアンテナコイルパターン１３は、銅などの導電体を用いて形成され、約１５０［μｍ］の幅を有している。さらに、このアンテナコイルパターン１３は、約１５０［μｍ］の間隔を開けてコイル状に形成されている。
【００２０】
ＩＣパッケージ１４は、半導体集積回路からなるＩＣチップを後述するようにしてパッケージングして構成されたものであり、基材１２上に搭載される。なお、上記ＩＣチップは、上記アンテナコイルパターン１３で受信した各種データを入力して記憶する機能を有している。
【００２１】
また、ＩＣパッケージ１４の一側面上には、第１のコイル端子１４ａと、第２のコイル端子１４ｂと、電源端子（ＶＤＤ）１４ｃと、グランド端子（ＧＮＤ）１４ｄと、第１の入出力端子（Ｉ／Ｏ１）１４ｅと、第２の入出力端子（Ｉ／Ｏ２）１４ｆとが形成されている。
【００２２】
第１のコイル端子１４ａは、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン１３の一端部とを電気的に接続し、上記アンテナコイルパターン１３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００２３】
第２のコイル端子１４ｂは、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン１３の他端部とを電気的に接続して、アンテナコイルパターン１３と上記半導体回路内との間で各種データを入出力することができるようにするための端子である。
【００２４】
なお、図１に示すように、第２のコイル端子１４ｂとアンテナコイルパターン１３の他端部との接続は、基材１２に形成されているスルーホール１２ａ、１２ｂと、基材１２の裏面（アンテナコイルパターン１３が形成されていない面）に形成されたパターン１２ｃとを介して行われる。
【００２５】
電源端子１４ｃとグランド端子１４ｄは、図示しない外部電源と、上記ＩＣチップ内に形成されている半導体回路とを電気的に接続して、上記半導体回路に電力を供給するための端子である。
第１の入出力端子１４ｅと第２の入出力端子１４ｆは、図示しない外部装置と、上記外部装置とデータのやり取りを行うために上記半導体回路とを電気的に接続するための端子である。
【００２６】
そして、本実施の形態のデータキャリア１１では、ＩＣパッケージ１４上の所望の位置に上述した各端子１４ａ〜１４ｆを配置することができるように、ＩＣパッケージ１４をＷＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）としている。
【００２７】
図２は、本発明の第１の実施の形態を示し、ＩＣパッケージ１４の概略構成を示した図である。図２（ａ）は、ＩＣパッケージ１４の平面図である。また、図２（ｂ）は、図２（ａ）のＡ−Ａ´線に沿うＩＣパッケージ１４の断面図である。
【００２８】
図２において、ＩＣパッケージ１４は、ＩＣチップ２１と、電極パッド２２ａ〜２２ｆと、絶縁層２３と、再配線層２４ａ〜２４ｆと、ポスト２５ａ〜２５ｆと、封止樹脂層２６と、上述した端子１４ａ〜１４ｆ等により構成されている。
【００２９】
また、本実施の形態のＩＣチップ２１は、２．３５×２．４２［ｍｍ］の大きさに構成されている。なお、上述したように、このＩＣチップ２１の内部には図示しない半導体回路が形成されている。
【００３０】
上記電極パッド２２ａ〜２２ｆはＩＣチップ２１上に形成され、ＩＣチップ２１内に形成されている半導体回路の配線の端部と電気的に接続されている。なお、この電極パッド２２ａ〜２２ｆは、例えばアルミニウムなどを用いて形成され、例えば１［μｍ］程度の厚さに構成されている。
【００３１】
絶縁層２３は、電極パッド２２ａ〜２２ｆのうちの少なくとも一部のみを導通させるために、ＩＣチップ２１上の所定領域に形成される層である。この絶縁層２３は、例えばポリイミド（高分子感光性樹脂）などを用いて形成され、例えば１［μｍ］程度の厚さを有している。
【００３２】
再配線層２４ａ〜２４ｆは、電極パッド２２ａ〜２２ｆと絶縁層２３の所定領域上に形成される導電体製の層である。すなわち、例えば再配線層２４ａは、電極パッド２２ａと、ポスト２５ａとを電気的に接続するためにパターン化された導電体製の層である。この再配線層２４ａ〜２４ｆは、例えば、銅を用いて形成され、０．７［μｍ］程度の厚さで構成されている。なお、以下の説明では、必要に応じて、再配線層２４ａ〜２４ｆが形成される領域を再配線層形成領域と称する。このように、本実施の形態では、再配線層２４ａ、２４ｂによりコイル接続用配線層が構成される。また、再配線層２４ｃ〜２４ｆにより外部接続用配線層が構成される。
【００３３】
ポスト２５ａ〜２５ｆは、再配線層２４ａ〜２４ｆ上の所定の領域にそれぞれ形成される円柱形状の導電物である。このポスト２５ａ〜２５ｆは、例えば、再配線層２４ａ〜２４ｆと同様の材料を用いて形成され、１００［μｍ］程度の高さに構成されている。なお、以下の説明では、必要に応じて、ポスト２５ａ〜２５ｆが形成される領域をポスト形成領域と称する。
【００３４】
封止樹脂層２６は、絶縁体層２３と再配線層２４の上方で、ポスト２５ａ〜２５ｆが形成されている領域以外の領域を被覆するように形成される絶縁物である。この封止樹脂層２６は、例えば、エポキシ樹脂などを用いて形成され、ポスト２５ａ〜２５ｆと同程度の高さで構成されている。
【００３５】
各端子１４ａ〜１４ｆは、ポスト２５ａ〜２５ｆの上面と、ポスト２５ａ〜２５ｆに電気的に接続された半円球状の半田で構成されている。各端子１４ａ〜１４ｆは、例えば直径５００［μｍ］程度の大きさに構成されている。
【００３６】
このように、本実施の形態では、ポスト２５ａ、２５ｂと、第１及び第２のコイル端子１４ａ、１４ｂとによりコイル接続用端子が構成されている。また、ポスト２５ｃ〜２５ｆと、電源端子１４ｃ、グランド端子１４ｄ、第１の入出力端子１４ｅ、及び第２の入出力端子１４ｆとにより外部接続用端子が構成されている。
【００３７】
次に、本実施の形態のデータキャリア１１の製造方法について説明する。
図３は、本発明の第１の実施の形態を示し、データキャリア１１の製造工程の概略を説明する製造工程断面図である。また、図４は、図３に続くデータキャリア１１の製造工程の概略を説明する製造工程断面図である。なお、図３及び図４では、図２（ａ）のＡ−Ａ´線に沿う断面図を示している。
【００３８】
まず、図３（ａ）に示すように、例えば直径６［ｉｎｃｈ］（約１５．２４［ｃｍ］）、厚さ２００［μｍ］のシリコン基板３１の上面に、アルミニウム層を形成した後、フォトエッチングなどを行って電極パッド２２ａ〜２２ｆを形成する。なお、シリコン基板３１には、前工程により所望の構成の半導体回路が形成されている。
【００３９】
次に、図３（ｂ）に示すように、シリコン基板３１と電極パッド２２ａ〜２２ｆの上面に、絶縁層２３用のポリイミド層を形成した後、電極パッド２２ａ〜２２ｆが形成されている領域をフォトエッチングなどにより開口させる。
【００４０】
次に、図３（ｃ）に示すように、電極パッド２２ａ〜２２ｆと電気的に接続させて再配線層２４ａ〜２４ｆを形成する。上記再配線層２４ａ〜２４ｆの形成工程を具体的に説明すると、電極パッド２２ａ〜２２ｆと絶縁層２３の上面のうち、上記再配線層形成領域以外の領域に、レジストを形成する。このレジストは、例えばスパッタリングとフォトリソグラフィーを用いて形成する。そして、上記レジストにより露出された上記再配線形成領域に対して、電界めっきを施して再配線層２４ａ〜２４ｆを形成する。そして、剥離材を用いて上記レジストを除去する。
【００４１】
次に、図３（ｄ）に示すように、再配線層２４上の所定の領域にポスト２５を形成する。上記ポスト２５の形成工程を具体的に説明すると、絶縁層２３と再配線層２４の上面のうち、上記ポスト２５を形成する領域以外の領域に、レジストを形成する。このレジストは、例えばスパッタリングとフォトリソグラフィーを用いて形成する。そして、上記レジストにより露出されたポスト２５を形成する領域に対して、電界めっきを施して所定数のポスト２５ａ〜２５ｆを形成する。そして、剥離材を用いて上記レジストを除去する。
【００４２】
次に、図４（ａ）に示すように、ポスト２５ａ〜２５ｆが形成されている領域以外の領域を被覆するように封止樹脂層２６を形成する。上記封止樹脂層２６の形成工程を具体的に説明すると、絶縁体層２３と再配線層２４ａ〜２４ｆとポスト２５ａ〜２５ｆの上面を覆うようにエポキシ樹脂を形成する。次に、上記エポキシ樹脂を所定の厚さだけ研磨することによりポスト２５ａ〜２５ｆの上面を露出させて封止樹脂層２６を形成する。
【００４３】
次に、図４（ｂ）に示すように、ポスト２５ａ〜２５ｆに導通させて半円球状の半田を形成する。これにより、端子１４ａ〜１４ｆが形成される。こうしてウェハー３２が形成される。
【００４４】
次に、図４（ｃ）に示すように、ウェハー３２を切断して、２．３５×２．４２［ｍｍ］の大きさを有する複数のＩＣパッケージ１４を形成する。
【００４５】
次に、図４（ｄ）に示すように、アンテナコイルパターン１３が形成された基材１２の所定領域上に、端子１４ａ〜１４ｆを基材側１２に対向させてＩＣパッケージ１４を実装する。この実装により、端子１４ａ〜１４ｆと、基材１２側に形成されている所定の回路パターンとが半田づけされる。こうして、第１のコイル端子１４ａ及び第２のコイル端子１４ｂと、アンテナコイルパターン１３の両端部とが電気的に接続される。
【００４６】
図５は、本実施の形態のデータキャリア１１と、従来のデータキャリアとを比較した結果を示した図である。なお、図５において、データキャリアの信頼性とは、データキャリアの耐湿性、温度サイクル、及び耐衝撃性などの諸特性を意味する。
【００４７】
図５に示すように、ＣＯＢ方式及びモールドパッケージ方式で形成されたデータキャリアは、ＩＣチップが保護されているために信頼性は高いが、サイズやコストの面で不利である。
【００４８】
また、フリップチップ方式で形成されたデータキャリアは、ＩＣチップを基板やフィルム上に直接貼り付ける構成であるので、サイズやコストの面では有利であるが、信頼性が低くなってしまう。
【００４９】
これに対し、本実施の形態のデータキャリア１１は、ＩＣパッケージ１４をＷＣＳＰとしているので、サイズ、コスト、及び信頼性の何れの点でも有利である。すなわち、図３及び図４に示したように、本実施の形態のデータキャリア１１では、ＩＣパッケージ１４を製造する際に、ＩＣチップ２１が形成されている領域のみをパッケージングしているので、ＩＣチップ２１と同一の占有面積でＩＣチップ２１をパッケージングすることができるとともに、ＩＣチップ２１と殆ど変わらない高さでＩＣチップ２１をパッケージングすることができる。
【００５０】
また、ウェハー３２を形成する段階でパッケージングを行うようにしているので、製造コストを低くすることができる。
特に、２×２［ｍｍ］のサイズのＩＣチップ２１を用いて、データキャリア１１を製造すると、上記の効果を顕著に得ることができると考えられる。
【００５１】
以上のように本実施の形態では、ＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを用いて電気的に接続するようにしたので、従来のように、ＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２ａ〜２２ｆの位置に制約されることなく上記ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆの位置をデータキャリアの要求特性に応じて自由に決定することができる。
【００５２】
また、従来のフリップチップ方式で形成されたデータキャリアでは、図７で示した電極パッド７２ａ、７２ｂの形成ピッチが狭い場合（例えば１５０［μｍ］以下）、アンテナコイルパターン７５とＩＣチップ７２とを接続するための端子７３ａ、７３ｂ以外の端子を設けることが困難であった。
【００５３】
このため、アンテナコイルパターン７５の両端部とＩＣチップ７２とを接続するための端子７３ａ、７３ｂ以外の端子を設けた構成のデータキャリア７１を製造する場合、従来は、ＣＯＢ方式又はモールドパッケージ方式を採用せざるを得ないので、データキャリアが大きくなってしまう問題点があった。
【００５４】
これに対し、本実施の形態のデータキャリア１１は、ＩＣチップ２１の内部構成に従って一義的に定まる電極パッド２２ａ〜２２ｆの位置に制約されることなく、ＩＣパッケージ１４の外部に形成する端子１４ａ〜１４ｆの位置を自由に決定することができる。
【００５５】
したがって、アンテナコイルパターンの両端部とＩＣチップに形成される電極パッドとを電気的に接続する際に、これらの接続を容易に行うようにすることができる。すなわち、本実施の形態で説明した方法でデータキャリア１１を製造すれば、多くの端子接続が必要なデータキャリアを設計した場合においても、データキャリアを小型化、薄型化することができる。
【００５６】
また、上述したように、本実施の形態では、データキャリア１１を製造するに際し、ＩＣチップ２１の回路構成に応じてその位置が一義的に定まる電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の外部に露出してデータキャリアの基材１２側に形成された端子と電気的に接続される端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを用いて電気的に接続するようにしたので、再配線層２４ａ〜２４ｆの形成パターンを変更するだけで端子１４ａ〜１４ｆの位置を変更することができる。これにより、従来のようにＩＣチップの回路構成を、上記ＩＣパッケージ１４の外部に露出してデータキャリアの基材１２側に形成された端子と電気的に接続される端子１４ａ〜１４ｆの位置要求特性に応じて最初から設計しなおさなくても、ユーザの使用形態に応じた所望の位置に端子１４ａ〜１４ｆを形成することができる。したがって、データキャリア１のコストを従来よりも大幅に低減させることができる。
【００５７】
さらに、本実施の形態のデータキャリア１１は、ＣＯＢ方式やモールドパッケージ方式のようにＩＣチップ２１の全体を覆わずに、ＩＣチップ２１の上方のみを封止するようにしたので、ＩＣチップ２１と他の構成部材とを容易に分離することができ、ＩＣチップ２１を容易にリサイクルして使用することができる。したがって、本実施の形態のデータキャリア１は、環境保護の観点からも有益なものである。
【００５８】
なお、図３及び図４では、データキャリア１１の製造方法の一例を説明したに過ぎず、データキャリア１１の製造方法は、図３及び図４に示した方法に限定されず、ＷＣＳＰの技術を用いてＩＣパッケージ１４を形成していれば、データキャリア１１の製造方法はどのような方法であってもよい。すなわち、ウェハー処理の工程でパッケージングを行うことができ、且つＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２の位置とは無関係に、ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆの位置を決定することができる方法でＩＣパッケージ１４を形成することができれば、データキャリア１１の製造方法はどのような方法であってもよい。
【００５９】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
図６は、本発明の第２の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【００６０】
図６において、データキャリア６１は、基材６２と、アンテナコイルとして配設されるアンテナコイルパターン６３と、ＩＣパッケージ６４等により構成されている。なお、本実施の形態のデータキャリア６１は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｍｐｏｒｔ Ｄａｔｅ）タグや非接触ＩＣカードなどとして用いられるものである。
【００６１】
基材６２は、例えば、ガラスエポキシ製またはポリイミド製の基板や、ポリイミド製のフィルムなどである。
アンテナコイルパターン６３は、基材６２上に形成されたコイル状のパターンであり、外部のリーダ／ライタ装置から送信される各種データを受信したり、データキャリア６１から上記リーダ／ライタ装置に種々のデータを送信したりするためのものである。
【００６２】
ＩＣパッケージ６４は、半導体回路が集積されたＩＣチップ（図示せず）を上述した第１の実施の形態と同様にしてパッケージングして構成されたものである。そして、ＩＣパッケージ６４の裏面上には、第３のコイル端子６４ａと、第４のコイル端子６４ｂとが形成されている。
【００６３】
第３のコイル端子６４ａは、アンテナコイルパターン６３の一端とを電気的に接続し、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン６３の一端部とを電気的に接続し、上記アンテナコイルパターン６３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００６４】
また、第４のコイル端子６４ｂは、アンテナコイルパターン６３の他端部とを電気的に接続し、上記アンテナコイルパターン６３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００６５】
これらの第３のコイル端子６４ａと第４のコイル端子６４ｂとは、図３及び図４に示した第１の実施の形態における第１のコイル端子１４ａと第２のコイル端子１４ｂと同様の方法で形成されたものである。
【００６６】
そして、図６に示すように、本実施の形態では、第３のコイル端子６４ａと第４のコイル端子６４ｂとを、ＩＣパッケージ６３の裏面（電極を形成する面）の対角領域に形成するようにして、第３のコイル端子６４ａと第４のコイル端子６４ｂとを可及的に離して形成するようにしている。
【００６７】
このようにすることにより、図１に示したスルーホール１２ａ、１２ｂや図７に示した導電層７７などを設けなくても、第３及び第４のコイル端子６４ａ、６４ｂと、アンテナコイルパターン６３の両端部とを電気的に接続することができる。
【００６８】
すなわち、本実施の形態では、第３のコイル端子６４ａ及び第４のコイル端子６４ｂと、アンテナコイルパターン６３の両端部とを直接接続することができる。これにより、第３及び第４のコイル端子６４ａ、６４ｂと、アンテナコイルパターン６３の両端部とを接続するための製造工程を簡略化することができ、データキャリア６１を製造するコストを大幅に低減させることができる。
【００６９】
なお、本実施の形態では、第３のコイル端子６４ａ及び第４のコイル端子６４ｂ以外の端子を設けていないが、上述した第１の実施の形態と同様に、第３のコイル端子６４ａ及び第４のコイル端子６４ｂ以外の端子を設けるようにしてもよい。
【００７０】
また、本実施の形態では、基材６２上にアンテナコイルパターン６３を形成するようにしたが、再配線層を使用してアンテナコイルパターンを形成するようにしてもよい。具体的に説明すると、例えば、コイル状のパターンとした再配線層の一端をＩＣパッケージの裏面の角領域に形成されたコイル端子に接続するようにする。そして、上記コイル状のパターンとした再配線層の他端をＩＣパッケージの裏面の中央領域に形成されたコイル端子に接続するようにする。
【００７１】
このようにすれば、上記コイル状のパターンとした再配線層によりアンテナコイルパターンを形成することができるので、基材を設けなくてもよくなる。したがって、データキャリアをより小さくすることができるとともに、データキャリアのコストをより低減させることができる。
【００７２】
【発明の効果】
以上説明したように本発明によれば、ＩＣチップの一側面上に形成された一方及び他方のコイル接続用電極パッドと、アンテナコイルの両端部にそれぞれ接続される一方及び他方のコイル接続用端子とを一方及び他方のコイル接続用配線層を介して電気的に接続するようにしたので、上記一方及び他方のコイル接続用端子を形成する位置の自由度を大幅に向上させることができる。これにより、データキャリアの要求特性に応じた任意の位置にコイル接続用端子を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【図２】本発明の第１の実施の形態を示し、ＩＣパッケージの概略構成を示した図である。
【図３】本発明の第１の実施の形態を示し、データキャリアの製造工程の概略を説明する製造工程側断面図である。
【図４】本発明の第１の実施の形態を示し、図３に続くデータキャリアの製造工程の概略を説明する製造工程側断面図である。
【図５】本発明の第１の実施の形態を示し、本実施の形態のデータキャリアと、従来のデータキャリアとを比較した結果を表形式で示した図である。
【図６】本発明の第２の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【図７】従来の技術を示し、フリップチップ方式を用いて形成したデータキャリアの構成図である。
【符号の説明】
１１、６１ データキャリア
１２、６２ 基材
１３、６３ アンテナコイルパターン
１４、６４ ＩＣパッケージ
１４ａ〜１４ｆ 端子
２１ ＩＣチップ
２２ａ〜２２ｆ 電極パッド
２４ａ〜２４ｆ 再配線層
２５ａ〜２５ｆ ポスト
【発明の属する技術分野】
本発明は、データキャリア及びその製造方法に関し、特に、データキャリア上に形成されたアンテナコイルパターンの両端部とＩＣチップの一側面上に形成された電極パッドとを接続するために用いて好適なものである。
【０００２】
【従来の技術】
半導体集積回路により構成されるＩＣ（ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップと、上記ＩＣチップと電気的に接続されたアンテナコイルパターンとを有するデータキャリアが従来から知られている。
【０００３】
このようなデータキャリアにおいては、上記ＩＣチップと上記アンテナコイルパターンとの接続を以下のような方法で行っていた。
第１の方法は、ＣＯＢ（Ｃｈｉｐ ＯＮ ｂｏａｒｄ）方式と称される方法により上記ＩＣチップと、上記アンテナコイルパターンとを接続する方法である。この第１の方法では、まず、上記アンテナコイルパターンが形成された基板やフィルム上に上記ＩＣチップを搭載する。
【０００４】
次に、上記アンテナコイルパターンの両端部と、上記ＩＣチップの一側面上に形成されている電極パッドとを細い金属線からなるワイヤーで接続して、上記アンテナコイルパターンの両端部と、上記ＩＣチップ上に形成されている電極パッドとを電気的にそれぞれ接続する。そして、上記アンテナコイルパターンの両端部と電極パッドとが電気的に接続されたＩＣチップを樹脂で封止する。
【０００５】
第２の方法は、モールドパッケージ方式と称される方法により上記ＩＣチップの電極パッドと、上記アンテナコイルパターンの両端部とを接続する方法である。この第２の方法では、まず、上記ＩＣチップ上に形成された電極パッドにリードを接続する。
【０００６】
次に、上記リードが接続されたＩＣチップを樹脂で封止してモールドパッケージを形成する。次に、上記モールドパッケージから引き出されているリードを所望の形状に加工する。そして、基板上に形成されたアンテナコイルパターンの両端部と、上記所望の形状に加工されたリードとを接続して、上記アンテナコイルパターンと上記ＩＣチップとを電気的に接続する。
【０００７】
このように、ＣＯＢ方式及びモールドパッケージ方式を用いてデータキャリアを製造する場合には、上記ＩＣチップの全体を樹脂などで覆うようにしているので、従来はデータキャリアのサイズが大きくなってしまうという問題があった。
【０００８】
このような問題を解決する技術として、フリップチップ方式と称される方法により上記ＩＣチップと、上記アンテナコイルパターンとを接続する方法がある。この方法では、まず、上記ＩＣチップ上に形成された電極パッド上に端子（バンプ）を形成する。そして、上記形成したバンプと、基板やフィルム上に形成されたアンテナコイルパターンの両端部とを接続して、上記アンテナコイルパターンと、上記ＩＣチップとを電気的に接続する。
【０００９】
ここで、上述したフリップチップ方式を用いて形成したデータキャリアの構成について説明する。
図７は、従来の技術を示し、フリップチップ方式を用いて形成したデータキャリアの構成図である。図７（ａ）は、上記データキャリアの平面図である。また、図７（ｂ）は、図７（ａ）のＡ−Ａ´線に沿うデータキャリアの断面図である。
【００１０】
図７に示すように、データキャリア７１は、ＩＣチップ７２の電極パッド７２ａ、７２ｂ上に形成されたバンプ７３ａ、７３ｂと、ポリイミドフィルム７４上に形成された銅などからなるアンテナコイルパターン７５の両端部とを接続して構成されている。
【００１１】
このとき、一方のバンプ７３ａと、アンテナコイルパターン１５の一方の端部とは直接接続することができる。これに対し、他方のバンプ７３ｂと、アンテナコイルパターン７５の他方の端部については、絶縁層７６上に形成された導電層７７を介して接続する必要がある。
【００１２】
上記フリップチップ方式で形成されたデータキャリア７１では、ＩＣチップ７２をアンテナコイルパターン７５の両端部に直接接続するようにしているので、データキャリアを小さく形成することができるという利点がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したフリップチップ方式で形成されたデータキャリア７１では、ＩＣチップ７２の電極パッド７２ａ、７２ｂの位置に合わせて端子（バンプ）７３ａ、７３ｂの位置を決定しなければならなかったため、ユーザの使用形態に応じた所望の位置に端子（バンプ）７３ａ、７３ｂを形成することが困難であるという問題点があった。
【００１４】
本発明は、前述の問題点にかんがみてなされたものであり、ユーザの使用形態に応じた所望の位置に接続用端子を容易に形成することができるようにすることを目的とする。
【００１５】
【課題を解決するための手段】
本発明のデータキャリアは、基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアであって、上記ＩＣパッケージは、上記半導体集積回路が構成されたＩＣチップと、上記ＩＣチップの一側面上に形成された一方及び他方のコイル接続用電極パッドと、上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子と、上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるように構成された一方及び他方のコイル接続用配線層とを有することを特徴としている。
【００１６】
本発明のデータキャリアの製造方法は、基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアの製造方法であって、上記半導体集積回路が構成されたＩＣチップの一側面上に一方及び他方のコイル接続用電極パッドを形成する電極パッド形成工程と、上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子を形成する接続用端子形成工程と、上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるコイル接続用配線層を形成する接続用配線層形成工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
次に、添付の図面を参照しながら、本発明のデータキャリア及びその製造方法の第１の実施の形態について説明する。
図１は、本発明の第１の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
図１に示すように、データキャリア１１は、基材１２上にアンテナコイルパターン１３を形成するとともに、ＩＣパッケージ１４を配設して構成されている。なお、データキャリア１１は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｍｐｏｒｔ Ｄａｔｅ）タグや非接触ＩＣカードなどとして用いられるものである。
【００１８】
基材１２としては、例えば、ガラスエポキシ製またはポリイミド製の基板や、ポリイミド製のフィルムなどが用いられる。
【００１９】
アンテナコイルパターン１３は、基材１２上に形成されたコイル状のパターンであり、外部のリーダ／ライタ装置から送信される各種データを受信したり、データキャリア１１から所定のデータを上記リーダ／ライタ装置に送信したりするためのものである。具体的な構成を説明すると、このアンテナコイルパターン１３は、銅などの導電体を用いて形成され、約１５０［μｍ］の幅を有している。さらに、このアンテナコイルパターン１３は、約１５０［μｍ］の間隔を開けてコイル状に形成されている。
【００２０】
ＩＣパッケージ１４は、半導体集積回路からなるＩＣチップを後述するようにしてパッケージングして構成されたものであり、基材１２上に搭載される。なお、上記ＩＣチップは、上記アンテナコイルパターン１３で受信した各種データを入力して記憶する機能を有している。
【００２１】
また、ＩＣパッケージ１４の一側面上には、第１のコイル端子１４ａと、第２のコイル端子１４ｂと、電源端子（ＶＤＤ）１４ｃと、グランド端子（ＧＮＤ）１４ｄと、第１の入出力端子（Ｉ／Ｏ１）１４ｅと、第２の入出力端子（Ｉ／Ｏ２）１４ｆとが形成されている。
【００２２】
第１のコイル端子１４ａは、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン１３の一端部とを電気的に接続し、上記アンテナコイルパターン１３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００２３】
第２のコイル端子１４ｂは、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン１３の他端部とを電気的に接続して、アンテナコイルパターン１３と上記半導体回路内との間で各種データを入出力することができるようにするための端子である。
【００２４】
なお、図１に示すように、第２のコイル端子１４ｂとアンテナコイルパターン１３の他端部との接続は、基材１２に形成されているスルーホール１２ａ、１２ｂと、基材１２の裏面（アンテナコイルパターン１３が形成されていない面）に形成されたパターン１２ｃとを介して行われる。
【００２５】
電源端子１４ｃとグランド端子１４ｄは、図示しない外部電源と、上記ＩＣチップ内に形成されている半導体回路とを電気的に接続して、上記半導体回路に電力を供給するための端子である。
第１の入出力端子１４ｅと第２の入出力端子１４ｆは、図示しない外部装置と、上記外部装置とデータのやり取りを行うために上記半導体回路とを電気的に接続するための端子である。
【００２６】
そして、本実施の形態のデータキャリア１１では、ＩＣパッケージ１４上の所望の位置に上述した各端子１４ａ〜１４ｆを配置することができるように、ＩＣパッケージ１４をＷＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）としている。
【００２７】
図２は、本発明の第１の実施の形態を示し、ＩＣパッケージ１４の概略構成を示した図である。図２（ａ）は、ＩＣパッケージ１４の平面図である。また、図２（ｂ）は、図２（ａ）のＡ−Ａ´線に沿うＩＣパッケージ１４の断面図である。
【００２８】
図２において、ＩＣパッケージ１４は、ＩＣチップ２１と、電極パッド２２ａ〜２２ｆと、絶縁層２３と、再配線層２４ａ〜２４ｆと、ポスト２５ａ〜２５ｆと、封止樹脂層２６と、上述した端子１４ａ〜１４ｆ等により構成されている。
【００２９】
また、本実施の形態のＩＣチップ２１は、２．３５×２．４２［ｍｍ］の大きさに構成されている。なお、上述したように、このＩＣチップ２１の内部には図示しない半導体回路が形成されている。
【００３０】
上記電極パッド２２ａ〜２２ｆはＩＣチップ２１上に形成され、ＩＣチップ２１内に形成されている半導体回路の配線の端部と電気的に接続されている。なお、この電極パッド２２ａ〜２２ｆは、例えばアルミニウムなどを用いて形成され、例えば１［μｍ］程度の厚さに構成されている。
【００３１】
絶縁層２３は、電極パッド２２ａ〜２２ｆのうちの少なくとも一部のみを導通させるために、ＩＣチップ２１上の所定領域に形成される層である。この絶縁層２３は、例えばポリイミド（高分子感光性樹脂）などを用いて形成され、例えば１［μｍ］程度の厚さを有している。
【００３２】
再配線層２４ａ〜２４ｆは、電極パッド２２ａ〜２２ｆと絶縁層２３の所定領域上に形成される導電体製の層である。すなわち、例えば再配線層２４ａは、電極パッド２２ａと、ポスト２５ａとを電気的に接続するためにパターン化された導電体製の層である。この再配線層２４ａ〜２４ｆは、例えば、銅を用いて形成され、０．７［μｍ］程度の厚さで構成されている。なお、以下の説明では、必要に応じて、再配線層２４ａ〜２４ｆが形成される領域を再配線層形成領域と称する。このように、本実施の形態では、再配線層２４ａ、２４ｂによりコイル接続用配線層が構成される。また、再配線層２４ｃ〜２４ｆにより外部接続用配線層が構成される。
【００３３】
ポスト２５ａ〜２５ｆは、再配線層２４ａ〜２４ｆ上の所定の領域にそれぞれ形成される円柱形状の導電物である。このポスト２５ａ〜２５ｆは、例えば、再配線層２４ａ〜２４ｆと同様の材料を用いて形成され、１００［μｍ］程度の高さに構成されている。なお、以下の説明では、必要に応じて、ポスト２５ａ〜２５ｆが形成される領域をポスト形成領域と称する。
【００３４】
封止樹脂層２６は、絶縁体層２３と再配線層２４の上方で、ポスト２５ａ〜２５ｆが形成されている領域以外の領域を被覆するように形成される絶縁物である。この封止樹脂層２６は、例えば、エポキシ樹脂などを用いて形成され、ポスト２５ａ〜２５ｆと同程度の高さで構成されている。
【００３５】
各端子１４ａ〜１４ｆは、ポスト２５ａ〜２５ｆの上面と、ポスト２５ａ〜２５ｆに電気的に接続された半円球状の半田で構成されている。各端子１４ａ〜１４ｆは、例えば直径５００［μｍ］程度の大きさに構成されている。
【００３６】
このように、本実施の形態では、ポスト２５ａ、２５ｂと、第１及び第２のコイル端子１４ａ、１４ｂとによりコイル接続用端子が構成されている。また、ポスト２５ｃ〜２５ｆと、電源端子１４ｃ、グランド端子１４ｄ、第１の入出力端子１４ｅ、及び第２の入出力端子１４ｆとにより外部接続用端子が構成されている。
【００３７】
次に、本実施の形態のデータキャリア１１の製造方法について説明する。
図３は、本発明の第１の実施の形態を示し、データキャリア１１の製造工程の概略を説明する製造工程断面図である。また、図４は、図３に続くデータキャリア１１の製造工程の概略を説明する製造工程断面図である。なお、図３及び図４では、図２（ａ）のＡ−Ａ´線に沿う断面図を示している。
【００３８】
まず、図３（ａ）に示すように、例えば直径６［ｉｎｃｈ］（約１５．２４［ｃｍ］）、厚さ２００［μｍ］のシリコン基板３１の上面に、アルミニウム層を形成した後、フォトエッチングなどを行って電極パッド２２ａ〜２２ｆを形成する。なお、シリコン基板３１には、前工程により所望の構成の半導体回路が形成されている。
【００３９】
次に、図３（ｂ）に示すように、シリコン基板３１と電極パッド２２ａ〜２２ｆの上面に、絶縁層２３用のポリイミド層を形成した後、電極パッド２２ａ〜２２ｆが形成されている領域をフォトエッチングなどにより開口させる。
【００４０】
次に、図３（ｃ）に示すように、電極パッド２２ａ〜２２ｆと電気的に接続させて再配線層２４ａ〜２４ｆを形成する。上記再配線層２４ａ〜２４ｆの形成工程を具体的に説明すると、電極パッド２２ａ〜２２ｆと絶縁層２３の上面のうち、上記再配線層形成領域以外の領域に、レジストを形成する。このレジストは、例えばスパッタリングとフォトリソグラフィーを用いて形成する。そして、上記レジストにより露出された上記再配線形成領域に対して、電界めっきを施して再配線層２４ａ〜２４ｆを形成する。そして、剥離材を用いて上記レジストを除去する。
【００４１】
次に、図３（ｄ）に示すように、再配線層２４上の所定の領域にポスト２５を形成する。上記ポスト２５の形成工程を具体的に説明すると、絶縁層２３と再配線層２４の上面のうち、上記ポスト２５を形成する領域以外の領域に、レジストを形成する。このレジストは、例えばスパッタリングとフォトリソグラフィーを用いて形成する。そして、上記レジストにより露出されたポスト２５を形成する領域に対して、電界めっきを施して所定数のポスト２５ａ〜２５ｆを形成する。そして、剥離材を用いて上記レジストを除去する。
【００４２】
次に、図４（ａ）に示すように、ポスト２５ａ〜２５ｆが形成されている領域以外の領域を被覆するように封止樹脂層２６を形成する。上記封止樹脂層２６の形成工程を具体的に説明すると、絶縁体層２３と再配線層２４ａ〜２４ｆとポスト２５ａ〜２５ｆの上面を覆うようにエポキシ樹脂を形成する。次に、上記エポキシ樹脂を所定の厚さだけ研磨することによりポスト２５ａ〜２５ｆの上面を露出させて封止樹脂層２６を形成する。
【００４３】
次に、図４（ｂ）に示すように、ポスト２５ａ〜２５ｆに導通させて半円球状の半田を形成する。これにより、端子１４ａ〜１４ｆが形成される。こうしてウェハー３２が形成される。
【００４４】
次に、図４（ｃ）に示すように、ウェハー３２を切断して、２．３５×２．４２［ｍｍ］の大きさを有する複数のＩＣパッケージ１４を形成する。
【００４５】
次に、図４（ｄ）に示すように、アンテナコイルパターン１３が形成された基材１２の所定領域上に、端子１４ａ〜１４ｆを基材側１２に対向させてＩＣパッケージ１４を実装する。この実装により、端子１４ａ〜１４ｆと、基材１２側に形成されている所定の回路パターンとが半田づけされる。こうして、第１のコイル端子１４ａ及び第２のコイル端子１４ｂと、アンテナコイルパターン１３の両端部とが電気的に接続される。
【００４６】
図５は、本実施の形態のデータキャリア１１と、従来のデータキャリアとを比較した結果を示した図である。なお、図５において、データキャリアの信頼性とは、データキャリアの耐湿性、温度サイクル、及び耐衝撃性などの諸特性を意味する。
【００４７】
図５に示すように、ＣＯＢ方式及びモールドパッケージ方式で形成されたデータキャリアは、ＩＣチップが保護されているために信頼性は高いが、サイズやコストの面で不利である。
【００４８】
また、フリップチップ方式で形成されたデータキャリアは、ＩＣチップを基板やフィルム上に直接貼り付ける構成であるので、サイズやコストの面では有利であるが、信頼性が低くなってしまう。
【００４９】
これに対し、本実施の形態のデータキャリア１１は、ＩＣパッケージ１４をＷＣＳＰとしているので、サイズ、コスト、及び信頼性の何れの点でも有利である。すなわち、図３及び図４に示したように、本実施の形態のデータキャリア１１では、ＩＣパッケージ１４を製造する際に、ＩＣチップ２１が形成されている領域のみをパッケージングしているので、ＩＣチップ２１と同一の占有面積でＩＣチップ２１をパッケージングすることができるとともに、ＩＣチップ２１と殆ど変わらない高さでＩＣチップ２１をパッケージングすることができる。
【００５０】
また、ウェハー３２を形成する段階でパッケージングを行うようにしているので、製造コストを低くすることができる。
特に、２×２［ｍｍ］のサイズのＩＣチップ２１を用いて、データキャリア１１を製造すると、上記の効果を顕著に得ることができると考えられる。
【００５１】
以上のように本実施の形態では、ＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを用いて電気的に接続するようにしたので、従来のように、ＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２ａ〜２２ｆの位置に制約されることなく上記ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆの位置をデータキャリアの要求特性に応じて自由に決定することができる。
【００５２】
また、従来のフリップチップ方式で形成されたデータキャリアでは、図７で示した電極パッド７２ａ、７２ｂの形成ピッチが狭い場合（例えば１５０［μｍ］以下）、アンテナコイルパターン７５とＩＣチップ７２とを接続するための端子７３ａ、７３ｂ以外の端子を設けることが困難であった。
【００５３】
このため、アンテナコイルパターン７５の両端部とＩＣチップ７２とを接続するための端子７３ａ、７３ｂ以外の端子を設けた構成のデータキャリア７１を製造する場合、従来は、ＣＯＢ方式又はモールドパッケージ方式を採用せざるを得ないので、データキャリアが大きくなってしまう問題点があった。
【００５４】
これに対し、本実施の形態のデータキャリア１１は、ＩＣチップ２１の内部構成に従って一義的に定まる電極パッド２２ａ〜２２ｆの位置に制約されることなく、ＩＣパッケージ１４の外部に形成する端子１４ａ〜１４ｆの位置を自由に決定することができる。
【００５５】
したがって、アンテナコイルパターンの両端部とＩＣチップに形成される電極パッドとを電気的に接続する際に、これらの接続を容易に行うようにすることができる。すなわち、本実施の形態で説明した方法でデータキャリア１１を製造すれば、多くの端子接続が必要なデータキャリアを設計した場合においても、データキャリアを小型化、薄型化することができる。
【００５６】
また、上述したように、本実施の形態では、データキャリア１１を製造するに際し、ＩＣチップ２１の回路構成に応じてその位置が一義的に定まる電極パッド２２ａ〜２２ｆと、ＩＣパッケージ１４の外部に露出してデータキャリアの基材１２側に形成された端子と電気的に接続される端子１４ａ〜１４ｆとを、再配線層２４ａ〜２４ｆを用いて電気的に接続するようにしたので、再配線層２４ａ〜２４ｆの形成パターンを変更するだけで端子１４ａ〜１４ｆの位置を変更することができる。これにより、従来のようにＩＣチップの回路構成を、上記ＩＣパッケージ１４の外部に露出してデータキャリアの基材１２側に形成された端子と電気的に接続される端子１４ａ〜１４ｆの位置要求特性に応じて最初から設計しなおさなくても、ユーザの使用形態に応じた所望の位置に端子１４ａ〜１４ｆを形成することができる。したがって、データキャリア１のコストを従来よりも大幅に低減させることができる。
【００５７】
さらに、本実施の形態のデータキャリア１１は、ＣＯＢ方式やモールドパッケージ方式のようにＩＣチップ２１の全体を覆わずに、ＩＣチップ２１の上方のみを封止するようにしたので、ＩＣチップ２１と他の構成部材とを容易に分離することができ、ＩＣチップ２１を容易にリサイクルして使用することができる。したがって、本実施の形態のデータキャリア１は、環境保護の観点からも有益なものである。
【００５８】
なお、図３及び図４では、データキャリア１１の製造方法の一例を説明したに過ぎず、データキャリア１１の製造方法は、図３及び図４に示した方法に限定されず、ＷＣＳＰの技術を用いてＩＣパッケージ１４を形成していれば、データキャリア１１の製造方法はどのような方法であってもよい。すなわち、ウェハー処理の工程でパッケージングを行うことができ、且つＩＣチップ２１の内部構成に基づく所定の位置に一義的に形成される電極パッド２２の位置とは無関係に、ＩＣパッケージ１４の外部に露出して形成される端子１４ａ〜１４ｆの位置を決定することができる方法でＩＣパッケージ１４を形成することができれば、データキャリア１１の製造方法はどのような方法であってもよい。
【００５９】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
図６は、本発明の第２の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【００６０】
図６において、データキャリア６１は、基材６２と、アンテナコイルとして配設されるアンテナコイルパターン６３と、ＩＣパッケージ６４等により構成されている。なお、本実施の形態のデータキャリア６１は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｍｐｏｒｔ Ｄａｔｅ）タグや非接触ＩＣカードなどとして用いられるものである。
【００６１】
基材６２は、例えば、ガラスエポキシ製またはポリイミド製の基板や、ポリイミド製のフィルムなどである。
アンテナコイルパターン６３は、基材６２上に形成されたコイル状のパターンであり、外部のリーダ／ライタ装置から送信される各種データを受信したり、データキャリア６１から上記リーダ／ライタ装置に種々のデータを送信したりするためのものである。
【００６２】
ＩＣパッケージ６４は、半導体回路が集積されたＩＣチップ（図示せず）を上述した第１の実施の形態と同様にしてパッケージングして構成されたものである。そして、ＩＣパッケージ６４の裏面上には、第３のコイル端子６４ａと、第４のコイル端子６４ｂとが形成されている。
【００６３】
第３のコイル端子６４ａは、アンテナコイルパターン６３の一端とを電気的に接続し、上記ＩＣチップ内に集積されている所定の半導体回路と、アンテナコイルパターン６３の一端部とを電気的に接続し、上記アンテナコイルパターン６３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００６４】
また、第４のコイル端子６４ｂは、アンテナコイルパターン６３の他端部とを電気的に接続し、上記アンテナコイルパターン６３と上記半導体回路との間で各種データを入出力することができるようにするための端子である。
【００６５】
これらの第３のコイル端子６４ａと第４のコイル端子６４ｂとは、図３及び図４に示した第１の実施の形態における第１のコイル端子１４ａと第２のコイル端子１４ｂと同様の方法で形成されたものである。
【００６６】
そして、図６に示すように、本実施の形態では、第３のコイル端子６４ａと第４のコイル端子６４ｂとを、ＩＣパッケージ６３の裏面（電極を形成する面）の対角領域に形成するようにして、第３のコイル端子６４ａと第４のコイル端子６４ｂとを可及的に離して形成するようにしている。
【００６７】
このようにすることにより、図１に示したスルーホール１２ａ、１２ｂや図７に示した導電層７７などを設けなくても、第３及び第４のコイル端子６４ａ、６４ｂと、アンテナコイルパターン６３の両端部とを電気的に接続することができる。
【００６８】
すなわち、本実施の形態では、第３のコイル端子６４ａ及び第４のコイル端子６４ｂと、アンテナコイルパターン６３の両端部とを直接接続することができる。これにより、第３及び第４のコイル端子６４ａ、６４ｂと、アンテナコイルパターン６３の両端部とを接続するための製造工程を簡略化することができ、データキャリア６１を製造するコストを大幅に低減させることができる。
【００６９】
なお、本実施の形態では、第３のコイル端子６４ａ及び第４のコイル端子６４ｂ以外の端子を設けていないが、上述した第１の実施の形態と同様に、第３のコイル端子６４ａ及び第４のコイル端子６４ｂ以外の端子を設けるようにしてもよい。
【００７０】
また、本実施の形態では、基材６２上にアンテナコイルパターン６３を形成するようにしたが、再配線層を使用してアンテナコイルパターンを形成するようにしてもよい。具体的に説明すると、例えば、コイル状のパターンとした再配線層の一端をＩＣパッケージの裏面の角領域に形成されたコイル端子に接続するようにする。そして、上記コイル状のパターンとした再配線層の他端をＩＣパッケージの裏面の中央領域に形成されたコイル端子に接続するようにする。
【００７１】
このようにすれば、上記コイル状のパターンとした再配線層によりアンテナコイルパターンを形成することができるので、基材を設けなくてもよくなる。したがって、データキャリアをより小さくすることができるとともに、データキャリアのコストをより低減させることができる。
【００７２】
【発明の効果】
以上説明したように本発明によれば、ＩＣチップの一側面上に形成された一方及び他方のコイル接続用電極パッドと、アンテナコイルの両端部にそれぞれ接続される一方及び他方のコイル接続用端子とを一方及び他方のコイル接続用配線層を介して電気的に接続するようにしたので、上記一方及び他方のコイル接続用端子を形成する位置の自由度を大幅に向上させることができる。これにより、データキャリアの要求特性に応じた任意の位置にコイル接続用端子を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【図２】本発明の第１の実施の形態を示し、ＩＣパッケージの概略構成を示した図である。
【図３】本発明の第１の実施の形態を示し、データキャリアの製造工程の概略を説明する製造工程側断面図である。
【図４】本発明の第１の実施の形態を示し、図３に続くデータキャリアの製造工程の概略を説明する製造工程側断面図である。
【図５】本発明の第１の実施の形態を示し、本実施の形態のデータキャリアと、従来のデータキャリアとを比較した結果を表形式で示した図である。
【図６】本発明の第２の実施の形態を示し、データキャリアの概略構成の一例を示した図である。
【図７】従来の技術を示し、フリップチップ方式を用いて形成したデータキャリアの構成図である。
【符号の説明】
１１、６１ データキャリア
１２、６２ 基材
１３、６３ アンテナコイルパターン
１４、６４ ＩＣパッケージ
１４ａ〜１４ｆ 端子
２１ ＩＣチップ
２２ａ〜２２ｆ 電極パッド
２４ａ〜２４ｆ 再配線層
２５ａ〜２５ｆ ポスト
Claims (6)
- 基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアであって、
上記ＩＣパッケージは、上記半導体集積回路が構成されたＩＣチップと、
上記ＩＣチップの一側面上に形成された一方及び他方のコイル接続用電極パッドと、
上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子と、
上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるように構成された一方及び他方のコイル接続用配線層とを有することを特徴とするデータキャリア。 - 上記一方及び他方のコイル接続用端子を、上記ＩＣチップの一側面上の対角領域に形成するようにしたことを特徴とする請求項１に記載のデータキャリア。
- 上記一側面上に形成された一方及び他方のコイル接続用電極パッドとは別個に形成された外部接続用電極パッドと、
上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子とは別個に形成された外部接続用端子と、
上記一方及び他方の外部接続用電極パッドに一方の端部が接続され、上記一方及び他方の外部接続用端子に他方の端部がそれぞれ接続されるように構成された外部接続用配線層とを有することを特徴とする請求項１または２に記載のデータキャリア。 - 基材上に形成されたアンテナコイルと、上記アンテナコイルを介して送受信される種々のデータを処理するための半導体集積回路を備えたＩＣパッケージとを有するデータキャリアの製造方法であって、
上記半導体集積回路が構成されたＩＣチップの一側面上に一方及び他方のコイル接続用電極パッドを形成する電極パッド形成工程と、
上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子を形成する接続用端子形成工程と、
上記一方及び他方のコイル接続用電極パッドに一方の端部が接続され、上記一方及び他方のコイル接続用端子に他方の端部がそれぞれ接続されるコイル接続用配線層を形成する接続用配線層形成工程とを有することを特徴とするデータキャリアの製造方法。 - 上記一方及び他方のコイル接続用端子を、上記ＩＣチップの一側面上の対角領域に形成するようにしたことを特徴とする請求項４に記載のデータキャリアの製造方法。
- 上記電極パッド形成工程において、上記一側面上に形成された一方及び他方のコイル接続用電極パッドとは別個の外部接続用電極パッドを形成し、
上記接続用端子形成工程において、上記アンテナコイルの一方の端部及び他方の端部とそれぞれ接続するための一方及び他方のコイル接続用端子とは別個に外部接続用端子を形成し、
接続用配線層形成工程において、上記一方及び他方の外部接続用電極パッドに一方の端部が接続され、上記一方及び他方の外部接続用端子に他方の端部がそれぞれ接続されるような外部接続用配線層を形成するようにしたことを特徴とする請求項４または５に記載のデータキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298815A JP2004133762A (ja) | 2002-10-11 | 2002-10-11 | データキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002298815A JP2004133762A (ja) | 2002-10-11 | 2002-10-11 | データキャリア及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004133762A true JP2004133762A (ja) | 2004-04-30 |
Family
ID=32288127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002298815A Pending JP2004133762A (ja) | 2002-10-11 | 2002-10-11 | データキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004133762A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004306A (ja) * | 2004-06-21 | 2006-01-05 | Toyo Aluminium Kk | 回路構成体およびそれを備えた機能カード、回路構成体の製造方法 |
| WO2006038446A1 (ja) * | 2004-10-01 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | アンテナ内蔵カード及び携帯情報機器 |
| WO2022176080A1 (ja) * | 2021-02-17 | 2022-08-25 | 富士通フロンテック株式会社 | Ｒｆｉｄタグ |
-
2002
- 2002-10-11 JP JP2002298815A patent/JP2004133762A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004306A (ja) * | 2004-06-21 | 2006-01-05 | Toyo Aluminium Kk | 回路構成体およびそれを備えた機能カード、回路構成体の製造方法 |
| JP4563731B2 (ja) * | 2004-06-21 | 2010-10-13 | 東洋アルミニウム株式会社 | 回路構成体およびそれを備えた機能カード |
| WO2006038446A1 (ja) * | 2004-10-01 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | アンテナ内蔵カード及び携帯情報機器 |
| WO2022176080A1 (ja) * | 2021-02-17 | 2022-08-25 | 富士通フロンテック株式会社 | Ｒｆｉｄタグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11501978B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220051973A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP6057190B2 (ja) | 半導体要素又はパッケージの製造方法 | |
| US7799608B2 (en) | Die stacking apparatus and method | |
| KR101479506B1 (ko) | 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법 | |
| US6670221B2 (en) | Semiconductor device having a built-in contact-type sensor and manufacturing method thereof | |
| CN109427745A (zh) | 半导体结构及其制造方法 | |
| US20070007641A1 (en) | Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| CN102169842A (zh) | 用于凹陷的半导体基底的技术和配置 | |
| JP2008141061A (ja) | 半導体装置 | |
| JP4597512B2 (ja) | 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法 | |
| JP5263546B2 (ja) | 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 | |
| US7847386B1 (en) | Reduced size stacked semiconductor package and method of making the same | |
| JP2006228897A (ja) | 半導体装置 | |
| US7589419B2 (en) | Side connectors for RFID chip | |
| JP2004133762A (ja) | データキャリア及びその製造方法 | |
| US10937754B1 (en) | Semiconductor package and manufacturing method thereof | |
| US10157839B1 (en) | Interconnect structure and manufacturing method thereof | |
| CN107403764B (zh) | 电子封装件 | |
| TW202209508A (zh) | 電子封裝件及其製法 | |
| CN116798993A (zh) | 封装结构及其形成方法 | |
| JP2007109730A (ja) | 半導体装置、及びその製造方法 | |
| KR20170086440A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH088298A (ja) | 電子部品実装体及び端子配列変換基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |