JPH088298A - 電子部品実装体及び端子配列変換基板 - Google Patents

電子部品実装体及び端子配列変換基板

Info

Publication number
JPH088298A
JPH088298A JP6164766A JP16476694A JPH088298A JP H088298 A JPH088298 A JP H088298A JP 6164766 A JP6164766 A JP 6164766A JP 16476694 A JP16476694 A JP 16476694A JP H088298 A JPH088298 A JP H088298A
Authority
JP
Japan
Prior art keywords
terminal
terminals
electronic component
board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6164766A
Other languages
English (en)
Inventor
Tomoyuki Nakai
智之 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP6164766A priority Critical patent/JPH088298A/ja
Publication of JPH088298A publication Critical patent/JPH088298A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 端子配列変換部材を用いてＩＣチップのよう
な電子部品の端子の配列順序を変換し、効率よい配線パ
ターンを配設した種々の電子基板に対応する。 【構成】 例えばシリコンのような半導体材料からなる
端子配列変換基板４上に、入力端子５をその四辺に沿っ
て多数設け、各入力端子５に対向させて出力端子６を多
数その外側に設ける。端子配列変換基板４上には、入力
端子５ａと出力端子６ａ，入力端子５ｂと出力端子６
ｂ，入力端子５ｃと出力端子６ｃ，入力端子５ｄと出力
端子６ｄとをそれぞれ接続する配線パターン１０を配設
する。各入力端子５にはＩＣチップ２の各端子（バン
プ）３をはんだ付けしてＩＣチップ２を実装基板８上に
載置した端子配列変換基板４上に実装し、各出力端子６
と実装基板８上の各パッド９とを金線７で接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子部品実装体及び端子
配列変換基板に関する。具体的には、複数の端子を有す
る電子部品を電子基板に実装した電子部品実装体及び当
該電子部品を電子基板上に実装する際に用いる端子配列
変換基板に関する。
【０００２】
【従来の技術】電子基板は、基板上に形成した配線パタ
ーンによって実装した電子部品間を電気的に接続し、回
路図に示された電気的結線関係を実現するものである。
例えば、図８に示すように、電子基板５１上に実装され
た２つのＩＣチップ５２，５３は平行な配線パターン５
４によって結線され電気的に接続されている。効率的な
配線パターン５４を考える場合には、このように平行な
配線パターン５４によって直線的に接続するのが最も望
ましい。
【０００３】ところが、ＩＣチップ５２，５３の中に
は、アドレス端子や入出力端子のように、複数の端子Ｄ
１，Ｄ２，Ｄ３が常に一組となって他のＩＣチップ５
３，５２や回路基板等の入出力端子に接続されるものが
あり、このとき例えばＩＣチップ５３の端子Ｄ１，Ｄ
２，Ｄ３が、接続される相手側のＩＣチップ５２の端子
Ｄ１，Ｄ２，Ｄ３と逆の順序で配列されている場合に
は、図８に示すように、ＩＣチップ５２とＩＣチップ５
３とを対向させて平行な配線パターン５４によって簡単
に結線することができる。
【０００４】しかし、一般的なＩＣチップ５２にあって
は、端子Ｄ１，Ｄ２，Ｄ３の配列順序は通例ＩＣチップ
５２の上面から見て左回りに定められており、図９に示
すように、結線相手側のＩＣチップ５５においても左回
りに端子Ｄ１，Ｄ２，Ｄ３が配列されている場合には基
板５１にＩＣチップ５２，５５の端子Ｄ１，Ｄ２，Ｄ３
にそれぞれ対応して複数組のスルーホール５６を多数形
成し、基板５１の裏面においてそれぞれ対応するスルー
ホール５６間に配線パターン５４を引き回して結線しな
ければならなかった。これらのスルーホール５６を形成
する際、スルーホール５６内面の導電性の金属薄膜５７
と配線パターン５４を接続するために、図１０に示すよ
うに基板５１表面（裏面）のスルーホール５６外周域に
ランド５８を形成する必要がある。このため、スルーホ
ール５６間のピッチが配線パターン５４のピッチに比べ
て大きくなってしまい、スルーホール５６を形成しない
場合に比べて配線密度が低下し、効率的な配線パターン
５４を形成することが困難であった。
【０００５】
【発明が解決しようとする課題】従来このような問題を
解決するため、電子基板の配線パターンを考慮したうえ
で端子の配列順序を決定し、配線パターンに適したＩＣ
チップを設計、製作していた。
【０００６】しかしながら、個々の配線パターンに対応
してＩＣチップの端子の配列順序を決定していたので
は、ＩＣチップの開発コストが高くついてしまい、電子
機器の製造コストを考慮すれば回路を構成するＩＣチッ
プの全てを開発することができなかった。したがって、
その多くを市販されている既製のＩＣチップで構成する
ことになるが、既製のＩＣチップの端子は左回りに配列
されているため、上述したように効率的な配線をするこ
とができなかった。
【０００７】また、最近では電子機器の標準化の観点等
から同一のＩＣチップを多種類の電子機器に使用するこ
とが多く、ＩＣチップの端子配列を電子基板の配線パタ
ーンに合わせてＩＣチップを開発したとしても、必ずし
もすべての電子機器において効率的な配線パターンを実
現できるとは限らなかった。
【０００８】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、ＩＣチップ
の端子の配列順序を簡単に変えることのできる変換基板
を用いることにより、種々の電子基板においても容易に
効率的な配線パターンを実現することにある。
【０００９】
【課題を解決するための手段】本発明の第１の電子部品
実装体は、複数の端子を有する電子部品を、当該電子部
品の端子の配列順序を変換する端子配列変換部材を介し
て、実装基板に実装したことを特徴としている。このと
き、前記電子部品を前記端子配列変換部材に実装するこ
とが望ましい。
【００１０】前記端子配列変換部材は配線基板を利用す
るのが好ましく、また、半導体材料、無機材料、金属材
料若しくは有機材料から作製するのが望ましい。
【００１１】また、前記実装基板を配線基板とすること
もできる。
【００１２】本発明の端子配列変換部材は、基板上に複
数の入力端子と複数の出力端子とを備え、前記入力端子
の配列順序と前記出力端子の配列順序が異なるように、
当該入力端子と当該出力端子を電気的に接続したことを
特徴としている。
【００１３】この端子配列変換部材は、前記端子配列変
換部材のいずれか一方の基板面に、前記入力端子、前記
出力端子及び当該入力端子と当該出力端子を電気的に接
続する配線を形成することとしてもよい。また、前記端
子配列変換部材のいずれか一方の基板面に前記入力端子
及び前記出力端子を形成し、他方の基板面に当該入力端
子と当該出力端子を電気的に接続する配線を形成するこ
ととしてもよい。さらに、前記端子配列変換部材のいず
れか一方の基板面に前記入力端子を形成し、他方の基板
面に前記出力端子を形成することもできる。
【００１４】本発明の第２の電子部品実装体は、複数の
端子を有する電子部品を、複数の接続端子を有する実装
基板上に実装した電子部品実装体において、当該電子部
品の端子の配列順序と当該実装基板上の接続端子の配列
順序が異なるように、絶縁性物質で被覆されたワイヤを
用いて電気的に接続したことを特徴としている。
【００１５】
【作用】本発明の第１の電子部品実装体にあっては、電
子部品端子の配列順序を変換する端子配列変換部材を介
して端子の配列順序を入れ替え、効率のよい配線パター
ンに合わせて実装基板上に電子部品を実装することがで
きる。このとき、端子の配列順序の変換を端子配列変換
部材を介して行なっているので、配列順序の変換をする
ために複雑な配線を実装基板上に引き回したり、実装基
板にスルーホールを設けたりする必要がなく、実装基板
上の配線パターンを高密度に配設することができ、実装
基板の製造工程を簡略化して実装基板のコストダウンを
図ることができる。
【００１６】また、効率的な配線パターンに応じた端子
配列変換部材を多数用意することによって、同一電子部
品を多種類の配線パターンに使用できるようカスタマイ
ズすることができる。このため、配線パターンに適した
電子部品を個別に設計、製作する必要がなく、左回りに
端子配列された既製の電子部品をそのまま特注品並みに
使用でき、電子部品実装体の製造コストを安価にするこ
とができる。
【００１７】このとき、電子部品を端子配列変換部材に
実装することにより、実装基板の配線スペースを小さく
することなく、効率的な配線パターンを実装基板に設け
ることができる。また、端子配列変換部材に配線基板を
用いれば、端子の配列変換のための配線を容易に配設
し、電子部品の実装も簡単にできる。しかも、配線基板
は電子部品と同程度の大きさで済むので、配線基板のコ
ストを低く抑えることができる。
【００１８】また、配線基板に半導体材料を用いればそ
の微細な配線性より、小さな配線基板上に高密度な配線
を配設して、複雑な配列順序の変換も容易に行なえる。
また、無機材料を用いることによってもその平坦性によ
り、配線基板を大きくすることなく配線を配設して、端
子の配列順序を変換することができる。さらに、金属材
料を用いた場合には、その放熱性より発熱の多い電子部
品への利用が可能となり、有機材料を用いた場合にはよ
り安価に配線基板を作製でき、電子部品実装体の製造コ
ストの増加を抑えることができる。
【００１９】本発明の端子配列変換部材を用いることに
より、電子部品端子の配列順序を容易に変換することが
できる。このとき、端子配列変換部材のいずれか一方の
基板面に入力端子、出力端子及び両端子を接続する配線
を形成すれば、ワイヤボンディング法やフリップチップ
法などによって端子配列変換部材上に電子部品を容易に
実装することができる。また、端子配列変換部材のいず
れか一方の基板面に入力端子及び出力端子を形成し、他
方の基板面に両端子間を接続する配線を設けることによ
り、基板裏面を利用して配線が交差するような複雑な配
列順序の変換も可能とすることができる。また、いずれ
か一方の基板面に入力端子を形成し、他方の基板面に出
力端子を形成することにより、端子配列変換部材を実装
基板の配線パターンにダイレクトに接続することができ
る。
【００２０】本発明の第２の電子部品実装体にあって
は、絶縁性物質で被覆されたワイヤを用いているので、
本発明の第１の電子部品実装体のように端子配列変換部
材などを用いることなく、例えばワイヤを交差させるこ
とにより簡単に電子部品端子の配列順序を変えることが
でき、より簡単に効率的な配線パターンを実現すること
ができる。
【００２１】
【実施例】図１に示すものは、本発明の一実施例である
電子部品実装体１を示す側面図であって、２は複数の端
子（バンプ）３を有するＩＣチップ、４はＩＣチップ２
の端子３の配列順序を変換するための端子配列変換基板
である。端子配列変換基板４はシリコン基板のような半
導体材料から作成されており、配線基板等の実装基板８
上に載置されている。端子配列変換基板４上には、例え
ば図２に示すように、ＩＣチップ２の端子３に接続され
る入力端子５がその四辺に沿って多数設けられ、出力端
子６が各入力端子５に対向して多数その外側に設けられ
ている。ＩＣチップ２は各端子３が端子配列変換基板４
の入力端子５上に直接はんだ付けされて端子配列変換基
板４上に実装されている。もちろん、このようなフリッ
プチップ実装（ＦＣ実装）以外にもＩＣチップの端子と
入力端子を金線等で接続するワイヤボンディング実装
（Ｗ／Ｂ実装）、ＩＣチップの端子（バンプ）を接続し
た金属フィンガと入力端子を接続するテープキャリア実
装（ＴＡＢ／バンプ実装）あるいはパッケージを利用し
たパッケージＩＣによる実装などによってＩＣチップ２
を端子配列変換基板４上に実装することができる。ま
た、端子配列変換基板４の出力端子６は、金線７によっ
て実装基板８上に設けられた配線パターンの各パッド９
に接続されている。
【００２２】端子配列変換基板４上の各入力端子５と各
出力端子６は、例えば図３に示すような配線パターン１
０によって電気的に接続されており、本実施例では、入
力端子５ａと出力端子６ａ，入力端子５ｂと出力端子６
ｂ，入力端子５ｃと出力端子６ｃ，入力端子５ｄと出力
端子６ｄとがそれぞれ接続されている。すなわち、この
端子配列変換基板４を用いることによって、端子配列変
換基板４に実装されたＩＣチップ２の端子３の配列順序
が、ＩＣチップ２の上面から見て左回りの配列順序（５
ａ→５ｂ→５ｃ→５ｄ）が、右まわりの配列順序（６ａ
→６ｂ→６ｃ→６ｄ）へと変換することができる。した
がって、端子配列が左回りのＩＣチップ２と端子配列が
左まわりとなったＩＣチップを対向させて、図８に示す
ように単純な平行な配線パターンによって接続すること
ができる。
【００２３】この端子配列変換基板４は、例えば、半導
体材料、無機材料や金属材料又は有機材料を用いること
ができ、シリコンなどの半導体材料を用いることにより
微細配線の特徴を活かして、端子配列変換基板４の基板
面積を大きくすることなく配線パターン１０を高密度に
配線でき、また本実施例のようにＩＣチップ２をフリッ
プチップ実装等によって端子配列変換基板４上に直接実
装できる点で望ましい。また、セラミックやガラスなど
の無機材料を用いることにより、半導体材料には及ばな
いが、その平坦性のために高密度な配線パターン１０を
端子配列変換基板上に実現することができる点で好まし
い。さらに金属材料を用いれば、良好な放熱性のために
高い発熱が予想できるＩＣチップ２の使用にも適した端
子配列変換基板４を作製することができる。また、エポ
キシ樹脂などの有機材料を用いた場合には、ピッチが３
００μｍ程度の配線しかできず高密度の配線パターン１
０の作製は困難であるが、材料自体が安価なため製造コ
ストを低く抑えることができ、特に少ピン数のＩＣチッ
プ用の端子配列変換基板４として好ましい。
【００２４】このように端子配列変換基板４を用いるこ
とにより、ＩＣチップ２の端子３の配列順序を自由に変
換することが容易に行なえるので、実装基板８上の配線
を効率よく行なうことができる。特に、端子３の配列順
序の変換を端子配列変換基板４上で行なっているので、
実装基板８上で複雑な配線を引き回わしたり、スルーホ
ールや実装基板８裏面を用いる必要がなく、電子部品実
装体１の製造工程を簡略化するとともに、実装基板８上
の配線密度や配線面積を向上させて、電子部品実装体１
のコスト削減を図ることができる。また、この端子配列
変換基板４は、端子３の配列順序を変換するだけである
ので、端子配列変換基板４上の配線が複雑になることも
少なく、大きさもＩＣチップ２と同程度の大きさに納ま
るので、その製作コストも低く抑えることができる。ま
た、ＩＣチップ２の端子３が数多くなったとしても、多
層基板等を用いることにより容易に対応することも可能
である。また、端子配列変換のためにスルーホールや多
層構造等を有する基板を用いたとしても、小さな端子配
列変換基板４だけでよく、実装基板８に安価な種類の基
板を用いることができるので、基板コストを安価にする
ことができる。
【００２５】さらに、左回りに端子３が配列された既製
のＩＣチップ２をそのまま利用できる利点があり、実装
基板８上の配線パターン１０に合わせてＩＣチップ２を
個別に開発する必要がなく、さらに電子部品実装体１の
製造コストを削減できる。
【００２６】このようにして、既製のＩＣチップ２の端
子配列に合わせて数種類の端子配列変換基板４を作製す
ることにより、同一のＩＣチップ２を多数の電子機器に
使用することができ、どのような電子機器にあっても容
易に効率的な配線パターンを実現することができる。
【００２７】図４に示すものは、本発明の別な実施例で
ある電子部品実装体１に用いられる端子配列変換基板４
の断面図であって、端子配列変換基板４の入力端子５と
出力端子６は同一基板面上に配置されており、一部の入
力端子５と出力端子６の間はスルーホール１１やバイア
ホールを介して端子配列変換基板４の表裏面に配設され
た配線パターン１０によって電気的に接続されている。
このように端子配列変換基板４の裏面に配線パターン１
０を引き回すことにより、端子３の配列順序を変換する
ための配線パターン１０が複雑になるような場合やどう
しても配線が交差するような場合にも容易に対応が可能
となる。なお、端子配列変換基板４を実装基板８上に実
装する際には、金線７等以外にピンやリードなどの接合
部材を用いたり、端子配列基板４の出力端子６としてハ
ンダボールを用いたいわゆるボールグリッドアレイ構造
を用いることとしてもよい。
【００２８】図５に示すものは、本発明のさらに別な実
施例である端子配列変換基板４の断面図であって、端子
配列変換基板４の出力端子６は入力端子５の配置面と反
対面に設けられており、入力端子５と出力端子６はスル
ーホール１１を介して電気的に接続されている。この実
施例にあっては、出力端子６が入力端子５の配置面と反
対面に配置されているので、出力端子６を実装基板８上
の入出力端子等に直接実装することができ、実装基板８
への実装が容易に行なえる。また、図６に示すように、
端子配列変換基板４にスルーホール１１を開口すること
なく端子配列変換基板４の側面に配線パターン１０を引
き回し、入力端子５と出力端子６を接続することとして
もよい。
【００２９】図７（ａ）（ｂ）に示すものはそれぞれ、
本発明のさらに別な実施例である電子部品実装体２１の
平面図及び側面図であって、ＩＣチップ２は所定の配線
パターン（図示せず）が配設された実装基板８上に実装
されており、ＩＣチップ２の各端子３と実装基板８上の
各パッド９はワイヤ１２によって電気的に接続されてい
る。ワイヤ１２には、図７（ｃ）に示すように絶縁性の
被覆１３が導電性の芯線１４の周囲に施されており、被
覆されたワイヤ１２を交差させることによって実質的に
ＩＣチップ２の端子３の配列順序が変えられている。こ
のように、絶縁性の被覆１３が施されたワイヤ１２を用
いることによって、端子配列変換基板４を用いたり、複
雑な配線パターンを実装基板８上に引き回すことなく、
簡単にＩＣチップ２の端子３の配列順序を変えることが
できる。
【００３０】
【発明の効果】本発明の第１の電子部品実装体によれ
ば、端子配列変換部材を介して、効率よい配線パターン
に合わせて電子部品を実装することができる。このと
き、端子の配列順序を変換する配線を端子配列変換部材
上で行なっているので、複雑な配線を実装基板上に引き
回したり、スルーホールを設けたりすることなく、実装
基板上の配線パターンを高密度に配設することができ、
実装基板の製造工程を簡略化して実装基板のコストダウ
ンを図ることができる。
【００３１】また、端子配列変換部材を用いることによ
って、多種類の端子配列変換基板を取り替えるだけで、
同一の電子部品を多種類の配線パターンに適用すること
ができる。このため、効率的な配線パターンに適した電
子部品を個別に設計、製作することなく、左回りに端子
配列された既製の電子部品をそのまま利用することがで
き、電子部品実装体の製造コストを安価にできる。
【００３２】このとき、電子部品を端子配列変換部材に
実装することにより、実装基板の配線スペースが小さく
ならず、より効率的な配線パターンを設けることがで
き、端子配列変換部材に配線基板を用いれば、端子配列
変換のための配線を容易に配設することができ、電子部
品の実装も容易にできる。しかも、配線基板は電子部品
と同程度の大きさで済むので、配線基板のコストを低く
抑えることができる。
【００３３】また、配線基板に半導体材料を用いれば、
その微細な配線性より小さな端子配列変換部材で高密度
な配線を配設して、複雑な配列順序の変換も容易に行な
える。また、無機材料を用いることによってもその平坦
性により、配線基板を大きくすることなく配線を配設し
て端子の配列順序を変換することができる。さらに、金
属材料を用いた場合には、その放熱性より発熱の多い電
子部品への利用が可能となり、有機材料を用いた場合に
はより安価に配線基板を作製でき、電子部品実装体の製
造コストの増加を抑えることができる。
【００３４】本発明の端子配列変換部材を用いれば、容
易に端子の配列順序を変えることができる。このとき、
端子配列変換部材のいずれか一方の基板面に入力端子、
出力端子及び両端子を接続する配線を形成すれば、電子
部品の端子配列変換部材への実装が容易になる。また、
いずれか一方の基板面に入力端子及び出力端子を設け、
他方の基板面に両端子を接続する配線を形成すれば、基
板面の裏面を利用して、複雑な配列順序の変換も行なう
ことができる。また、いずれか一方の基板面に入力端子
を形成し、他方基板面に出力端子を形成すれば、実装基
板上の配線パターンにダイレクトに接続することができ
る。
【００３５】本発明の第２の電子部品実装体にあって
は、端子配列変換部材を用いることなく、簡単に電子部
品の端子の配列順序を変えることができ、より簡単に効
率的な配線パターンを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例である電子部品実装体を示す
側面図である。
【図２】同上の電子部品実装体に用いられる端子配列変
換基板を示す平面図である。
【図３】同上の端子配列変換基板における配線パターン
の一部を示す図である。
【図４】本発明の別な実施例である端子配列変換基板を
示す断面図である。
【図５】本発明のさらに別な実施例である端子配列変換
基板を示す断面図である。
【図６】本発明のさらに別な実施例である端子配列変換
基板を示す断面図である。
【図７】（ａ）は本発明のさらに別な実施例である電子
部品実装体を示す平面図、（ｂ）はその側面図、（ｃ）
は同上の電子部品実装体における配線接続部を示す一部
破断した拡大断面図である。
【図８】従来例である電子部品実装体を示す一部破断し
た平面図である。
【図９】別な従来例である電子部品実装体を示す一部破
断した平面図である。
【図１０】同上の電子部品実装体におけるスルーホール
を示す一部破断した拡大平面図である。
【符号の説明】
２ ＩＣチップ ４ 端子配列変換基板 ５ 入力端子 ６ 出力端子 ７ 金線 ８ 実装基板 １０ 端子配列変換基板上の配線パターン １３ 絶縁性の被覆

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数の端子を有する電子部品を、当該電
    子部品の端子の配列順序を変換する端子配列変換部材を
    介して、実装基板に実装したことを特徴とする電子部品
    実装体。
  2. 【請求項２】 前記電子部品は、前記端子配列変換部材
    に実装したことを特徴とする請求項１に記載の電子部品
    実装体。
  3. 【請求項３】 前記端子配列変換部材は配線基板である
    ことを特徴とする請求項１又は２に記載の電子部品実装
    体。
  4. 【請求項４】 前記端子配列変換部材は、半導体材料、
    無機材料、金属材料若しくは有機材料からなることを特
    徴とする請求項１、２又は３に記載の電子部品実装体。
  5. 【請求項５】 前記実装基板は配線基板であることを特
    徴とする請求項１、２、３又は４に記載の電子部品実装
    体。
  6. 【請求項６】 基板上に複数の入力端子と複数の出力端
    子とを備え、 前記入力端子の配列順序と前記出力端子の配列順序が異
    なるように、当該入力端子と当該出力端子を電気的に接
    続したことを特徴とする端子配列変換部材。
  7. 【請求項７】 前記端子配列変換部材のいずれか一方の
    基板面に、前記入力端子、前記出力端子及び当該入力端
    子と当該出力端子を電気的に接続する配線を形成したこ
    とを特徴とする請求項６に記載の端子配列変換部材。
  8. 【請求項８】 前記端子配列変換部材のいずれか一方の
    基板面に前記入力端子及び前記出力端子を形成し、他方
    の基板面に当該入力端子と当該出力端子を電気的に接続
    する配線を形成したことを特徴とする請求項６に記載の
    端子配列変換部材。
  9. 【請求項９】 前記端子配列変換部材のいずれか一方の
    基板面に前記入力端子を形成し、他方の基板面に前記出
    力端子を形成したことを特徴とする請求項６に記載の端
    子配列変換部材。
  10. 【請求項１０】 複数の端子を有する電子部品を、複数
    の接続端子を有する実装基板上に実装した電子部品実装
    体において、 当該電子部品の端子の配列順序と当該実装基板上の接続
    端子の配列順序が異なるように、絶縁性物質で被覆され
    たワイヤを用いて電気的に接続した電子部品実装体。
JP6164766A 1994-06-22 1994-06-22 電子部品実装体及び端子配列変換基板 Pending JPH088298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6164766A JPH088298A (ja) 1994-06-22 1994-06-22 電子部品実装体及び端子配列変換基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6164766A JPH088298A (ja) 1994-06-22 1994-06-22 電子部品実装体及び端子配列変換基板

Publications (1)

Publication Number Publication Date
JPH088298A true JPH088298A (ja) 1996-01-12

Family

ID=15799528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6164766A Pending JPH088298A (ja) 1994-06-22 1994-06-22 電子部品実装体及び端子配列変換基板

Country Status (1)

Country Link
JP (1) JPH088298A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081093A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081093A (ja) * 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7902648B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies, packages including the same, and methods
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
JPH0613541A (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
JP2003110084A (ja) 半導体装置
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US6759753B2 (en) Multi-chip package
JP2001156251A (ja) 半導体装置
US7585700B2 (en) Ball grid array package stack
KR100336081B1 (ko) 반도체 칩
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3166490B2 (ja) Ｂｇａ型半導体装置
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
JPH088298A (ja) 電子部品実装体及び端子配列変換基板
JP2001203298A (ja) 半導体装置およびその製造方法
WO1999013509A1 (en) Semiconductor device
JP2001118954A (ja) 半導体装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
US7732903B2 (en) High capacity memory module using flexible substrate
JP4229086B2 (ja) 半導体装置
TW202135272A (zh) 半導體封裝及製造半導體封裝的方法
JP2002124628A (ja) 半導体装置
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール