JP2000357851A - ワイヤーボンディング用回路基板と実装基板 - Google Patents

ワイヤーボンディング用回路基板と実装基板

Info

Publication number
JP2000357851A
JP2000357851A JP16904499A JP16904499A JP2000357851A JP 2000357851 A JP2000357851 A JP 2000357851A JP 16904499 A JP16904499 A JP 16904499A JP 16904499 A JP16904499 A JP 16904499A JP 2000357851 A JP2000357851 A JP 2000357851A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
bonding
substrate
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16904499A
Other languages
English (en)
Inventor
Toyoji Maruoka
豊治 丸岡
Akira Yamamoto
山本  明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16904499A priority Critical patent/JP2000357851A/ja
Publication of JP2000357851A publication Critical patent/JP2000357851A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高密度配線や高密度実装を可能としたワイヤ
ーボンディング用回路基板を提供することを目的とす
る。 【解決手段】 本発明のワイヤーボンディング用回路基
板は、半導体チップ12の実装を受ける回路基板の半導
体チップ実装位置に絶縁層2を設け、半導体チップ12
からワイヤーボンディングされる前記回路基板上のボン
ディング電極3に電気的に接続されるこの回路基板の配
線パターン4aを、ボンディング電極3を有する基板面
で絶縁層2を設けた前記半導体チップ実装位置の内側に
引き廻すように形成したものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップをプ
リント基板、セラミック基板等の回路基板にワイヤーボ
ンディング技術を用いて直接実装するためのワイヤーボ
ンディング用回路基板と実装基板に関するものである。
【0002】
【従来の技術】従来のワイヤーボンディング用回路基板
は、図3に示すように構成されている。ここでは、第
1,第2の基板11a,11bで構成される2層構造の
ワイヤーボンディング用回路基板を例に挙げて説明す
る。このワイヤーボンディング用回路基板は、第1の基
板11aの半導体チップ実装位置に、通常、実装する半
導体チップ(ICチップ)12の裏面のパターンサイズ
より少し大きいダイスボンディングパッド13を設け、
半導体チップ12からワイヤーボンディングされるボン
ディング電極14に接続される配線パターン15をダイ
スボンディングパッド13より外方向に形成し、この第
1の基板11aの配線パターン15aと第2の基板11
bの配線パターン15bとをビアホール16でダイスボ
ンディングパッド13より外側で接続して構成されてい
る。
【0003】なお図3では、このワイヤーボンディング
用回路基板に半導体チップ12を実装した状態を示して
いる。半導体チップ12を接着剤17を介してダイスボ
ンディングパッド13に実装し、この半導体チップ12
の電極とボンディング電極14とを金線18などのボン
ディングワイヤで接続し、このボンディング電極14と
接続される配線パターン15a,15b及びビアホール
16を介して他の回路部品などに接続している。
【0004】通常、半導体チップ12の裏面の電位を固
定する事が一般的であり、この為、ダイスボンディング
パッド13の電位を、例えば、グランド電位やそれ以外
の特定の電位などに固定し、接着剤17には導電性の接
着剤を用いていた。
【0005】
【発明が解決しようとする課題】近年、高密度配線や高
密度実装の要望が益々高まりつつあり、従来のワイヤー
ボンディング用回路基板をさらに高密度配線や高密度実
装を図るために、例えば、図3に示した第1の基板11
aにおける配線パターン15aやビアホール16などを
ダイスボンディングパッド13の内側に配置変更するこ
とが考えられるが、この場合には半導体チップ12の裏
面及び導電性の接着剤17を介して各々の配線が電気的
に短絡するという問題が生じてしまい、図3に示した第
1の基板における配線パターンやビアホールなどを従来
通りダイスボンディングパッド7より外側に設けなけれ
ばならないという問題がある。
【0006】また、接着剤17を非導電性の接着剤とし
前述の配置変更を実施することが考えられるが、この場
合では、非導電性の接着剤の厚みは、一般的に厚くする
と熱伝導が悪くなるという問題があることや、半導体チ
ップ12をこの接着剤上に実装した場合に、この接着剤
が半導体チップ12の周囲からはみ出してボンディング
電極14にまで到達し、ワイヤーボンディング出来ない
という問題等により、非導電性の接着剤を結局薄くしな
ければならず、この接着剤を薄くすると、半導体チップ
12の裏面を介して各々の配線が電気的に短絡してしま
うという前述と同様の問題に突き当たる。また、仮に製
造時、電気的には短絡していなかった場合でもこの接着
剤層の厚みの制御は非常に困難であり、半導体チップ1
2の裏面と配線パターン15aとの間隔を十分に制御出
来ない為、信頼性の観点からも問題となる。
【0007】したがって、第1の基板11aの配線パタ
ーン15aやビアホール16などを半導体チップ実装位
置の内側に配線することができず、回路基板の配線密度
を向上させることができず、高密度実装の妨げとなると
いう問題を有し、これ以上の高密度配線や高密度実装の
要望に対応できないという問題がある。本発明は、高密
度配線や高密度実装を可能としたワイヤーボンディング
用回路基板と実装基板を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明のワイヤーボンデ
ィング用回路基板は、半導体チップの実装を受ける基板
の半導体チップ実装位置に絶縁層を設け、前記半導体チ
ップからワイヤーボンディングされる前記基板上のボン
ディング電極に電気的に接続されるこの基板の配線パタ
ーンを、前記ボンディング電極を有する基板面で前記絶
縁層を設けた前記半導体チップ実装位置の内側に引き廻
すように形成したものである。
【0009】本発明によると、高密度配線や高密度実装
を可能としたワイヤーボンディング用回路基板と実装基
板を提供することができる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、半導体チップの実装を受ける基板の半導体チップ実
装位置に絶縁層を設け、前記半導体チップからワイヤー
ボンディングされる前記基板上のボンディング電極に電
気的に接続されるこの基板の配線パターンを、前記ボン
ディング電極を有する基板面で前記絶縁層を設けた前記
半導体チップ実装位置の内側に引き廻すように形成した
ワイヤーボンディング用回路基板としたものであり、ボ
ンディング電極を有する基板面で前記絶縁層を設けた前
記半導体チップ実装位置の内側に、配線パターンやビア
ホールを複数設けることができ、ボンディング電極から
半導体チップの外方向に配線する配線数を激減させるこ
とができ、従来に比べてより高密度配線にすることがで
き、単一の半導体チップが占める基板上の実装面積を低
減することができ、従来に比べてより高密度実装を可能
としたワイヤーボンディング用回路基板を得ることがで
きる。
【0011】本発明の請求項2に記載の発明は、基板
を、ボンディング電極を有する基板面で半導体チップ実
装位置の内側に引き廻した配線パターンと他層の配線パ
ターンとをこの半導体チップ実装位置の内側でビアホー
ルで接続して多層形成した多層配線基板とした請求項1
記載のワイヤーボンディング用回路基板としたものであ
り、ボンディング電極を有する基板面で前記絶縁層を設
けた前記半導体チップ実装位置の内側に、配線パターン
やビアホールを複数設けることができ、ボンディング電
極から半導体チップの外方向に配線する配線数を激減さ
せることができ、従来に比べてより高密度配線にするこ
とができ、単一の半導体チップが占める基板上の実装面
積を低減することができ、従来に比べてより高密度実装
を可能としたワイヤーボンディング用回路基板を得るこ
とができる。
【0012】本発明の請求項3に記載の発明は、絶縁層
と半導体チップとの間にこの半導体チップ裏面の電位を
固定し得るダイスボンディングパッドを設け、前記ダイ
スボンディングパッドに当接するよう前記絶縁層にビア
ホールを設けた請求項1または請求項2に記載のワイヤ
ーボンディング用回路基板としたものであり、前述の効
果に加えて、さらに、熱伝導性を高めることができ高放
熱性を得ることができ、半導体チップの裏面の電位をダ
イスボンディングパッドによって固定することを可能に
としたワイヤーボンディング用回路基板を得ることがで
きる。
【0013】本発明の請求項4に記載の発明は、請求項
1から請求項3のいずれかに記載のワイヤーボンディン
グ用回路基板の絶縁層に半導体チップを配設しこの半導
体チップとボンディング電極とをワイヤーボンディング
して実装した実装基板としたものである。以下、本発明
のワイヤーボンディング用回路基板と実装基板を具体的
な実施の形態に基づいて説明する。
【0014】(実施の形態1)図1に示した本発明の実
施の形態1のワイヤーボンディング用回路基板は、前述
の従来例と同様に、半導体チップ12を回路基板にワイ
ヤーボンディング技術を用いて直接実装するワイヤーボ
ンディング用回路基板であって、半導体チップ12の実
装を受ける回路基板の半導体チップ実装位置に絶縁層2
を設け、半導体チップ12からワイヤーボンディングさ
れる前記回路基板上のボンディング電極3に電気的に接
続されるこの回路基板の配線パターン4aを、ボンディ
ング電極3を有する基板面で絶縁層2を設けた前記半導
体チップ実装位置の内側に引き廻すように形成した点が
前述の従来例とは異なっている。この絶縁層2として
は、例えば、樹脂やガラスなどがある。
【0015】ここでは、この実施の形態1のワイヤーボ
ンディング用回路基板を、図1に示すように、第1,第
2の基板1a,1bで構成される2層構造のワイヤーボ
ンディング用回路基板を具体的な一例としてもう少し具
体的に説明する。このワイヤーボンディング用回路基板
は、第1の基板1aの半導体チップ実装位置に絶縁層2
を設け、半導体チップ12からワイヤーボンディングさ
れるボンディング電極3に接続される配線パターン4a
を、ボンディング電極3を有する基板面で絶縁層2を設
けた前記半導体チップ実装位置の内側に引き廻すように
形成し、この第1の基板1aの配線パターン4aと第2
の基板1bの配線パターン4bとをこの半導体チップ実
装位置の内側でビアホール5で接続して構成されてい
る。
【0016】なお図1では、このワイヤーボンディング
用回路基板に半導体チップ12を実装した状態を示して
いる。半導体チップ12を接着剤17を介して絶縁層2
に実装し、この半導体チップ12の電極とボンディング
電極3とを金線18などのボンディングワイヤで接続
し、このボンディング電極3と接続される配線パターン
4a,4b及びビアホール5を介して他の回路部品に接
続している。
【0017】このように構成したため、ボンディング電
極3を有する基板面で絶縁層2を設けた前記半導体チッ
プ実装位置の内側に、配線パターン4a,4bやビアホ
ール5を複数設けることができ、ボンディング電極3か
ら半導体チップ12の外方向に配線する配線数を激減さ
せることができ、従来に比べてより高密度配線にするこ
とができ、単一の半導体チップが占める基板上の実装面
積を低減することができ、従来に比べてより高密度実装
を可能としたワイヤーボンディング用回路基板を得るこ
とができる。
【0018】図1には、従来例のダイスボンディングパ
ッド13を設けていないが、接着剤17と絶縁層2との
間にダイスボンディングパッド13を設けた場合であっ
ても、前述と同様の効果を有する。 (実施の形態2)図2に示した本発明の実施の形態2の
ワイヤーボンディング用回路基板は、前述の実施の形態
1のワイヤーボンディング用回路基板の絶縁層2と半導
体チップ12との間にこの半導体チップ12の裏面の電
位を固定し得るダイスボンディングパッド13を設け、
ダイスボンディングパッド13に当接するよう絶縁層2
にビアホール6を設けたものである。
【0019】ダイスボンディングパッド13は、半導体
チップ12の裏面(接着剤17と当接する面)の電位を
グランド電位やそれ以外の特定の電位などに必要に応じ
て固定しており、絶縁層2に設けたビアホール6は、ダ
イスボンディングパッド13に当接し第1,第2の基板
1a,1bのビアホール6に接続されている。これらの
ビアホール6は、金属などの導体材料で形成されてお
り、第1,第2の基板1a,1bなどの回路基板材料に
比べてより高い放熱効果を有する。
【0020】なお、ビアホール5は、前述の実施の形態
1と同様に配線パターン4a,4bとを接続したもので
あり、ビアホール5,6の違いはボンディング電極3に
接続されているかどうかの違いだけである。このように
構成したため、ボンディング電極3を有する基板面で絶
縁層2を設けた前記半導体チップ実装位置の内側に、配
線パターン4a,4bやビアホール5を複数設けること
ができ、高密度配線することができ、単一の半導体チッ
プが占める基板上の実装面積を低減することができ、高
密度実装を可能にでき、さらに、ビアホール6とダイス
ボンディングパッド13とを設けたことにより、熱伝導
性を高めることができ高放熱性を得ることができ、半導
体チップ12の裏面の電位をダイスボンディングパッド
13によって固定することを可能にとしたワイヤーボン
ディング用回路基板を得ることができる。
【0021】なお前述の各実施の形態では、ワイヤーボ
ンディング用回路基板を、第1,第2の基板1a,1b
とで構成される2層基板としているが、第1の基板1a
のみで構成される単層基板とした場合や2層以上の多層
基板とした場合であっても、前述と同様の効果を有す
る。
【0022】
【発明の効果】以上のように本発明のワイヤーボンディ
ング用回路基板によれば、半導体チップの実装を受ける
基板の半導体チップ実装位置に絶縁層を設け、前記半導
体チップからワイヤーボンディングされる前記基板上の
ボンディング電極に電気的に接続されるこの基板の配線
パターンを、前記ボンディング電極を有する基板面で前
記絶縁層を設けた前記半導体チップ実装位置の内側に引
き廻すように形成したことにより、ボンディング電極を
有する基板面で前記絶縁層を設けた前記半導体チップ実
装位置の内側に、配線パターンやビアホールを複数設け
ることができ、ボンディング電極から半導体チップの外
方向に配線する配線数を激減させることができ、従来に
比べてより高密度配線にすることができ、単一の半導体
チップが占める基板上の実装面積を低減することがで
き、従来に比べてより高密度実装を可能としたワイヤー
ボンディング用回路基板を得ることができる。
【0023】また、前記基板を、ボンディング電極を有
する基板面で半導体チップ実装位置の内側に引き廻した
配線パターンと他層の配線パターンとをこの半導体チッ
プ実装位置の内側でビアホールで接続して多層形成した
多層配線基板としたワイヤーボンディング用回路基板の
場合であっても前述と同様の効果を有する。また、前記
絶縁層と前記半導体チップとの間にこの半導体チップ裏
面の電位を固定し得るダイスボンディングパッドを設
け、前記ダイスボンディングパッドに当接するよう前記
絶縁層にビアホールを設けたワイヤーボンディング用回
路基板の場合では、前述の効果に加えて、さらに、熱伝
導性を高めることができ高放熱性を得ることができ、半
導体チップの裏面の電位をダイスボンディングパッドに
よって固定することを可能にとしたワイヤーボンディン
グ用回路基板を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のワイヤーボンディング
用回路基板の構造断面図
【図2】本発明の実施の形態2のワイヤーボンディング
用回路基板の構造断面図
【図3】従来のワイヤーボンディング用回路基板の構造
断面図
【符号の説明】
1a 第1の基板 1b 第2の基板 2 絶縁層 3 ボンディング電極 4a、4b 配線ハ゜ターン 5、6 ビアホール 13 ダイスボンディングパッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体チップの実装を受ける基板の半導体
    チップ実装位置に絶縁層を設け、 前記半導体チップからワイヤーボンディングされる前記
    基板上のボンディング電極に電気的に接続されるこの基
    板の配線パターンを、前記ボンディング電極を有する基
    板面で前記絶縁層を設けた前記半導体チップ実装位置の
    内側に引き廻すように形成したワイヤーボンディング用
    回路基板。
  2. 【請求項2】基板を、ボンディング電極を有する基板面
    で半導体チップ実装位置の内側に引き廻した配線パター
    ンと他層の配線パターンとをこの半導体チップ実装位置
    の内側でビアホールで接続して多層形成した多層配線基
    板とした請求項1記載のワイヤーボンディング用回路基
    板。
  3. 【請求項3】絶縁層と半導体チップとの間にこの半導体
    チップ裏面の電位を固定し得るダイスボンディングパッ
    ドを設け、 前記ダイスボンディングパッドに当接するよう前記絶縁
    層にビアホールを設けた請求項1または請求項2に記載
    のワイヤーボンディング用回路基板。
  4. 【請求項4】請求項1から請求項3のいずれかに記載の
    ワイヤーボンディング用回路基板の絶縁層に半導体チッ
    プを配設しこの半導体チップとボンディング電極とをワ
    イヤーボンディングして実装した実装基板。
JP16904499A 1999-06-16 1999-06-16 ワイヤーボンディング用回路基板と実装基板 Pending JP2000357851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16904499A JP2000357851A (ja) 1999-06-16 1999-06-16 ワイヤーボンディング用回路基板と実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16904499A JP2000357851A (ja) 1999-06-16 1999-06-16 ワイヤーボンディング用回路基板と実装基板

Publications (1)

Publication Number Publication Date
JP2000357851A true JP2000357851A (ja) 2000-12-26

Family

ID=15879288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16904499A Pending JP2000357851A (ja) 1999-06-16 1999-06-16 ワイヤーボンディング用回路基板と実装基板

Country Status (1)

Country Link
JP (1) JP2000357851A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592691B2 (en) 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592691B2 (en) 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board

Similar Documents

Publication Publication Date Title
JP4441974B2 (ja) 半導体装置の製造方法
US6753600B1 (en) Structure of a substrate for a high density semiconductor package
JP2002252310A (ja) 半導体チップパッケージ
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
KR0133493B1 (ko) 메탈코어타입 다층 리드프레임
US6426468B1 (en) Circuit board
JP3016910B2 (ja) 半導体モジュール構造
JPH06104350A (ja) 多層配線基板
JPS6253000A (ja) 半導体の実装構造
US6207354B1 (en) Method of making an organic chip carrier package
KR102578797B1 (ko) 반도체 패키지
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JP2000357851A (ja) ワイヤーボンディング用回路基板と実装基板
JP3024596B2 (ja) フィルムキャリアテープを用いたbga型半導体装置
JPS5853854A (ja) 高密度lsiパツケ−ジ
JPH0613529A (ja) 半導体装置
JPH11163217A (ja) 半導体装置
JPS6219072B2 (ja)
KR100247909B1 (ko) 반도체장치
JP2784209B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JP2946361B2 (ja) 電子部品搭載用基板
JP2792493B2 (ja) 半導体装置
JP2002198467A (ja) 半導体装置