KR0133493B1 - 메탈코어타입 다층 리드프레임 - Google Patents

메탈코어타입 다층 리드프레임

Info

Publication number
KR0133493B1
KR0133493B1 KR1019930023769A KR930023769A KR0133493B1 KR 0133493 B1 KR0133493 B1 KR 0133493B1 KR 1019930023769 A KR1019930023769 A KR 1019930023769A KR 930023769 A KR930023769 A KR 930023769A KR 0133493 B1 KR0133493 B1 KR 0133493B1
Authority
KR
South Korea
Prior art keywords
metal core
metal
lead frame
plane
core substrate
Prior art date
Application number
KR1019930023769A
Other languages
English (en)
Other versions
KR940012590A (ko
Inventor
미쓰하루 시미즈
마사또 다나까
Original Assignee
이노우에 사다오
신꼬오 덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 사다오, 신꼬오 덴기 고오교오 가부시끼가이샤 filed Critical 이노우에 사다오
Publication of KR940012590A publication Critical patent/KR940012590A/ko
Application granted granted Critical
Publication of KR0133493B1 publication Critical patent/KR0133493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

메탈코어부분이 신호층, 전원층 등으로 다층으로 형성되는 다층 리드프레임이 용이하게 제조가능한 동시에 신호라인이 미세패턴으로 형성, 가능하여 전기적 특성이 우수한 제품을 얻는 것을 목적으로 한다.
반도체칩(12)을 탑재하는 메탈코어기판(22) 위에 신호라인(20)이 설비되고 이 신호라인(20)의 상층에 전기적 절연층(24)을 거쳐서 전원층(24) 또는 접지층 등의 다른 도체층이 접합되고 상기 메탈코어기판(22)의 외연부에서 상기 신호라인(20)에 리드프레임(10)이 접합된 것을 특징으로 한다.

Description

메탈코어타입 다층 리드프레임
제1도는 본 발명에 의한 메탈코어타입의 다층 리드프레임의 평면도.
제2도는 본 발명에 의한 메탈코어타입의 다층 리드프레임의 단면도.
제3도는 메탈코어타입의 다층 리드프레임의 종래예의 단면도.
본 발명은 메탈코어타입의 다층 리드프레임에 관한 것이다.
메탈코어타입의 리드프레임은 고집적화된 반도체칩을 탑재 가능하게 하고 멀티칩화에도 대응 가능한 제품으로써 검토되고 있는 제품이고 메탈코어를 내장함으로써 고집적화된 반도체칩의 열방산성을 향상시키고 또 배선 패턴을 복수층으로 형성함으로써 다핀화나 전기적 특성의 개선을 도모하고 있다.
제3도는 메탈코어타입의 리드프레임으로 메탈코어(5)를 복수의 도체층에 의해서 형성한 예를 나타냈다. 도면에서 메탈코어(5)는 전기적 절연층(6)을 사이에 끼워 신호층(7), 전원층(8), 접지층(9)을 적층하여 된다.
리드프레임(10)은 메탈코어(5)의 외연부에서 신호층(7), 전원층(8), 접지층(9)과 전기적으로 접속된다. 상기의 종래예에서는 신호층(7)이 메탈코어(5)의 최상층에 있으므로 리드프레임(10)과 신호층(7)을 접속하는 경우에는 메탈코어(5)의 상면에 신호라인(7a)을 소정패턴으로 형성하고 제3a도에 나타낸 것과 같이 신호라인(7a)과 리드프레임(10)을 접합하고 반도체칩(12)과 신호라인(7a)을 와이어 본딩함으로써 반도체칩(12)과 리드프레임(10)을 전기적으로 접속하고 있다.
한편 내층에 있는 전원층(8), 접지층(9)과 리드프레임(10)을 접속하는 경우는 제3b도에 나타낸 것과 같이 메탈코어(5)의 두께방향으로 비어홀을 형성하고 스루홀도금 등에 의해서 메탈코어(5)의 상면에 전원층(8), 접지층(9)과 도통하는 도통부(14)를 설비하고 반도체칩(12) 근방에 각각 전원층(8), 접지층(9)에 도통하는 본딩부(8a,9a)를 설비하고 리드프레임(10)을 도통부(14)에 접합하고 본딩부(8a,9a)와 반도체칩(12)을 와이어 본딩함으로써 전원층(8), 접지층(9)과 전기적으로 도통되도록 하고 있다.
그러나 상기 종래예와 같이 메탈코어(5)에 비어홀을 형성하여 소요의 도체층과 접속하도록 하는 경우에는 메탈코어(5)에 비어홀을 고정밀도로 위치맞춤하여 형성하기가 어렵고, 메탈코어(5)의 도체층과 리드프레임을 접속하는 구조를 형성하는 것이 제조공정상 번잡하다는 문제점이 있었다.
메탈코어(5)에 비어홀을 형성하는 경우에는 예를 들면 드릴 등으로 구멍을 뚫어 형성하지만 비어홀의 간격이 300㎛ 정도가 가공한계로 되기 때문에 리드간격이 150㎛ 정도의 미세한 패턴은 형성할 수 없다.
이와 같이 종래의 메탈코어타입의 다층 리드프레임에서는 제조공정이 복잡하고 원가상승으로 이어지는 동시에 미세한 패턴을 형성하는데 난점이 있다는 문제점이 있었다.
본 발명은 이들의 문제점을 해소하려고 행해진 것이며 그 목적은 제품의 제조공정을 간이하게 하여 용이하게 제조할 수 있게 하는 동시에 미세한 패턴의 형성을 용이하게 하고 전기적 특성면도 우수한 메탈코어타입의 다층 리드프레임을 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위하여 다음 구성을 구비한다.
즉 반도체칩을 탑재하는 메탈코어기판 위에 신호라인이 설비되고 이 신호라인의 상층에 전기적 절연층을 거쳐서 전원층 또는 접지층 등의 도체층이 적층되고 상기 메탈코어기판의 외연부에서 상기 신호라인에 리드프레임이 접합된 것을 특징으로 한다.
또 상기 리드프레임과 전원층 또는 접지층 등의 도체층이 일체로 형성된 것을 특징으로 한다.
메탈코어기판에 신호라인과는 별개층에서 전원층 또는 접지층 등이 형성됨으로써 신호 라인이 미세한 패턴으로 형성될 수 있고 반도체칩의 고집적화에 용이하게 대응할 수 있다. 또 메탈코어기판에 전원층 또는 접지층 등을 접합하여 다층화함으로써 메탈코어부분을 용이하게 다층구조로 형성할 수 있다.
이하에 본 발명의 실시예를 첨부도면에 의해서 상세히 설명하겠다.
제1도는 메탈코어타입의 다층 리드프레임의 일실시예를 나타낸 평면도이다.
실시예의 다층 리드프레임은 상면에 신호라인(20)을 형성한 메탈코어기판(22)에 메탈코어기판(22)과는 별개체로 형성한 전원플레인(24)을 전기적 절연층(28)을 거쳐서 적층하여 되는 것을 특징으로 한다.
메탈코어기판(22) 위에 형성하는 신호라인(20)은 도면과 같이 메탈코어기판(22)의 외연부로부터 반도체칩(12)의 탑재부를 향하여 형성한다. 신호라인(20)을 형성하는 경우에 메탈코어기판(22) 위에 전기적으로 절연층을 거쳐서 도체박막을 형성하고 이 도체박막을 에칭함으로써 형성할 수 있다.
리드프레임(10)은 메탈코어기판(22)의 외연부에서 신호라인(20)에 접속된다. 이 때문에 전원플레인(24)의 외형치수를 메탈코어기판(22)의 외형치수보다도 약간 작게 하여 리드프레임(10)을 접속하는 스페이스를 확보한다. 전원 플레인(24)의 중앙부에는 반도체칩(12)을 탑재하기 위한 장방형 구멍을 설비한다.
상기 신호라인(20)의 선단부는 이 장방형 구멍의 내측까지 연장된다. 이 연장된 끝은 반도체칩(12)과 와이어본딩에 의해서 접속하는 본딩부가 된다. 전원플레인(24)의 외연부로부터는 리드프레임(10)의 소정리드와 접속하기 위한 전원리드(24a)를 연장시킨다.
또 전원플레인(24)은 리드프레임(10)과 별개체로 만들어 리드프레임(10)에 접속되게 하여도 좋고 리드프레임(10)과 일체로 형성하여도 좋다. 전원플레인(24)은 통상의 리드프레임(10)의 제조에서와 같은 방법으로 일체 형성가능하다. 전원플레인 대신에 접지플레인으로 하는 경우에도 마찬가지다.
제2도는 상기 실시예의 다층리드프레임의 단면도이고 메탈코어기판(22), 신호라인(20), 전원플레인(24)이 다층으로 배치되어 있는 것을 나타내고 있다.
신호라인(20)은 절연박막(26)을 거쳐서 메탈코어기판(22) 위에 형성되고 전원플레인(24)은 전기적 절연층(28)을 거쳐서 신호라인(20)의 상층에 형성되어 있다.
리드프레임(10)은 메탈코어기판(22)의 외연부에서 신호라인(20)에 접속되고 신호라인(20)은 전원플레인(24)의 하면을 통하여 반도체칩(12) 근방위치까지 연장된다.
실시예의 다층 리드프레임에 반도체칩(12)을 탑재하는 경우에는 메탈코어기판(22) 위의 소정위치에 반도체칩(12)을 접합한 후에 반도체칩(12)과 신호라인(20)을 와이어본딩에 의해서 접속하고 반도체칩(12)과 전원플레인(24)을 와이어본딩하여 접속한다.
전원플레인(24)은 제1도에 나타낸 것과 같이 신호라인(20)과는 별개층으로 반도체칩(12)을 둘러쌓게 배치되어 있으므로 반도체칩(12)의 임의 위치에서 접속할 수 있다.
본 실시예의 다층 리드프레임을 제조하는 경우에는 소정패턴의 신호라인(20)을 형성한 메탈코어기판(22)에 전기적 절연성을 갖는 접착제층을 설비하고 이 접착제층에 전원플레인(24)을 접착함으로써 형성 가능하다.
이 방법은 종래와 같은 메탈코어에 비어홀을 설비하여 층간의 도통을 취하는 방법에 비해서 훨씬 제조공정을 간소화시킬 수 있다.
또 본 실시예의 다층 리드프레임은 상기와 같은 비어홀을 설비하지 않으므로 비어홀을 형성할 때의 정밀도상의 제약을 받는 일 없이 메탈코어기판(22) 위에 설비하는 신호라인(20)은 극히 고밀도로 형성할 수 있다.
또 비어홀을 설비하지 않음으로써 비어홀 부분의 자기인덕턴스를 저감시킬 수 있는 효과도 있다.
또 상기 실시예는 신호라인(20)과 전원플레인(24)으로 되는 2층 구조의 다층 리드프레임의 예이지만 전원플레인(24) 대신에 접지플레인으로써 사용할 수 있는 것도 물론 가능하다.
상기와 같이 전원플레인 또는 접지플레인을 상기 실시예와 같이 별개층으로 설비하면 공통 전원전위 또는 공통 접지전위로써 반도체칩간의 접속을 용이하게 행할 수 있고 리드프레임에서 전원리드 또는 접지리드로써 배분하는 리드개수를 줄일 수 있어 리드개수를 유효하게 이용할 수 있게 된다.
신호라인 이외에 전원플레인과 접지플레인을 동시에 설비하는 경우에는 제2도에 나타낸 예에 있어서 전원플레인(24)의 상층에 전기적 절연층을 거쳐서 접지플레인을 더 적층함으로써 가능하다. 즉 전원플레인(24)의 내연부에 본딩 면적을 확보하여 전원플레인(24) 위에 접지플레인을 적층함으로써 신호층, 전원층, 접지층을 갖는 다층 리드프레임이 얻어진다.
이 다층 리드프레임의 경우에도 메탈코어와는 별개체로 형성한 전원플레인, 접지플레인을 적층하는 것만으로 다층 구조로 할 수 있고 메탈코어타입의 다층 리드프레임을 용이하게 제조할 수 있다.
본 발명에 의한 메탈코어타입의 다층 리드프레임은 상술한 바와 같이 메탈코어부분에 신호층, 전원층, 접지층 등의 다층구조를 용이하게 형성할 수 있고 신호라인도 미세한 패턴으로 용이하게 형성할 수 있게 되어 반도체칩의 고집적화에 바람직하게 대응할 수 있고 전기적 특성 등과 우수한 제품으로써 제공할 수 있다. 또 리드프레임과 전원층 등의 도체층을 일체형성한 것을 사용함으로써 다층구조로 형성하기가 더 용이해지는 등의 현저한 효과를 나타낸다.

Claims (13)

  1. 반도체장치에 사용되는 메탈코어타입 다층 리드프레임에 있어서, 반도체칩이 탑재되는 메탈코어기판과, 상기 메탈코어기판 위에 형성되는 복수의 신호라인들과, 절연층과 상기 메탈코어기판보다 작은 길이 및 폭과 중앙구멍을 가지며 실질적으로 프레임 형상의 전원플레인 또는 접지플레인이 되며 또한 상기 메탈코어기판의 적어도 외연부가 피복되지 않고 상기 복수의 신호라인들 각각의 적어도 일부를 노출시키도록 상기 절연층을 통해 상기 신호라인들상에 적층되는 메탈플레인과, 리드프레임과, 상기 리드프레임상에서 상기 메탈코어기판의 외연부에서 상기 신호라인들에 전기적으로 접속되는 복수의 리드들과, 상기 복수의 리드를 일체로 지지하는 프레임부재로 구성되며, 상기 메탈플레인은 상기 리드들 중 적어도 하나가 상기 프레임부재로부터 상기 메탈플레인의 외연부까지 일체로 연장되는 식으로 상기 리드프레임과 일체로 형성되는 것이 특징인 메탈코어타입 다층 리드프레임.
  2. 제1항에 있어서, 상기 메탈코어기판은 상기 반도체칩이 탑재될 중앙 다이본딩영역을 가지며, 상기 다이본딩영역과 상기 외연부 주위 영역에 와이어가 접속되며, 상기 신호라인들 각각은 상기 외연부로부터 상기 와이어본딩영역으로 연장되는 것이 특징인 메탈코어타입 다층 리드프레임.
  3. 제2항에 있어서, 상기 중앙 다이본딩영역과 상기 와이어 본딩영역은 상기 메탈플레인의 중앙구멍내에 위치되는 것이 특징인 메탈코어타입 다층 리드프레임.
  4. 반도체장치에 사용되는 메탈코어타입 다층 리드프레임에 있어서, 반도체칩이 탑재되는 메탈코어기판과, 상기 메탈코어기판 위에 형성되는 복수의 신호라인들과, 상기 메탈코어기판보다 작은 길이 및 폭과 중앙구멍을 가지며 실질적으로 프레임 현상의 전원플레인 또는 접지플레인이 되며 또한 상기 메탈코어기판의 적어도 외연부가 피복되지 않고 상기 복수의 신호라인들 각각의 적어도 일부를 노출시키도록 상기 절연층을 통해 상기 신호라인들 상에 적층되는 메탈플레인과, 상기 메탈코어기판의 외연부에 있는 신호라인들에 전기적으로 접속되는 복수의 리드들을 갖는 리드프레임과, 상기 복수의 리드를 일체로 지지하는 프레임부재와, 상기 신호 라인들 중 적어도 하나를 통해 상기 메탈코어기판에 상기 리드들 중 적어도 하나를 전기적으로 접속하는 제1접속수단과, 상기 메탈코어기판이 전원플레인과 접지플레인으로서 사용될 수 있도록 상기 메탈코어기판을 상기 신호라인들의 다른 것에 전기적으로 접속하는 제2접속수단으로 구성되며, 상기 메탈플레인은 상기 리드들 중 적어도 하나가 상기 프레임부재로부터 상기 메탈플레인의 외연부까지 일체로 연장되는 식으로 상기 리드프레임과 일체로 형성되는 것이 특징인 메탈코어타입 다층 리드프레임.
  5. 제4항에 있어서, 상기 제1 및 제2접속수단이동과 같은 도전재로 도금되는 관통구멍들을 포함하는 것이 특징인 메탈코어타입 다층 리드프레임.
  6. 반도체장치에 사용되는 메탈코어타입 다층 리드프레임에 있어서, 반도체칩이 탑재되는 중앙 다이본딩영역들, 상기 다이본딩영역들 주위의 와이어본딩영역들 및 외연부들을 갖는 메탈코어기판과, 상기 메탈코어기판 위에 형성되며 상기 외연부로부터 상기 메탈코어기판 상의 상기 와이어본딩영역으로 연장되는 복수의 신호라인들과, 제1전원플레인이 되며 또한 상기 메탈코어기판의 적어도 상기 다이본딩영역, 상기 와이어본딩영역 및 상기 외연부가 피복되지 않고 상기 복수의 신호라인들 각각의 외부와 내부를 노출시키도록 제1절연층을 통해 상기 신호라인들 상에 적층되는 제1메탈플레인과, 접지플레인이 되며 또한 상기 제1메탈플레인의 적어도 내부외연부가 피복되지 않고 상기 제1메탈플레인의 적어도 내부연부를 노출시키도록 제2절연층을 통해 상기 제1메탈플레인 상에 적층되는 제2메탈플레인과, 상기 메탈코어기판의 외연부에서 상기 신호라인들에 전기적으로 접속되는 복수의 리드들을 갖는 리드프레임으로 구성되는 것이 특징은 메탈코어타입 다층 리드프레임.
  7. 제6항에 있어서, 상기 제1메탈플레인은 상기 중앙 다이본딩영역과 상기 와이어본딩영역이 위치되도록 중앙구멍을 갖는 것이 특징인 메탈코어타입 다층 리드프레임.
  8. 제7항에 있어서, 상기 제2메탈플레인은 상기 제1메탈플레인의 상기 내부연부가 위치되도록 중앙구멍을 갖는 것이 특징인 메탈코어타입 다층 리드프레임.
  9. 제6항에 있어서, 상기 복수의 리드들은 프레임부재에 의해 일체로 지지되는 것이 특징인 메탈코어타입 다층 리드프레임.
  10. 제6항에 있어서, 상기 제1메탈플레인은 상기 적어도 하나의 리드가 상기 프레임부재로부터 상기 제1메탈플레인까지 일체로 연장되는 식으로 상기 리드프레임과 일체로 형성되는 것이 특징인 메탈코어타입 다층 리드프레임.
  11. 제6항에 있어서, 상기 제2메탈플레인은 상기 리드프레임의 상기 리드들의 적어도 하나에 전기적으로 접속되는 것이 특징인 메탈코어타입 다층 리드프레임.
  12. 제4항에 있어서, 상기 메탈코어기판이 반도체칩이 탑재될 중앙 다이본딩영역, 상기 다이본딩영역주위의 와이어본딩영역 및 상기 외연부를 가지며, 상기 신호라인들 각각은 상기 외연부로부터 상기 와이어본딩영역으로 연장되는 것이 특징인 메탈코어타입 다층 리드프레임.
  13. 제4항에 있어서, 상기 메탈플레인은 상기 중앙 본딩영역과 상기 와이어본딩영역이 위치되는 중앙구멍을 갖는 것이 특징인 메탈코어타입 다층 리드프레임.
KR1019930023769A 1992-11-19 1993-11-10 메탈코어타입 다층 리드프레임 KR0133493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-333679 1992-11-19
JP4333679A JPH06163794A (ja) 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム

Publications (2)

Publication Number Publication Date
KR940012590A KR940012590A (ko) 1994-06-23
KR0133493B1 true KR0133493B1 (ko) 1998-04-22

Family

ID=18268759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023769A KR0133493B1 (ko) 1992-11-19 1993-11-10 메탈코어타입 다층 리드프레임

Country Status (5)

Country Link
US (1) US5389816A (ko)
EP (1) EP0598497B1 (ko)
JP (1) JPH06163794A (ko)
KR (1) KR0133493B1 (ko)
DE (1) DE69318937T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
US7834436B2 (en) * 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JP2622862B2 (ja) * 1988-08-24 1997-06-25 イビデン株式会社 リード付電子部品搭載用基板
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH03123067A (ja) * 1989-10-05 1991-05-24 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JPH0430541A (ja) * 1990-05-28 1992-02-03 Shinko Electric Ind Co Ltd 半導体装置
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2516708B2 (ja) * 1990-11-27 1996-07-24 住友金属鉱山株式会社 複合リ―ドフレ―ム
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits

Also Published As

Publication number Publication date
KR940012590A (ko) 1994-06-23
JPH06163794A (ja) 1994-06-10
DE69318937T2 (de) 1998-10-01
EP0598497B1 (en) 1998-06-03
DE69318937D1 (de) 1998-07-09
EP0598497A1 (en) 1994-05-25
US5389816A (en) 1995-02-14

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
KR0133493B1 (ko) 메탈코어타입 다층 리드프레임
US20070096293A1 (en) Package device with electromagnetic interference shield
US20160197034A1 (en) Package carrier
JPH09232508A (ja) パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US11217509B2 (en) Semiconductor package structure
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
JPS5998543A (ja) 半導体装置
US6207354B1 (en) Method of making an organic chip carrier package
US7009296B1 (en) Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US10978432B2 (en) Semiconductor package
JP2620611B2 (ja) 電子部品搭載用基板
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
JP2754764B2 (ja) 混成集積回路
JP2766361B2 (ja) 半導体装置
JPH10163635A (ja) プリント配線板
JPH0476210B2 (ko)
JP2784209B2 (ja) 半導体装置
KR20020039720A (ko) 열전달 효율이 높은 전력용 패키지
JPH04359464A (ja) 半導体装置
JP3054249B2 (ja) リードフレーム組立体
JP2001274273A (ja) 半導体外囲器及び半導体装置
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee