JP2516708B2 - 複合リ―ドフレ―ム - Google Patents

複合リ―ドフレ―ム

Info

Publication number
JP2516708B2
JP2516708B2 JP2320840A JP32084090A JP2516708B2 JP 2516708 B2 JP2516708 B2 JP 2516708B2 JP 2320840 A JP2320840 A JP 2320840A JP 32084090 A JP32084090 A JP 32084090A JP 2516708 B2 JP2516708 B2 JP 2516708B2
Authority
JP
Japan
Prior art keywords
island
lead frame
peripheral edge
lead
edge portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2320840A
Other languages
English (en)
Other versions
JPH04192452A (ja
Inventor
欽哉 大井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2320840A priority Critical patent/JP2516708B2/ja
Publication of JPH04192452A publication Critical patent/JPH04192452A/ja
Application granted granted Critical
Publication of JP2516708B2 publication Critical patent/JP2516708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子のパッケージングに使用する複
合リードフレームに関する。
〔従来の技術〕
数万から数十万のゲートを有するCMOSやBi−CMOS等の
ゲートアレイなど、消費電力が２〜3W級で使用される10
0ピン以上のLSIのパッケージング用として、半導体素子
を搭載するアイランドと該アイランドから外方に延びる
多数のリードとが一体に形成されたリードフレームの該
アイランドが素子より大きく形成され該アイランドの一
方の面に、中央部に半導体素子用の開口部（以下デバイ
スホールと称する）が設けられ、かつその表面に前記リ
ードに対応して多数の細いリードを有するポリイミドフ
ィルムを、エポキシ接着剤で貼着した複合リードフレー
ムが使用されている。これは、LSIをPGAより安価なプラ
スチックQFPに搭載することによりパッケージコストを
下げようとするものである。
〔発明が解決しようとする課題〕
近年LSIの高集積化及び多様化により、リードフレー
ムに対して、多ピン化、小型化、高速化高熱放散性の要
求から益々高まっており、複合リードフレームはこれら
の要求を満足させるものである。しかしながら、従来の
複合リードフレーム構造では、ボンダビリティーが通常
のリードフレームに比べて低く、生産性を下げている。
これは従来の複合リードフレームのインナーリードの下
地が、ポリイミドフィルムとエポキシ接着剤という柔軟
な素材であるために、ワイヤーボンダーのボンディング
荷重と超音波出力が下地側へ発散しワイヤーの接合強度
や接合の均一性が悪化するのが、原因である。本発明の
目的は上記問題点を解決するための複合リードフレーム
を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため本発明の複合リードフレーム
は半導体素子を搭載するアイランドと該アイランドから
外方に延びる多数のリードとが一体に形成されたリード
フレームの該アイランドが半導体素子より大きく形成さ
れ、該アイランドの一方の面に、、前記リードに対応し
て多数の細いリードが表面にかつ外方に突出して形成さ
れた絶縁シートが貼着され、該突出リードが前記リード
フレームのリード内側先端部上に重ね合せて接合され、
前記細いリードのワイヤボンディング個所が露出するよ
うに絶縁シート及びアイランドを貫通する孔が不連続に
設けられている点に特徴がある。
第１図は本発明の複合リードフレームに半導体素子を
搭載した状態を概念的に示す平面図であり、第２図は第
１図におけるＡ部分の、Ｘ−Ｘ断面図を拡大して示して
ある。
第１図及び第２図において、リードフレーム本体１は
金属板の打抜き又はエッチングで形成され、中心部にア
イランド２を有する。該アイランド２は半導体素子より
大きく形成されており、該アイランドの一方の面には、
表面にリードフレーム本体１のリードに対応して銅箔に
金メッキした細いリード３が形成された絶縁シート４が
接着剤層５を介して貼着されており、前記細いリード３
は該絶縁シート４に外方に突出している。この突出した
細いリードは前記リードフレーム本体１のリード内側先
端部上に重ね合わせて接合されている。又、半導体素子
搭載部分の周囲には絶縁シート44びアイランド２を貫通
する孔６が不連続に（第１図では４個所に）設けられて
おり、細いリード３のワイヤーボンディング個所が露出
するようにされている。
〔作 用〕
このような構造の複合リードフレームによると、細い
リード３を、図示しない平板状ボンディング治具で直接
支持することにより、ワイヤーボンダーの圧力と超音波
出力を細いリード３に集中させて、ボンダビリティーの
向上をはかることができる。
本発明に用いる複合リードフレームの基本構造は従来
通りでよく、リードフレーム本体のアイランド２には予
め貫通孔６を設けておき、一方片面に金属箔を有するポ
リイミドフィルム等の金属箔の表面にレジストを塗布
し、所望のマスクを用いて露光し、現像後エッチングし
てリードパターンを形成し、次いでポリイミドフィルム
をエッチングしてアイランド状にすると共に貫通孔６を
形成し、これを切断して得られたポリイミドフィルムを
前記アイランド２にエポキシ樹脂系の接着剤で貼着すれ
ば良い。
細いリード３とリードフレーム本体１のリードが内側
先端部との接合は、両者に金メッキを施しておけば、金
−金の熱圧着により容易に行うことができる。
このような複合リードフレームを用いてボンディング
したところ、ボンディング荷重40〜120g、超音波出力30
〜50、ボンディング温度150〜250℃の下で、ボンディン
グミスの割合は、従来の１回/200回から１回/20000回へ
減少し、生産性が大幅に改善された。また、本発明の複
合リードフレームにおける貫通孔７は封止樹脂の密着性
を上げる効果をも兼ねている。
〔発明の効果〕
本発明の複合リードフレームによれば、ワイヤボンダ
ーのキャピラリーの圧力と超音波の出力を配線部に集中
させることができる。このため、従来のボンディング条
件下で、複合リードフレームのボンダビリティーを格段
に向上することができる。
【図面の簡単な説明】
第１図は、本発明の複合リードフレームの一例を概念的
に示す平面図であり、第２図は、第１図におけるＡ部分
の拡大Ｘ−Ｘ断面図である。 １……リードフレーム本体、２……アイランド、３……
リード、４……絶縁シート、５……接着剤層、６……貫
通孔。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレーム本体の表面中央部に接着剤
    層を介して中央に開口部を有する絶縁シートが貼着され
    た複合リードフレームであって、該リードフレーム本体
    の表面中央部には半導体素子を搭載するためのアイラン
    ドが形成され、該アイランドの周囲から多数のリードが
    外方に延び、該リードの一部は該アイランドを支持する
    ように該アイランドと内側先端部でつながるように一体
    成形され、該リードの残部は該アイランドと内側先端部
    でつながらないように一体成形され、該アイランドは搭
    載する半導体素子より大きく形成され、該アイランドの
    上面には該絶縁シートの外周縁部と該アイランドの外周
    縁部とが概ね一致し、そして、該絶縁シートの内周縁部
    は前記搭載される半導体素子の外周縁部を隔てて囲むよ
    うに貼着され、該絶縁シートの表面にはその中央から外
    方に延びる多数の細いリードが前記アイランドとつなが
    らないリードに対応して形成され、該細いリードは該絶
    縁シートの外周縁部から更に外方に突出し、該細いリー
    ドの外方突出部は前記アイランドとつながらないリード
    の内側先端部上に重ね合わせて接合され、該細いリード
    のワイヤボンディング位置の下面には該ワイヤボンディ
    ング位置が露出するように該アイランド及び該絶縁シー
    トとを貫通する孔が該絶縁シートの内周縁部と該絶縁シ
    ートの外周縁部との間の該細いリードのワイヤボンディ
    ング位置に不連続に設けられていることを特徴とする複
    合リードフレーム。
JP2320840A 1990-11-27 1990-11-27 複合リ―ドフレ―ム Expired - Lifetime JP2516708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320840A JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320840A JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH04192452A JPH04192452A (ja) 1992-07-10
JP2516708B2 true JP2516708B2 (ja) 1996-07-24

Family

ID=18125830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320840A Expired - Lifetime JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Country Status (1)

Country Link
JP (1) JP2516708B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163794A (ja) * 1992-11-19 1994-06-10 Shinko Electric Ind Co Ltd メタルコアタイプの多層リードフレーム

Also Published As

Publication number Publication date
JPH04192452A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP3461720B2 (ja) 樹脂封止型半導体装置
US20110140253A1 (en) Dap ground bond enhancement
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2852178B2 (ja) フィルムキャリアテープ
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
US5212405A (en) Composite lead frame
US6650005B2 (en) Micro BGA package
JP2516708B2 (ja) 複合リ―ドフレ―ム
JP2516707B2 (ja) 複合リ―ドフレ―ム
JP3899755B2 (ja) 半導体装置
JPH04192450A (ja) 複合リードフレーム
US8749045B1 (en) Metal ring techniques and configurations
JP2516709B2 (ja) 複合リ―ドフレ―ム
JP3136274B2 (ja) 半導体装置
JP3475839B2 (ja) Ｂｇａ用ｔａｂテープ及びｂｇａパッケージ
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2635722B2 (ja) リードフレームおよびその製造方法
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
WO1998031051A1 (en) Semiconductor device and method for manufacturing the same
JPH08306824A (ja) 樹脂封止型半導体装置
JPH09139457A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH11354577A (ja) 開口型球状格子配列パッケージ技術の製造法