JPH04192452A - 複合リードフレーム - Google Patents

複合リードフレーム

Info

Publication number
JPH04192452A
JPH04192452A JP2320840A JP32084090A JPH04192452A JP H04192452 A JPH04192452 A JP H04192452A JP 2320840 A JP2320840 A JP 2320840A JP 32084090 A JP32084090 A JP 32084090A JP H04192452 A JPH04192452 A JP H04192452A
Authority
JP
Japan
Prior art keywords
leads
island
lead frame
semiconductor element
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2320840A
Other languages
English (en)
Other versions
JP2516708B2 (ja
Inventor
Kinya Oigawa
欽哉 大井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2320840A priority Critical patent/JP2516708B2/ja
Publication of JPH04192452A publication Critical patent/JPH04192452A/ja
Application granted granted Critical
Publication of JP2516708B2 publication Critical patent/JP2516708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子のパッケージングに使用する複合
リードフレームに関する。
〔従来の技術〕
敵方から数十万のゲートを有するＣＭＯ３やＢｉ−ＣＭ
Ｏ３等のゲートアレイなど、消費電力が２〜３Ｗ級で使
用される１００ビン以上の　ＬＳＩのパッケージング用
として、半導体素子を搭載するアイランドと該アイラン
ドから外方に延びる多数のリードとが一体に形成された
リードフレームの該アイランドが素子より大きく形成さ
れ該アイランドの一方の面に、中央部に半導体素子用の
開口部（以下デバイスホールと称する）が設けられ、か
つその表面に前記リードに対応して多数の細いリードを
有するポリイミドフィルムを、エポキシ接着剤で貼着し
た複合リードフレームが使用されている。これは、ＬＳ
ＩをＰＧＡより安価なプラスチックＱＦＰに搭載するこ
とによりパフケージコストを下げようとするものである
。
〔発明が解決しようとする課題） 近年ＬＳＩの高集積化及び多様化により、リードフレー
ムに対して、多ビン化、小型化、高速化高熱放散性の要
求から益々高まっており、複合す−ドフレームはこれら
の要求を満足させるものである。しかしながら、従来の
複合リードフレーム構造では、ボンダーリテイ−が通常
のリードフレームに比べて低く、生産性を下げている。
これは従来の複合リードフレームのインナーリードの下
地が、ポリイミドフィルムとエポキシ接着剤という柔軟
な素材であるために、ワイヤーボンダーのボンディング
荷重と超音波出力が下地側へ発散しワイヤーの接合強度
や接合の均一性が悪化するのが、原因である。本発明の
目的は上記問題点を解決するための複合リードフレーム
を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため本発明の複合リードフレームは
半導体素子を搭載するアイランドと該アイランドから外
方に延びる多数のリードとが一体に形成されたリードフ
レームの該アイランドが半導体素子より大きく形成され
、該アイランドの一方の面に１、前記リードに対応して
多数の細いリードが表面にかつ外方に突出して形成され
た絶縁シートが貼着され、該突出リードが前記リードフ
レームのリード内側先端部上に重ね合せて接合され、前
記細いリードのワイヤボンディング個所が露出するよう
に絶縁シート及びアイランドを貫通する孔が不連続に設
けられている点に特徴がある。
第１図は本発明の複合リードフレームに半導体素子を搭
載した状態を概念的に示す平面図であり、第２図は第１
図におけるＡ部分の、Ｘ−Ｘ断面図を拡大して示しであ
る。
第１図及び第２図において、リードフレーム本体１は金
属板の打抜き又はエツチングで形成され、中心部にアイ
ランド２を有する。該アイランド２は半導体素子より大
きく形成されており、該アイランドの一方の面には、表
面にリードフレーム本体１のリードに対応して銅箔に金
メツキした細いリード３が形成された絶縁シート４が接
着剤層５を介して貼着されており、前記細いリード３は
該絶縁シート４に外方に突出している。この突出した細
いリードは前記リードフレーム本体１のリード内側先端
部上に重ね合わせて接合されている。
又、半導体素子搭載部分の周囲には絶縁シート４４びア
イランド２を貫通する孔６が不連続に（第１図では４個
所に）設けられており、細いリード３のワイヤーボンデ
ィング個所が露出するようにされている。
〔作　用〕
このような構造の複合リードフレームによると、細いリ
ード３を、図示しない平板状ボンディング治具で直接支
持することにより、ワイヤーボンダーの圧力と超音波出
力を細いリード３に集中させて、ボンダビリティ−の向
上をはかることができる。
本発明に用いる複合リードフレームの基本構造は従来通
りでよく、リードフレーム本体のアイランド２には予め
貫通孔６を設けておき、一方片面に金属箔を有するポリ
イミドフィルム等の金属箔の表面にレジストを塗布し、
所望のマスクを用いて露光し、現像後エツチングしてリ
ードパターンを形成し、次いでポリイミドフィルムをエ
ツチングしてアイランド状にすると共に貫通孔６を形成
し、これを切断して得られたポリイミドフィルムを前記
アイランド２にエポキシ樹脂系の接着剤で貼着すれば良
い。
細いリード３とリードフレーム本体１のリートが内側先
端部との接合は、両者に金メツキを施しておけば、金−
金の熱圧着により容易に行うことができる。
このような複合リードフレームを用いてボンディングし
たところ、ボンディング荷重４０〜１２０ｇ、超音波出
力３０〜５０、ボンディング温度１５０〜２５０°Ｃの
下で、ボンディングミスの割合は、従来の１回／２００
回から１回／２００００回へ減少し、生産性が大幅に改
善された。また、本発明の複合リードフレームにおける
貫通孔７は封止樹脂の密着性を上げる効果をも兼ねてい
る。
〔発明の効果〕
本発明の複合リードフレームによれば、ワイヤボンダー
のキャピラリーの圧力と超音波の出力を配線部に集中さ
せることができる。このため、従来のボンディング条件
下で、複合リードフレームのボンダビリティ−を格段に
向上することができる。
【図面の簡単な説明】
第１図は、本発明の複合リードフレームの一例を概念的
に示す平面図であり、第２図は、第１図におけるＡ部分
の拡大Ｘ−Ｘ断面図である。 １・・・リードフレーム本体、２・・・アイランド、３
・・・リード、４・・・絶縁シート、５・・・接着剤層
、６・・・貫通孔。 特許出願人　　住友金属鉱山株式会社 第１図 ｊＩ２図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を搭載するアイランドと該アイランドから外
    方に延びる多数のリードとが一体に形成されたリードフ
    レームの該アイランドが半導体素子より大きく形成され
    、該アイランドの一方の面に、前記リードに対応して多
    数の細いリードが表面にかつ外方に突出して形成された
    絶縁シートが貼着され、該突出リードが前記リードフレ
    ームのリード内側先端部上に重ね合せて接合され、前記
    細いリードのワイヤボンディング個所が露出するように
    絶縁シート及びアイランドを貫通する孔が不連続に設け
    られていることを特徴とする複合リードフレーム。
JP2320840A 1990-11-27 1990-11-27 複合リ―ドフレ―ム Expired - Lifetime JP2516708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320840A JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320840A JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH04192452A true JPH04192452A (ja) 1992-07-10
JP2516708B2 JP2516708B2 (ja) 1996-07-24

Family

ID=18125830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320840A Expired - Lifetime JP2516708B2 (ja) 1990-11-27 1990-11-27 複合リ―ドフレ―ム

Country Status (1)

Country Link
JP (1) JP2516708B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0598497A1 (en) * 1992-11-19 1994-05-25 Shinko Electric Industries Co. Ltd. Metal-core-type multi-layer lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0598497A1 (en) * 1992-11-19 1994-05-25 Shinko Electric Industries Co. Ltd. Metal-core-type multi-layer lead frame
US5389816A (en) * 1992-11-19 1995-02-14 Shinko Electric Industries Co., Ltd. Multi-layer lead frame using a metal-core substrate

Also Published As

Publication number Publication date
JP2516708B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JPH09321212A (ja) 半導体装置およびその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US5212405A (en) Composite lead frame
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001060657A (ja) 半導体装置及びその製造方法
JPH11191574A (ja) 半導体装置
JP3899755B2 (ja) 半導体装置
JPH04192452A (ja) 複合リードフレーム
WO2000008685A1 (fr) Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
JP2516707B2 (ja) 複合リ―ドフレ―ム
JPH04192450A (ja) 複合リードフレーム
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPH11354673A (ja) 半導体装置
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH0366150A (ja) 半導体集積回路装置
JP2002124623A (ja) 半導体装置
JPS635253Y2 (ja)
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
KR100374661B1 (ko) 배선 기판, 그 제조 방법 및 반도체 장치
JP2001015561A (ja) 放熱板兼補強板付きｔａｂテープ及び半導体装置
JPH08306824A (ja) 樹脂封止型半導体装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法