KR100374661B1 - 배선 기판, 그 제조 방법 및 반도체 장치 - Google Patents

배선 기판, 그 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100374661B1
KR100374661B1 KR10-2000-7003519A KR20007003519A KR100374661B1 KR 100374661 B1 KR100374661 B1 KR 100374661B1 KR 20007003519 A KR20007003519 A KR 20007003519A KR 100374661 B1 KR100374661 B1 KR 100374661B1
Authority
KR
South Korea
Prior art keywords
bonding
wiring board
wire
semiconductor element
wire bonding
Prior art date
Application number
KR10-2000-7003519A
Other languages
English (en)
Other versions
KR20010024377A (ko
Inventor
호리우찌미찌오
무라마쓰시게쓰구
미주노시게루
구리하라다까시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20010024377A publication Critical patent/KR20010024377A/ko
Application granted granted Critical
Publication of KR100374661B1 publication Critical patent/KR100374661B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

배선 기판과 반도체 소자의 전극을 와이어 본딩에 의해 접속 가능하게 하고, 또한 실장시에서의 열응력의 문제를 해소한다. 반도체 소자(10)의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴(l6)이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자(22)를 접합하기 위한 랜드(24)가 설치되고, 타단에 본딩 와이어(40)가 접속되는 와이어 본딩부(16a)가 설치된 배선 기판에 있어서, 상기 랜드(24)는 이 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층(34)에 의해 지지되고, 또한 상기 와이어 본딩부(16a)는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층(36)에 의해 지지되어 있는 것을 특징으로 하는 배선 기판이 제공된다.

Description

배선 기판, 그 제조 방법 및 반도체 장치{WIRING SUBSTRATE, METHOD OF MANUFACTURE THEREOF, AND SEMICONDUCTOR DEVICE}
반도체 소자와 거의 동일한 사이즈로 형성하는 소위 칩 사이즈 패키지에는, 반도체 소자와 땜납 볼 등의 외부 접속 단자 사이에 인터포저(interposer)를 개재시켜 형성한 것이 있다. 인터포저는 반도체 소자의 전극과 외부 접속 단자를 전기적으로 접속하는 배선을 구비하는 동시에, 일정한 유연성을 가지는 소재를 사용하여 작성함으로써 패키지와 실장 기판과의 열팽창 계수의 차에 의해 발생하는 열응력을 완화할 수 있도록 한 것이다.
도 12는 BGA(볼·그리드·어레이) 타입의 칩 사이즈 패키지의 종래예를 나타낸다. 이 반도체 장치는 반도체 소자(10)의 전극 형성면 상에 엘라스토머층(12)을 통해서 배선 패턴 필름(14)을 접착하고 있다. 배선 패턴 필름(14)은 전기적 절연층(15)을 지지체로 하여 배선 패턴(16)을 형성한 것이고, 배선 패턴(16)의 일단에 반도체 소자(10)의 전극(18)에 접속되는 리드(20)가 형성되고, 타단에 외부 접속 단자(22)를 접합하는 랜드(24)가 형성된다. 이 제품에서는 엘라스토머층(12)과 배선 패턴 필름(14)이 인터포저로 된다.
리드(20)와 전극(18)은 리드 본딩에 의해 개개의 전극(18)과 리드(20)를 접속한다. 리드(20)는 배선 패턴 필름(14)에 설치한 창(26)에 건너질러서 형성되어 있기 때문에, 리드 본딩시에는 이 창(26)을 통해서 리드(20)를 본딩 툴로 가로지르도록 하여 전극(18)에 접합한다.
그러나, 리드 본딩에 의해 리드(20)를 전극(18)에 정확하게 본딩하는 것은 반드시 용이하지만은 않고, 또, 리드 본딩의 작업 효율도 반드시 높지만은 않다. 그러므로, 작업성이 좋은 와이어 본딩법에 의해 배선 패턴(16)과 전극(18)을 전기적으로 접속하는 방법을 생각할 수 있다.
그렇지만, 상술한 엘라스토머층(12)에 의해 배선 패턴 필름(14)을 지지한 것에 대하여 와이어 본딩하고자 하면, 배선 패턴(l6)에 정확하게 와이어 본딩할 수 없다. 그 이유는, 열응력을 완화시키기 위해 엘라스토머층(12)을 유연성이 풍부한 소재에 의해 형성하고 있기 때문에, 본딩 툴의 압접력이 본딩부에 유효하게 작용하지 않아, 본딩 와이어가 확실하게 접합되지 않기 때문이다.
한편, 배선 패턴(16)에서의 와이어 본딩성을 향상시키기 위해 유연성이 풍부한 엘라스토머층(12)으로 바꾸어 탄성률이 큰 재료를 사용하여 배선 패턴 필름(14)을 형성했다고 하면, 반도체 장치를 실장했을 때에 실장 기판과 반도체 소자(10) 사이에서 발생하는 열응력이 외부 접속 단자(22) 등에 그대로 작용하고, 외부 접속 단자(22)와 실장 기판 사이, 외부 접속 단자(22)와 반도체 소자(10) 사이에서 과대한 응력이 작용하여 접속 불량 등의 문제가 발생하는 원인이 된다.
본 발명은 반도체 소자와 거의 동일한 사이즈의 반도체 장치의 제조에 사용되는 배선 기판과 그 제조 방법 및 이 배선 기판을 사용한 반도체 장치에 관한 것이다.
도 1은 본 발명에 의한 반도체 장치의 구성을 나타낸 단면도.
도 2a, 도 2b는 배선 기판의 제법을 나타낸 설명도로서, 도 2a는 베이스 시트의 평면도, 도 2b는 프레임 형상 시트의 평면도이다.
도 3은 베이스 시트에 프레임 형상 시트를 접합한 상태의 단면도이다.
도 4a, 도 4b는 지지 시트에 동박을 접착하는 방법을 나타낸 설명도이다.
도 5a ~ 도 5c는 배선 기판을 제조하는 방법을 나타낸 설명도이다.
도 6은 반도체 장치의 다른 구성을 나타낸 단면도이다.
도 7a ~ 도 7g는 반도체 웨이퍼에 배선 기판을 탑재하여 제조하는 본 발명의 반도체 장치의 제조 방법의 설명도이다.
도 8은 도 7b의 화살표(B)에서 본 칩 부분의 평면도이다.
도 9a ~ 도 9g는 개구부를 가지는 대판의 배선 기판에 반도체 칩을 탑재하여 제조하는 본 발명의 다른 반도체 장치의 제조 방법의 설명도이다.
도 10은 도 9b의 화살표(C)에서 본 반도체 칩의 평면도이다.
도 11은 도 9a의 기호(D)의 부분을 확대하여 나타낸 단면도이다.
도 12는 리드 본딩에 의해 작성된 종래의 반도체 장치의 구성을 나타낸 단면도이다.
부호의 설명
10 …반도체 소자 12 …엘라스토머층
14 …배선 패턴 필름 16 …배선 패턴
16a …와이어 본딩부 18 …전극
20 …리드 22 …외부 접속 단자
24 …랜드 30 …배선 기판
34 …완충층 36 …본딩 지지부
40 …본딩 와이어 50 …지지 시트
54, 74 …프레임 형상 시트 54a, 74a …칸막이부
55 …개구 56, 80 …캐비티
58 …접착 시트 58a …접착층
60 …동박 64 …대판의 배선 기판
66 …개구부 70 …반도체 웨이퍼
80 …밀봉 수지
본 발명은 이러한 반도체 소자와 외부 접속 단자 사이에 배선 기판으로서의 인터포저를 통해서 형성하는 반도체 장치에 있어서, 반도체 소자의 전극과 외부 접속 단자를 와이어 본딩에 의해 확실하게 접속하여 얻어지는 반도체 장치 및 이 반도체 장치의 제조에 적절하게 이용할 수 있는 배선 기판, 및 이들의 적절한 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 실현하기 위해서, 본 발명에 의하면, 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판에 있어서, 상기 랜드는 이 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한 상기 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지되어 있는 것을 특징으로 하는 배선 기판이 제공된다.
상기 완충층이 30℃에서 1 GPa이하의 영률을 가지는 재료에 의해 형성되고, 상기 본딩층이 실온에서 4 GPa이상의 영률을 가지는 재료에 의해 형성되어 있는 것을 특징으로 한다.
상기 와이어 본딩부가 상기 제 2 면상의 주연부(周緣部)에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 내측에 복수 배치되어 있는 것을 특징으로 한다. 또는, 상기 제 1 면으로부터 제 2 면으로 관통하는 개구부가 설치되고, 상기 와이어 본딩부는 상기 제 2 면상의 이 개구부의 주연부에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 외측에 복수 배치되어 있는 것을 특징으로 한다.
상기 완충층과 상기 본딩 지지층이 이 본딩 지지층과 같은 탄성률을 가지는 베이스 지지층에 의해 지지되어 있고, 이 베이스 지지층의 측(側)이 상기 제 1 면을 구성하고, 상기 완충층과 상기 본딩 지지층의 측이 상기 제 1 면을 구성하고 있는 것을 특징으로 한다.
상기 제 2 면상에 형성된 배선 패턴은 그 평면 형상이 굴곡된 곡선으로 형성되어 있는 것을 특징으로 한다.
본 발명에 의한 배선 기판의 제조 방법에 의하면, 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판의 제조 방법에 있어서, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하고, 한쪽의 면상에 본딩 지지층으로 되는 칸막이부를 설치함으로써 캐비티를 구획·형성한 지지 시트를 형성하고, 이 지지 시트의 캐비티를 형성한 면측에, 이 배선 기판이 탑재된 반도체 소자를 외부 접속 단자를 통해서 실장했을 때의 열응력을 완화하는 재료에 의해 형성된 접착 시트를 통해서 동박(銅箔)을 압착하여 상기 캐비티에 상기 접촉 시트의 재료가 충전된 완충층을 형성하는 동시에, 이 완충층 및 상기 본딩 지지층과 상기 동박을 접착한 후, 이 동박을 에칭하여, 일단측이 상기 완충층에 의해 지지되는 영역에 배치되는 랜드로 되고, 다른 측이 상기 본딩 지지층에 의해 지지되는 영역에 배치되는 와이어 본딩부로 되는 배선 패턴을 형성하는 것을 특징으로 한다.
본 발명의 배선 기판의 다른 제조 방법에 의하면, 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판의 제조 방법에 있어서, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하고, 한쪽의 면상에 본딩 지지층으로 되는 칸막이부를 설치함으로써 캐비티를 구획·형성한 지지 시트를 형성하고, 상기 캐비티에 이 배선 기판이 탑재된 반도체 소자를 외부 접속 단자를 통해서 실장했을 때의 열응력을 완화하는 재료를 지지 시트의 표면과 일면이 되도록 충전하여 완충층을 형성하고, 이 완충층을 형성한 지지 시트의 표면에 동박을 피착한 후, 이 동박을 에칭하여, 일단측이 상기 완충층에 의해 지지되는 영역에 배치되는 랜드로 되고, 타단측이 상기 본딩 지지층에 의해 지지되는 영역에 배치되는 와이어 본딩부로 되는 배선 패턴을 형성하는 것을 특징으로 한다.
본 발명의 반도체 장치는 전극 형성면에 전극이 형성된 반도체 소자와, 이 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판과, 상기 반도체 소자의 전극과 상기 배선 기판의 와이어 본딩부의 사이를 전기적으로 접속하는 본딩 와이어로 구성되고, 상기 랜드는 이 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한 상기 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 전극 형성면에 전극이 형성된 반도체 소자를 복수개 가지는 반도체 웨이퍼를 준비하는 공정과, 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판을 준비하는 공정과, 상기 전극이 노출되도록 개개의 배선 기판을 각 반도체 소자에 대응하여 상기 반도체 웨이퍼상에 탑재하는 공정과, 상기 전극과 상기 배선 기판의 본딩부 사이를 본딩 와이어를 이용하여 전기적으로 접속하는 공정과, 상기 전극, 상기 본딩부 및 상기 본딩 와이어부를 포함하는 영역을 수지로 밀봉하는 공정과, 상기 밀봉 수지로 밀봉된 개소에서 또한 인접하는 반도체 소자간의 절단선을 따라 상기 반도체 웨이퍼를 절단하여 개개의 반도체 장치로 분리하는 공정을 포함하는 것을 특징으로 한다.
이 경우에 있어서, 상기 전극, 상기 본딩부 및 상기 본딩 와이어부를 포함하는 영역을 수지로 밀봉한 후에, 각 배선 기판의 랜드에 외부 접속 단자를 접속하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 다른 반도체 장치의 제조 방법에 의하면, 제 1 면으로부터 이 제 1 면과는 반대측의 제 2 면까지 관통하는 복수의 개구부가 격자상으로 배열된 대판대판(大判)의 배선 기판으로서, 각 개구부의 주위 영역에 개개의 배선 기판이 형성되고, 개개의 배선 기판은 상기 제 1 면이 반도체 소자의 전극 형성면에 접합되는 면으로 되고, 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치되어 이루어지는, 상기 대판의 배선 기판을 준비하는 공정과, 전극 형성면의 중앙 영역에 전극이 형성된 개개의 반도체 소자를 준비하는 공정과, 개개의 반도체 소자를, 상기 전극이 노출되도록, 상기 대판의 배선 기판상에 개개의 배선기판에 대응하여 탑재하는 공정과, 반도체 소자의 상기 전극과 배선 기판의 본딩부 사이를 본딩 와이어를 이용하여 전기적으로 접속하는 공정과, 상기 전극, 상기 본딩부 및 상기 본딩 와이어부를 포함하는 영역을 수지로 밀봉하는 공정과, 상기 밀봉 수지로 밀봉된 개소에서 또한 인접하는 반도체 소자간의 절단선을 따라 상기 대판의 배선 기판을 절단하여, 개개의 반도체 장치로 분리하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명을 실시하기 위한 최선의 실시형태에 대해서 상세하게 설명한다.
도 1은 본 발명에 의한 반도체 장치의 일 실시형태의 구성을 나타낸 단면도이다. 동 도면에서 10은 반도체 소자, 18은 반도체 소자(10)의 전극 형성면에 설치된 전극이다. 30은 전극(18)과 외부 접속 단자(22)를 전기적으로 접속하는 배선 기판이고, 접착층(32)에 의해 반도체 소자(10)의 전극 형성면에 접착되어 있다. 배선 기판(30)의 본체는 외부 접속 단자(22)를 지지하는 영역에 설치된 완충층(34)과, 배선 패턴(16)의 와이어 본딩부(16a)를 지지하는 영역에 설치된 본딩 지지층(36)과, 완충층(34) 및 본딩 지지층(36)의 하면 전체를 지지하는 베이스 지지층(38)으로 구성된다.
실시형태의 반도체 장치에서는 반도체 소자(10)의 전극(18)이 전극 형성면의주연부에 배열되어 있기 때문에, 배선 기판(30)은 반도체 소자(10)의 전극 형성면에서 전극(18)이 배열된 주연 영역에 대해서 내측의 영역에 탑재되고, 배선 기판(30)의 주연부에 와이어 본딩부(16a)가 배치된다. 따라서, 와이어 본딩부(16a)를 지지하는 본딩 지지층(36)은 배선 기판(30)의 주연부에 프레임 형상으로 배치되고, 완충층(34)은 이 본딩 지지층(36)의 내측 영역에 형성되어 있다.
배선 패턴(16)은 일단측이 외부 접속 단자(22)를 접합하는 랜드(24)에 형성되고, 타단측이 와이어 본딩부(16a)에 형성된다. 도 1에 도시된 바와 같이 랜드(24)는 완충층(34)의 영역내에 배치되고, 배선 패턴(16)은 이들의 랜드(24)로부터 배선 기판(30)의 주연부에 인출되어 와이어 본딩부(16a)에 형성된다.
39는 배선 기판(30)의 표면을 덮어 보호하는 보호막이다. 단, 랜드(24)와 와이어 본딩부(16a)는 보호막(39)에서 노출한다.
본 실시형태의 반도체 장치는 배선 기판(30)의 배선 패턴(16)과 반도체 소자(10)의 전극(18)을 와이어 본딩에 의해 전기적으로 접속하는 것을 특징으로 한다. 40은 배선 패턴(16)의 와이어 본딩부(16a)와 반도체 소자(10)의 전극(18)을 전기적으로 접속하는 본딩 와이어이다.본딩 지지층(36)은 확실하게 와이어 본딩할 수 있도록 소요의 탄성률을 가지는 소재, 예를 들면 폴리이미드 필름에 의해 형성한다. 베이스 지지층(38)도 마찬가지로 소요(所要)의 탄성률을 가지는 폴리이미드 필름 등의 소재에 의해 형성한다.
또, 와이어 본딩한 후, 본딩 와이어(40)를 친 범위를 포팅 등에 의해 밀봉한다. 본딩 와이어(40)를 밀봉하는 수지(80)는 특히 유연성을 가지는 것일 필요는 없고, 본딩 지지층(36), 베이스 지지층(38)을 구성하는 소재와 동일한 것으로 좋다.
완충층(34)은 반도체 장치를 실장 기판에 실장했을 때에 반도체 소자(10)와 실장 기판 사이에서 발생하는 열응력을 완화시키기 위해서 설치하는 것이고, 소요의 유연성, 다시 말하면 저 탄성률을 가지는 소재에 의해 형성된다. 완충층(34)에 의해 외부 접속 단자(22)를 지지한 구성으로 함으로써, 반도체 장치를 실장 기판에 실장했을 때에 발생하는 열응력을 효과적으로 완화하는 것이 가능해진다.
본 실시 형태의 반도체 장치는 배선 기판(30)을 상술한 구성으로 함으로써, 와이어 본딩부(16a)와 본딩 와이어와의 본딩성을 양호하게 하고, 이것에 의해 와이어 본딩법을 이용하여 배선 패턴(16)과 반도체 소자(10)의 전극(18)을 용이하게 접속하는 것이 가능해진다. 이 와이어 본딩법에 의한 접속 방법은 종래의 리드 본딩에 의한 접속 방법에 비하여 훨씬 용이하고 또한 안정된 접속을 가능하게 한다. 또, 널리 사용되고 있는 와이어 본딩법을 이용함으로써 효율적으로 작업할 수 있어, 제조 비용을 인하하는 것이 가능해진다.
다음에, 상술한 반도체 장치의 제조에서 사용하는 배선 기판(30)의 제조 방법에 대해서 설명한다.
도 2a, 도 2b, 도 3은 베이스 시트(52)와 프레임 형상 시트(54)를 사용하여 본딩 지지층(36)과 베이스 지지층(38)을 가지는 지지 시트(50)를 작성하는 방법을 나타낸다. 도 2a는 베이스 지지층(38)으로 되는 베이스 시트(52)를 나타낸다. 베이스 시트(52)는 고탄성 필름재에 의해 평탄 형상으로 형성한 것이다. 도 2b는 본딩 지지층(36)으로 되는 프레임 형상 시트(54)를 나타낸다. 프레임 형상 시트(54)는 완충층(34)으로 되는 캐비티를 형성하기 위해 소정 형상의 관통홀(55)을 천설(穿設)하여 이루어진다.
도 3은 베이스 시트(52)에 프레임 형상 시트(54)를 접착하여 지지 시트(50)를 형성한 단면도이다. 지지 시트(50)의 한쪽의 면상에는 프레임 형상 시트(54)의 칸막이부(54a)에 의해 구분되어 캐비티(56)가 형성된다.
프레임 형상 시트(54)의 칸막이부(54a)에 의해 구분된 각 영역이 한 개의 배선 기판(30)으로 되는 부분이다. 대판(大判)의 베이스 시트(52)와 프레임 형상 시트(54)를 사용함으로써 효율적으로 배선 기판(30)을 얻을 수 있다.
또, 베이스 시트(52)에 프레임 형상 시트(54)를 접착하여 지지 시트(50)를 형성하는 것 이외에, 도 3에 도시된 바와 같은 캐비티(56)를 설치한 형상에 일체로 성형하여 이루어진 것을 사용해도 물론 상관없다. 그 경우에는, 배선 기판(30)은 본딩 지지층(36)과 베이스 지지층(38)이 일체적으로 형성된 것으로 된다. 본딩 지지층(36)은 이와 같이 베이스 지지층(38)과 일체적으로 형성된 것을 포함하는 의미이다.
지지 시트(50)를 구성하는 베이스 시트(52)와 프레임 형상 시트(54)는 전술한 와이어 본딩성을 고려하면 일정 정도이상의 탄성률을 가질 필요가 있다. 통상, 적절한 와이어 본딩을 얻는데는 베이스 시트(52), 프레임 형상 시트(54)는 실온에서의 영률로서 4 GPa정도 이상이면 좋다.
이러한 탄성률을 가지는 베이스 시트(52), 프레임 형상 시트(54)의 소재로서는, 폴리이미드 수지, 에폭시 수지, PPE 등의 수지재 이외에, 이들의 수지재를 유리포, 고분자 부직포 등에 함침시킨 것이 사용될 수 있다. 또, 동, 니켈, 철-니켈 합금 등의 금속, 알루미나, 질화알루미늄 등의 세라믹재를 사용할 수도 있다.
도 4a, 도 4b는 상기 방법에 의해 얻어진 지지 시트(50)에 접착 시트(58)를 사용하여 동박(60)을 접착하는 공정을 나타낸다. 도면은 지지 시트(50)의 1개의 캐비티(56) 부분을 확대하여 나타냈지만, 실제는 지지 시트(50)의 전면에 동박(60)을 부착하고 있다.
도 4a에 도시된 바와 같이 지지 시트(50)상에 접착 시트(58)를 배치하고, 또 그 위에 동박(60)을 배치하여 전체를 압착한다. 이 압착 조작에 의해 접착 시트(58)의 재료는 캐비티(56)내에 충전되어서 완충층(34)을 구성하는 동시에, 완충층(34) 및 지지 시트(50)에 동박(60)을 접착한다.
완충층(34)의 완충작용을 얻기 위해서, 접착 시트(58)에는 저탄성의 소재, 예를 들면, NBR, 저탄성의 재료를 분산시킨 에폭시계 또는 아크릴계의 수지, 폴리올레핀, 실리콘, 불소계 고무 재료 등을 사용한다. 완충층(34)에 사용하는 저탄성의 소재로서는, 영률이 30℃에서 1 GPa이하 정도의 것이 바람직하다.
또, 접착 시트(58)는 캐비티(56)가 충전할 수 있도록 소정의 두께의 것을 사용한다.
본 실시형태에서는 캐비티(56)의 깊이를 약 100 μm로 하고, 접착 시트(58)로서 약 120 μm의 두께의 에폭시계 열경화성 시트(영률이 30℃에서 약 40O MPa, 150℃에서 약 3 MPa)를 사용하고, 동박(60)으로서 두께 18 μm의 전해 동박을 사용하여 가열, 가압하고, 150℃에서 2시간 경화하여 일체화했다.
도 4b는 지지 시트(50)에 동박(60)을 일체로 접착한 상태이다. 캐비티(56) 부분에서는 접착 시트(58)의 재료가 충전되어 이루어지는 완충층(34)을 통해서 동박(60)이 지지되고, 프레임 형상 시트(54)의 칸막이부(54a)에서는 접착층(58a)을 통해서 동박(60)이 접착된다. 접착층(58a)은 접착 시트(58)를 가열, 가압함으로써, 두께 20 ~ 30 μm정도의 얇은 접착층으로서 남은 부분이다. 이 접착층(58a)은 얇게 형성되므로 와이어 본딩시에 완충 작용이 문제가 되는 일은 없다.
다음에, 동박(60)을 에칭하여 배선 패턴(16)을 형성한다. 도 5a는 동박(60)의 표면에 레지스트를 도포하고, 배선 패턴(l6)을 형성하는 부위를 피복한 레지스트 패턴(62)을 형성한 상태를 나타낸다. 레지스트 패턴(62)을 마스크로 하여 동박(60)을 에칭함으로써, 랜드(24) 및 와이어 본딩부(16a)를 가지는 배선 패턴(16)을 형성한다(도 5b).
다음에, 배선 패턴(16)을 포함하는 표면 전체에 감광성의 솔더 레지스트를 도포하고, 노광, 현상하여, 랜드(24) 및 와이어 본딩부(16a)만을 노출한 보호막(39)을 형성한다(도 5c).
또, 배선 패턴(16)을 디자인하는 경우는, 완충층(34)에 의해 랜드(24)가 평면내(X-Y방향)와 두께 방향(Z방향)으로 변위 가능해지는 것을 고려하여, 직선적인 디자인으로 하지 않고, 중도에서 굴곡되는 곡선형으로서 X-Y방향, Z방향의 변위가 가능한 형상으로 하는 것이 좋다.
보호막(39)을 형성한 후, 랜드(24) 및 와이어 본딩부(16a)의 표면에 니켈 도금, 금도금 등의 소요의 보호 도금을 시행해도 좋다.
최후에, 대판의 지지 시트(50)를 칸막이부(54a)로 개개 분할함으로써, 랜드(24)가 완충층(34)에 의해 지지되고, 와이어 본딩부(16a)가 본딩 지지층(36)에 의해 지지된 배선 기판(30)이 얻어진다. 실시형태의 배선 기판(30)은 본딩 지지층(36)과 완충층(34)이 베이스 지지층(38)에 의해 지지되어 있다.
베이스 시트(52)와 프레임 형상 시트(54)에 의해 형성되는 지지 시트(50)는 고 탄성률을 가지는 소재에 의해 형성되어 있기 때문에, 일정한 보형성(保形性)을 가지고, 반송 등의 취급성이 우수하다는 이점도 있다.
또, 배선 기판(30)을 제조하는 경우, 상기와 같이 접착 시트(58)를 이용하여 동박(60)의 접착과 캐비티(56)의 충전을 동시에 행하는 방법과는 달리, 캐비티(56)에 완충층(34)으로 되는 수지재 등의 완충재를 코팅 등에 의해 충전한 후, 완충층(34)과 본딩 지지층(36)의 표면에 스퍼터링 등에 의해 동층(銅層) 등의 도체층을 형성하고, 이 도체층에 에칭을 행하여 소요의 랜드(24), 와이어 본딩부(16a)를 가지는 배선 패턴(16)을 형성하는 것도 가능하다.
상기 방법에 의해 얻어진 배선 기판(30)을 사용하여 반도체 장치를 제조하는 경우는, 반도체 소자(10)의 전극 형성면에 베이스 지지층(38)을 접착하여 배선 기판(30)을 탑재하고, 와이어 본딩부(16a)와 반도체 소자(10)의 전극(18)을 와이어 본딩에 의해 접속하고, 포팅에 의해 본딩 와이어(40)를 밀봉하고, 랜드(24)에는 땜납 볼 등의 외부 접속 단자(22)를 접합함으로써 반도체 장치가 얻어진다.
또, 배선 기판(30)을 반도체 소자(10)에 접합할 때에는, 미리 배선 기판(30)의 저면에 접착 필름을 첩착해 두거나, 대판의 지지 시트(50)로부터 배선 기판(30)으로 분할하기 전에, 지지 시트(50)의 이면에 접착 필름을 첩착해 두고, 접착 필름이 부착된 배선 기판(30)으로서 얻도록 해도 좋다.
상기 실시형태의 반도체 장치는 전극 형성면의 주연부에 전극(18)이 배치된 반도체 소자(10)에 배선 기판(30)을 탑재하여 반도체 장치로 한 것이지만, 반도체 소자(1O)에 따라서는 전극 형성면의 중앙부측에 전극(l8)이 배치되는 것도 있다. 도 6은 전극 형성면의 중앙부측에 전극(l8)을 가지는 경우로 배선 기판(30)의 배선 패턴(16)과 전극(18)을 와이어 본딩에 의해 접속하고, 랜드(24)에 외부 접속 단자(22)를 접합하여 반도체 장치로 한 예이다. 이 실시형태의 경우도, 완충층(34)으로 랜드(24)를 지지하는 한편, 배선 패턴(16)의 와이어 본딩부(16a)를 본딩 지지층(36)으로 지지함으로써, 적절한 와이어 본딩성을 얻고 있다. 전극(18)과 와이어 본딩부(16a)를 와이어 본딩한 후, 포팅 등으로 본딩 와이어(40), 전극(18)을 밀봉하여 반도체 장치로 한다.
이와 같이, 본 발명에 의한 반도체 장치는 반도체 소자(10)의 전극 형성면에서의 전극(18)의 배치 위치에 맞추어서 배선 기판(30)의 형상을 디자인함으로써, 여러 가지 형태의 반도체 소자(10)에 따른 반도체 장치를 얻을 수 있다.
도 7a ~ 도 7g는 반도체 웨이퍼(70)에 배선 기판(30)을 탑재하여 본 발명의 반도체 장치를 얻는 방법을 나타낸다. 상기 실시형태에서는 개개의 칩으로 분할된 반도체 소자(10)에 개개의 배선 기판(30)을 탑재하여 반도체 장치를 얻었지만, 반도체 웨이퍼(70)에 배선 기판(30)을 탑재하고, 개개로 분할함으로써 반도체 장치를얻는 것도 가능하다.
반도체 웨이퍼(70)(도 7a)에는 복수개의 반도체 칩(10)이 형성된다. 각 반도체 칩(10)은 전극 형성면(도면의 상면)의 주연부를 따라 복수의 전극(18)이 형성되어 있다.
상술한 바와 같이 형성된 배선 기판(30)은 미리 개개로 절단되어 있고, 각 배선 기판(30)이 위치 맞춤을 하여 각 반도체 칩(10)의 전극 형성면의 중앙부, 즉 전극(18)의 내측에 탑재된다(도 7b). 또, 도면에서는 생략되어 있지만, 개개로 절단된 각 배선 기판(30)은 도 5c에 도시된 바와 같은 구조를 가지고, 반도체 웨이퍼(70)에의 탑재·접합에 있어서는 접착층(32)(도 1)을 사용할 수 있다. 또, 도 8은 반도체 웨이퍼(70)에 개개의 배선 기판(30)을 탑재한 상태를 나타낸, 화살표(B) 방향에서 본 평면도이다.
다음에, 반도체 웨이퍼(70)에 형성되어 있는 반도체 칩(10)의 전극(18)과 배선 기판(30)의 와이어 본딩부(16a) 사이는 와이어(40)로 본딩 접속된다(도 7c).
다음에, 본딩된 부분, 즉 반도체 칩(10)의 전극(18), 본딩 와이어(40) 및 배선 패턴(16)의 본딩부(16a)를 포함하는 영역이 포팅 수지(80)에 의해 수지 밀봉된다(도 7d). 이 경우에 있어서, 인접하는 칩 부분 및 인접하는 배선 기판(30)을 걸쳐서 수지 밀봉된다.
다음에, 각 배선 기판(30)의 랜드(24)에 외부 접속 단자로서의 땜납 볼(22)이 접합된다(도 7e). 이어서, 반도체 웨이퍼(70)의 수지 밀봉(80)를 하고 있는 부분에 있어서, 절단선(A)을 따라 절단하여(도 7f) 개개로 분리함으로써, 개개의 반도체 장치를 얻는다(도 7g).
도 9a ~ 도 9g는 개구부(66)를 가지는 대판의 배선 기판(64)에 개개의 반도체 칩(10)을 탑재하여 본 발명의 반도체 장치를 얻는 방법을 나타낸다. 이들의 도면에서는 생략되어 있지만, 대판의 배선 기판(64)의 개구부(66)의 주변은 도 11에 도시된 바와 같이 구성되어 있다. 즉, 도시된 실시형태에서는, 도 6에 도시된 반도체 장치를 얻기 위한 배선 기판으로서의 구조를 가진다. 도 9a는 이러한 대판의 배선 기판(64)을 나타낸다. 구형(矩形)의 개구부(66)는 격자형상으로 배열되어 있다.
도시된 실시형태에서는, 개구부(66)의 보다 큰 사이즈의 개별의 반도체 칩(10)이 대판의 배선 기판(64)의 개구부(66)상에, 복수의 전극(18)이 개구부(66)의 내측에 위치하도록 탑재된다(도 9b). 또, 반도체 칩(10)과 배선 기판(64)과의 접합에 있어서는, 상술한 실시형태와 같이 접착층(32)(도 1)을 사용할 수 있다. 도 10은 도 9b의 화살표(C)에서 본 반도체 칩의 전극의 배치를 나타내는 평면도이다. 이와 같이 반도체 칩(10)의 그 전극 형성면의 중앙부에 전극(18)이 형성된 종류의 것이다.
다음에, 반도체 칩(10)의 전극(18)과, 배선 기판(64)의 배선 패턴(16)의 와이어 본딩(16a) 사이를 와이어(40)로 본딩 접속한다(도 9c).
다음에, 본딩된 부분, 즉 반도체 칩의 전극(18), 본딩 와이어(40) 및 배선 패턴(16)의 와이어 본딩(16a)을 포함하는 반도체 칩(10)의 중앙 영역을 포팅 수지(80)에 의해 수지 밀봉한다(도 9d). 이어서, 배선 기판(64)의 랜드(24)에 외부 접속 단자로서의 땜납 볼(22)이 접합된다(도 9e). 이어서, 인접하는 반도체 칩(10)간의 극간의 소정 위치에서 절단선(A)을 따라 대판의 배선 기판(64)을 절단하여(도 9f) 개개의 배선 기판(30)을 얻음으로써, 개개의 반도체 장치가 얻어진다(도 9g).
본 발명에 의한 배선 기판 및 반도체 장치에 의하면, 와이어 본딩에 의해 배선 패턴과 반도체 소자의 전극을 접속할 수 있기 때문에, 접속 조작이 용이하게 또한 효율적으로 행하는 것이 가능해지고, 이것에 의해 생산성을 향상시킬 수 있다. 또, 실장시에서의 열응력에 대해서도 효과적으로 완화할 수 있어, 신뢰성이 높은 제품으로서 제공하는 것이 가능해진다. 또, 본 발명에 의한 배선 기판 및 반도체 장치의 제조 방법에 의하면, 상기 배선 기판을 용이하게 또한 효율적으로 제조하는 것이 가능해지고, 또, 실장시에 외부 접속 단자 등에 작용하는 열응력을 적절하게 완화하여 신뢰성이 높은 반도체 장치를 제품으로서 제공할 수 있는 등, 산업상의 이용가능성이 높다.

Claims (24)

  1. 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드(land)가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판에 있어서,
    상기 랜드는 이 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한
    상기 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지되어 있는 것을 특징으로 하는 배선 기판.
  2. 삭제
  3. 제 1항에 있어서, 상기 와이어 본딩부가 상기 제 2 면상의 주연부에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 내측에 복수 배치되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1항에 있어서, 상기 제 1 면으로부터 제 2 면으로 관통하는 개구부가 설치되고, 상기 와이어 본딩부가 상기 제 2 면상의 이 개구부의 주연부에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 외측에 복수 배치되어 있는 것을 특징으로 하는 배선 기판.
  5. 제 1항에 있어서, 상기 완충층과 상기 본딩 지지층이 이 본딩 지지층과 동등한 탄성률을 가지는 베이스 지지층에 의해 지지되어 있고, 이 베이스 지지층의 측이 상기 제 1 면을 구성하고, 상기 완충층과 상기 본딩 지지층의 측이 상기 제 2 면을 구성하고 있는 것을 특징으로 하는 배선 기판.
  6. 제 1항에 있어서, 상기 제 2 면상에 형성된 배선 패턴은 그 평면 형상이 굴곡된 곡선으로 형성되어 있는 것을 특징으로 하는 배선 기판.
  7. 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판의 제조 방법에 있어서,
    와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하고, 한쪽의 면상에 본딩 지지층으로 되는 칸막이부를 설치함으로써 캐비티를 구획·형성한 지지 시트를 형성하고,
    이 지지 시트의 캐비티를 형성한 면측에, 이 배선 기판이 탑재된 반도체 소자를 외부 접속 단자를 통해서 실장했을 때의 열응력을 완화하는 재료에 의해 형성한 접착 시트를 통해서 금속박을 압착하여 상기 캐비티에 상기 접착 시트의 재료가 충전된 완충층을 형성하는 동시에, 이 완충층 및 상기 본딩 지지층과 상기 동박을 접착한 후,
    이 금속박을 에칭하여, 일단측이 상기 완충층에 의해 지지되는 영역에 배치되는 랜드로 되고, 타단측이 상기 본딩 지지층에 의해 지지되는 영역에 배치되는 와이어 본딩부로 되는 배선 패턴을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제 7항에 있어서, 상기 지지 시트를, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하여 형성한 베이스 시트의 한쪽의 면에, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료로 이루어지는, 상기 캐비티로 되는 관통부를 가지는 프레임 형상 시트를 접착하여 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판의 제조 방법에 있어서,
    와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하고, 한쪽의 면상에 본딩 지지층으로 되는 칸막이부를 설치함으로써 캐비티를 구획·형성한 지지 시트를 형성하고,
    상기 캐비티에, 이 배선 기판이 탑재된 반도체 소자를 외부 접속 단자를 통해서 실장했을 때의 열응력을 완화하는 재료를 지지 시트의 표면과 일면이 되도록 충전하여 완충층을 형성하고,
    이 완충층을 형성한 지지 시트의 표면에 금속박을 피착한 후,
    이 금속박을 에칭하여, 일단측이 상기 완충층에 의해 지지되는 영역에 배치되는 랜드로 되고, 타단측이 상기 본딩 지지층에 의해 지지되는 영역에 배치되는 와이어 본딩부로 되는 배선 패턴을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  10. 제 9항에 있어서, 상기 지지 시트를, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료를 사용하여 형성한 베이스 시트의 한쪽의 면에, 와이어 본딩시에 본딩 지지가 가능한 탄성률을 가지는 재료로 이루어지는, 상기 캐비티로 되는 관통부를 가지는 프레임 형상 시트를 접착하여 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 전극 형성면에 전극이 형성된 반도체 소자와,
    이 반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 배선 기판과,
    상기 반도체 소자의 전극과 상기 배선 기판의 와이어 본딩부 사이를 전기적으로 접속하는 본딩 와이어로 구성되고,
    상기 랜드는 이 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한
    상기 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지되어 있는 것을 특징으로 하는 반도체 장치.
  12. 삭제
  13. 제 11항에 있어서, 상기 반도체 소자는 복수의 전극이 전극 형성면상의 주연부에 배치된 것이고, 상기 배선 기판은 상기 와이어 본딩부가 상기 제 2 면상의 주연부에 복수 배치되고, 또한 상기 랜드는 이 와이어 본딩부가 배치된 영역의 내측에 복수 배치된 것이고, 상기 배선 기판은 상기 반도체 소자의 전극 형성면 상으로서 전극의 내측 영역상에 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  14. 제 11항에 있어서, 상기 반도체 소자는 복수의 전극이 전극 형성면의 중앙 영역에 배치된 것이고, 상기 배선 기판은 상기 제 l 면으로부터 제 2 면으로 관통하는 개구부를 가지고, 상기 와이어 본딩부가 상기 제 2 면상의 이 개구부의 주연부에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 외측에 복수 배치된 것이고, 상기 배선 기판은 상기 반도체 소자의 전극 형성면상으로서 전극의 외측 영역상에 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제 11항에 있어서, 상기 배선 기판은 상기 완충층과 상기 본딩 지지층이 이 본딩 지지층과 동등한 탄성률을 가지는 베이스 지지층에 의해 지지되어 있고, 이 베이스 지지층의 측이 상기 제 1 면을 구성하고, 상기 완충층과 상기 본딩 지지층의 측이 상기 제 2 면을 구성하고 있는 것을 특징으로 하는 반도체 장치.
  16. 제 11항에 있어서, 상기 배선 기판은 상기 제 2 면상에 형성된 배선 패턴의 평면 형상이 굴곡된 곡선으로 형성된 것을 특징으로 하는 반도체 장치.
  17. 전극 형성면에 전극이 형성된 반도체 소자를 복수개 설치된 반도체 웨이퍼를 준비하는 공정과,
    반도체 소자의 전극 형성면에 접합되는 제 1 면과, 이 제 1 면과는 반대측의 제 2 면을 가지고, 이 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치된 개개의 배선 기판을 준비하는 공정과,
    상기 전극이 노출되도록, 개개의 배선 기판을 각 반도체 소자에 대응하여 상기 반도체 웨이퍼상에 탑재하는 공정과,
    상기 전극과 상기 배선 기판의 본딩부 사이를 본딩 와이어를 사용하여 전기적으로 접속하는 공정과,
    상기 전극, 상기 본딩부 및 상기 본딩 와이어부를 포함하는 영역을 수지로 밀봉하는 공정과,
    상기 밀봉 수지로 밀봉된 개소에서 또한 인접하는 반도체 소자간의 절단선을 따라 상기 반도체 웨이퍼를 절단하여 개개의 반도체 장치로 분리하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서, 상기 수지 밀봉의 공정의 후에, 각 배선 기판의 랜드에 외부 접속 단자를 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 17항에 있어서, 상기 배선 기판의 랜드는 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지된 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 17항에 있어서, 상기 반도체 웨이퍼 전극 형성면에는, 각 반도체 소자마다 복수의 전극이 당해 반도체 소자의 주연부에 배치된 것이고, 또한 상기 개개의 배선 기판은 상기 와이어 본딩부가 상기 제 2 면상의 주연부에 복수 배치되고, 또한 상기 랜드는 이 와이어 본딩부가 배치된 영역의 내측에 복수 배치된 것이고, 상기 각 배선기판은 상기 반도체 웨이퍼의 전극 형성면상의, 각 반도체 소자의 전극의 내측 영역상에 탑재되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 1 면으로부터 이 제 1 면과는 반대측의 제 2 면까지 관통하는 복수의 개구부가 격자상으로 배열된 대판(大判)의 배선 기판으로서, 각 개구부의 주위 영역에 개개의 배선 기판이 형성되고, 개개의 배선 기판은 상기 제 1 면이 반도체 소자의 전극 형성면에 접합되는 면이 되고, 제 2 면상에는 배선 패턴이 형성되고, 이 배선 패턴에 일단에 외부 접속 단자를 접합하기 위한 랜드가 설치되고, 타단에 본딩 와이어가 접속되는 와이어 본딩부가 설치되어 이루어지는, 상기 대판의 배선 기판을 준비하는 공정과,
    전극 형성면의 중앙 영역에 전극이 형성된 개개의 반도체 소자를 준비하는 공정과,
    개개의 반도체 소자를, 개구부로부터 상기 전극이 노출되도록, 상기 대판의 배선 기판상에 개개의 배선 기판에 대응하여 탑재하는 공정과,
    반도체 소자의 상기 전극과 배선 기판의 본딩부 사이를 본딩 와이어를 사용하여 전기적으로 접속하는 공정과,
    상기 전극, 상기 본딩부 및 상기 본딩 와이어부를 포함하는 영역을 수지로 밀봉하는 공정과,
    상기 밀봉 수지로 밀봉된 개소에서 또한 인접하는 반도체 소자간의 절단선을 따라 상기 대판의 배선 기판을 절단하고, 개개의 반도체 장치로 분리하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 21항에 있어서, 상기 수지 밀봉의 공정의 후에, 각 배선 기판의 랜드에 외부 접속 단자를 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 21항에 있어서, 상기 배선 기판의 랜드는 배선 기판이 탑재된 반도체 소자가 외부 접속 단자를 통해서 실장될 때에 발생하는 열응력을 완화하는 완충층에 의해 지지되고, 또한 와이어 본딩부는 와이어 본딩가능한 탄성률을 가지는 본딩 지지층에 의해 지지된 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제 21항에 있어서, 상기 각 반도체 소자는 복수의 전극이 당해 반도체 소자의 중앙 영역에 배치된 것이고, 상기 각 배선 기판의 상기 와이어 본딩부는 상기 제 2 면상의 각 개구부의 주연부에 복수 배치되고, 상기 랜드는 이 와이어 본딩부가 배치된 영역의 외측에 복수 배치된 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-7003519A 1998-08-03 1999-08-03 배선 기판, 그 제조 방법 및 반도체 장치 KR100374661B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21885198 1998-08-03
JP98-218851 1998-08-03

Publications (2)

Publication Number Publication Date
KR20010024377A KR20010024377A (ko) 2001-03-26
KR100374661B1 true KR100374661B1 (ko) 2003-03-04

Family

ID=49515841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7003519A KR100374661B1 (ko) 1998-08-03 1999-08-03 배선 기판, 그 제조 방법 및 반도체 장치

Country Status (1)

Country Link
KR (1) KR100374661B1 (ko)

Also Published As

Publication number Publication date
KR20010024377A (ko) 2001-03-26

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US7745943B2 (en) Microelectonic packages and methods therefor
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR960004562B1 (ko) 반도체 장치 패키지
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
US6677219B2 (en) Method of forming a ball grid array package
JP2017147272A (ja) 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP2005005709A (ja) チップ積層パッケージ、連結基板及びチップ連結方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JPH09312355A (ja) 半導体装置とその製造方法
US6455786B1 (en) Wiring board and manufacturing method thereof and semiconductor device
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR100374661B1 (ko) 배선 기판, 그 제조 방법 및 반도체 장치
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2000243875A (ja) 半導体装置
KR100533761B1 (ko) 반도체패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100369501B1 (ko) 반도체패키지
JP3405718B2 (ja) 半導体装置
US20070194435A1 (en) Semiconductor device and method of manufacturing the same
KR20020057516A (ko) 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
KR20090076618A (ko) 하이 핀 구조의 반도체 패키지 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee