JP2002124623A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002124623A JP2002124623A JP2000323311A JP2000323311A JP2002124623A JP 2002124623 A JP2002124623 A JP 2002124623A JP 2000323311 A JP2000323311 A JP 2000323311A JP 2000323311 A JP2000323311 A JP 2000323311A JP 2002124623 A JP2002124623 A JP 2002124623A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- lead frame
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】高放熱を特長とする金属板付きリードフレーム
を使用した半導体装置と、高密度化を特長とする半導体
素子搭載用配線テープを用いた半導体装置とを用いて、
両者の利点を融合させた半導体装置を得る。 【解決手段】リードフレーム３に貼り合わされる金属板
７の片面に第１の半導体素子４を設け、これをボンディ
ングワイヤ２及びリードフレーム３を通じて第１の半導
体装置として機能させる。一方、金属板７の反対側に
は、絶縁材料から成るテープ基材の片面に銅箔で配線回
路を形成し、この配線回路の一端部に半導体接続用のボ
ンディングパットを形成するとともに、他端部に半田ボ
ール取付用パッドを形成し、さらに半導体素子とワイヤ
ボンディングなどの電気的接続を行うための接続用ウイ
ンドウホール部を形成した半導体素子搭載用配線テープ
１０の下部に接着剤を介して第２の半導体素子８を設け
て構成したＢＧＡ構造の第２の半導体装置を、半導体固
定材９を介して搭載する。
を使用した半導体装置と、高密度化を特長とする半導体
素子搭載用配線テープを用いた半導体装置とを用いて、
両者の利点を融合させた半導体装置を得る。 【解決手段】リードフレーム３に貼り合わされる金属板
７の片面に第１の半導体素子４を設け、これをボンディ
ングワイヤ２及びリードフレーム３を通じて第１の半導
体装置として機能させる。一方、金属板７の反対側に
は、絶縁材料から成るテープ基材の片面に銅箔で配線回
路を形成し、この配線回路の一端部に半導体接続用のボ
ンディングパットを形成するとともに、他端部に半田ボ
ール取付用パッドを形成し、さらに半導体素子とワイヤ
ボンディングなどの電気的接続を行うための接続用ウイ
ンドウホール部を形成した半導体素子搭載用配線テープ
１０の下部に接着剤を介して第２の半導体素子８を設け
て構成したＢＧＡ構造の第２の半導体装置を、半導体固
定材９を介して搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
絶縁層を介して金属板を貼り合わせた半導体装置及び半
導体素子搭載用配線テープ及びそれを用いた半導体装置
に係わり、特に放熱性を必要とする半導体素子を搭載し
た半導体装置に関するものである。
絶縁層を介して金属板を貼り合わせた半導体装置及び半
導体素子搭載用配線テープ及びそれを用いた半導体装置
に係わり、特に放熱性を必要とする半導体素子を搭載し
た半導体装置に関するものである。
【０００２】
【従来の技術】半導体素子の高密度化、高速化にともな
って放熱性を高めた半導体装置の開発が盛んになってい
る。
って放熱性を高めた半導体装置の開発が盛んになってい
る。
【０００３】放熱性を高めるために、放熱板として機能
する金属板をリードフレームの厚さ方向に積層するが、
特に予め接着剤を塗布した金属板を用意し、これを所定
の形状に打ち抜きながらリードフレームに貼り合わせる
方式は、金属板を低コストでリードフレームに貼り合わ
せることが可能であり、現在この方式による半導体装置
の生産を量産中である。
する金属板をリードフレームの厚さ方向に積層するが、
特に予め接着剤を塗布した金属板を用意し、これを所定
の形状に打ち抜きながらリードフレームに貼り合わせる
方式は、金属板を低コストでリードフレームに貼り合わ
せることが可能であり、現在この方式による半導体装置
の生産を量産中である。
【０００４】図３はそのようにして貼り合わされたリー
ドフレームを使用した半導体装置の代表例である。リー
ドフレーム３に対し、その中央部を塞ぐように、接着剤
６を塗布した金属板７を貼り合わせ、その金属板７の中
心部に半導体固定材５にて半導体素子４を搭載し、ボン
ディングワイヤ２にてリードフレーム３との電気的接続
を図っている構造である。
ドフレームを使用した半導体装置の代表例である。リー
ドフレーム３に対し、その中央部を塞ぐように、接着剤
６を塗布した金属板７を貼り合わせ、その金属板７の中
心部に半導体固定材５にて半導体素子４を搭載し、ボン
ディングワイヤ２にてリードフレーム３との電気的接続
を図っている構造である。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
装置に対する最近のニーズは、さらに高放熱化、高密度
化が必要とされてきている。この点に関し、上記リード
フレームを使用した半導体装置では、半導体素子搭載用
配線テープを用いた半導体装置に比較して、多ピン、高
密度化に不利である。
装置に対する最近のニーズは、さらに高放熱化、高密度
化が必要とされてきている。この点に関し、上記リード
フレームを使用した半導体装置では、半導体素子搭載用
配線テープを用いた半導体装置に比較して、多ピン、高
密度化に不利である。
【０００６】そこで、本発明の目的は、上記課題を解決
し、高放熱を特長とする金属板付きリードフレームを使
用した第１の半導体装置と、高密度化を特長とする半導
体素子搭載用配線テープを用いた第２の半導体装置とを
用いて、両者の利点を融合させた半導体装置を提供する
ことにある。
し、高放熱を特長とする金属板付きリードフレームを使
用した第１の半導体装置と、高密度化を特長とする半導
体素子搭載用配線テープを用いた第２の半導体装置とを
用いて、両者の利点を融合させた半導体装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【０００８】（１）請求項１に記載の発明は、リードフ
レームに絶縁層を介して放熱性を得るための金属板を貼
り合わせた半導体装置用リードフレームを使用した半導
体装置において、リードフレームに貼り合わされる金属
板の片面に第１の半導体素子を設け、前記第１の半導体
素子をボンディングワイヤ及びリードフレームを通じて
第１の半導体装置として機能させ、一方、金属板の反対
側には、絶縁材料から成るテープ基材の片面に銅箔で配
線回路を形成し、この配線回路の一端部に半導体接続用
のボンディングパットを形成するとともに、他端部に半
田ボール取付用パッドを形成し、さらに半導体素子とワ
イヤボンディングなどの電気的接続を行うための接続用
ウインドウホール部を形成した半導体素子搭載用配線テ
ープの下部に接着剤を介して第２の半導体素子を設けて
構成したＢＧＡ構造の第２の半導体装置を搭載したこと
を特徴とする。
レームに絶縁層を介して放熱性を得るための金属板を貼
り合わせた半導体装置用リードフレームを使用した半導
体装置において、リードフレームに貼り合わされる金属
板の片面に第１の半導体素子を設け、前記第１の半導体
素子をボンディングワイヤ及びリードフレームを通じて
第１の半導体装置として機能させ、一方、金属板の反対
側には、絶縁材料から成るテープ基材の片面に銅箔で配
線回路を形成し、この配線回路の一端部に半導体接続用
のボンディングパットを形成するとともに、他端部に半
田ボール取付用パッドを形成し、さらに半導体素子とワ
イヤボンディングなどの電気的接続を行うための接続用
ウインドウホール部を形成した半導体素子搭載用配線テ
ープの下部に接着剤を介して第２の半導体素子を設けて
構成したＢＧＡ構造の第２の半導体装置を搭載したこと
を特徴とする。
【０００９】かかるスタックドパッケージの構造とする
ことにより、高放熱を特長とする金属板付きリードフレ
ームを使用した第１の半導体装置と、高密度化を特長と
する半導体素子搭載用配線テープを用いた第２の半導体
装置とを用いて、両者の利点を融合させた半導体装置、
即ち高放熱でかつ高密度の半導体装置を得ることができ
る。
ことにより、高放熱を特長とする金属板付きリードフレ
ームを使用した第１の半導体装置と、高密度化を特長と
する半導体素子搭載用配線テープを用いた第２の半導体
装置とを用いて、両者の利点を融合させた半導体装置、
即ち高放熱でかつ高密度の半導体装置を得ることができ
る。
【００１０】（２）請求項２に記載の発明は、請求項１
記載の半導体装置において、前記第１の半導体素子がＡ
ＳＩＣ用の半導体素子であり、前記第２の半導体素子が
ＳＲＡＭ用の半導体素子であることを特徴とする。
記載の半導体装置において、前記第１の半導体素子がＡ
ＳＩＣ用の半導体素子であり、前記第２の半導体素子が
ＳＲＡＭ用の半導体素子であることを特徴とする。
【００１１】（３）請求項３に記載の発明は、請求項１
又は２記載の半導体装置において、リードフレームを通
じて機能させる前記第１の半導体素子上に、更に別の機
能をもつ第３の半導体素子を設け、１台のパッケージに
３種類の半導体素子を設けたことを特徴とする。
又は２記載の半導体装置において、リードフレームを通
じて機能させる前記第１の半導体素子上に、更に別の機
能をもつ第３の半導体素子を設け、１台のパッケージに
３種類の半導体素子を設けたことを特徴とする。
【００１２】（４）請求項４に記載の発明は、請求項３
記載の半導体装置において、前記第３の半導体素子がフ
ラッシュメモリ用の半導体素子であることを特徴とす
る。
記載の半導体装置において、前記第３の半導体素子がフ
ラッシュメモリ用の半導体素子であることを特徴とす
る。
【００１３】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１４】＜実施形態１＞図１に第１の実施形態を示
す。図示するように、従来例と同様に、リードフレーム
３に接着剤６から成る絶縁層を介して金属板７を貼り合
わせた半導体装置用リードフレームを使用し、そのリー
ドフレームに貼り合わされる金属板７の片面に第１の半
導体素子４、ここではＡＳＩＣ（application specific
IC ）用の半導体素子を設け、該第１の半導体素子４を
ボンディングワイヤ２及びリードフレーム３を通じて第
１の半導体装置として機能させるように構成する。
す。図示するように、従来例と同様に、リードフレーム
３に接着剤６から成る絶縁層を介して金属板７を貼り合
わせた半導体装置用リードフレームを使用し、そのリー
ドフレームに貼り合わされる金属板７の片面に第１の半
導体素子４、ここではＡＳＩＣ（application specific
IC ）用の半導体素子を設け、該第１の半導体素子４を
ボンディングワイヤ２及びリードフレーム３を通じて第
１の半導体装置として機能させるように構成する。
【００１５】一方、金属板７の反対側には、第２の半導
体素子８、ここではＳＲＡＭ（Static RAM）用の半導体
素子、を設けたＢＧＡ構造の第２の半導体装置を搭載す
る。即ち、絶縁材料であるポリイミド樹脂から成るテー
プ基材の片面に銅箔で配線回路を形成し、この配線回路
の一端部に半導体接続用のボンディングパットを形成す
るとともに、他端部に半田ボール取付用パッドを形成
し、さらに半導体素子とワイヤボンディングなどの電気
的接続を行うための接続用ウインドウホール部を形成
し、以て半導体素子搭載用配線テープ（配線回路付きテ
ープ）１０を構成する。この半導体素子搭載用配線テー
プ１０に対し、その下部に接着剤を介して第２の半導体
素子８を搭載し、その第２の半導体素子８の素子電極と
半導体接続用のボンディングパットとを、上記接続用ウ
インドウホール部を利用してボンディングワイヤ１２に
より結線し電気的に接続した後、その電気的接続部を封
止樹脂１３で封止し、上記半田ボール取付用パッドに半
田ボール１１を搭載することにより、ＢＧＡ構造の第２
の半導体装置を構成する。このＢＧＡ構造の第２の半導
体装置を、上記金属板７の反対側に、半導体固定材９を
介して固定して搭載する。
体素子８、ここではＳＲＡＭ（Static RAM）用の半導体
素子、を設けたＢＧＡ構造の第２の半導体装置を搭載す
る。即ち、絶縁材料であるポリイミド樹脂から成るテー
プ基材の片面に銅箔で配線回路を形成し、この配線回路
の一端部に半導体接続用のボンディングパットを形成す
るとともに、他端部に半田ボール取付用パッドを形成
し、さらに半導体素子とワイヤボンディングなどの電気
的接続を行うための接続用ウインドウホール部を形成
し、以て半導体素子搭載用配線テープ（配線回路付きテ
ープ）１０を構成する。この半導体素子搭載用配線テー
プ１０に対し、その下部に接着剤を介して第２の半導体
素子８を搭載し、その第２の半導体素子８の素子電極と
半導体接続用のボンディングパットとを、上記接続用ウ
インドウホール部を利用してボンディングワイヤ１２に
より結線し電気的に接続した後、その電気的接続部を封
止樹脂１３で封止し、上記半田ボール取付用パッドに半
田ボール１１を搭載することにより、ＢＧＡ構造の第２
の半導体装置を構成する。このＢＧＡ構造の第２の半導
体装置を、上記金属板７の反対側に、半導体固定材９を
介して固定して搭載する。
【００１６】上記のように構成することにより、高放熱
を特長とする金属板付きリードフレームを使用した第１
の半導体装置と、高密度化を特長とする半導体素子搭載
用配線テープを用いた第２の半導体装置とを用いて、両
者の利点を融合させたスタックド型の半導体装置の製造
が可能となった。
を特長とする金属板付きリードフレームを使用した第１
の半導体装置と、高密度化を特長とする半導体素子搭載
用配線テープを用いた第２の半導体装置とを用いて、両
者の利点を融合させたスタックド型の半導体装置の製造
が可能となった。
【００１７】＜実施形態２＞図２に第２の実施形態を示
す。これは金属板付きリードフレームに搭載した上記第
１の半導体素子４上にさらに別の種類の第３の半導体素
子４’を設け、その素子電極をボンディングワイヤ２’
によりリードフレーム３のインナーリードに接続したス
タックド型半導体装置を示す。ここでは、例として、金
属板７上に第１の半導体素子４としてカスタム用のＡＳ
ＩＣ用の半導体素子を搭載し、さらにその上に第３の半
導体素子４’としてフラッシュメモリ用の半導体素子を
設け、ＢＧＡタイプの第２の半導体素子８にはＳＲＡＭ
用の半導体素子を使用した。
す。これは金属板付きリードフレームに搭載した上記第
１の半導体素子４上にさらに別の種類の第３の半導体素
子４’を設け、その素子電極をボンディングワイヤ２’
によりリードフレーム３のインナーリードに接続したス
タックド型半導体装置を示す。ここでは、例として、金
属板７上に第１の半導体素子４としてカスタム用のＡＳ
ＩＣ用の半導体素子を搭載し、さらにその上に第３の半
導体素子４’としてフラッシュメモリ用の半導体素子を
設け、ＢＧＡタイプの第２の半導体素子８にはＳＲＡＭ
用の半導体素子を使用した。
【００１８】このように１台のパッケージに３種類の半
導体素子を設けたスタックド型構造とすることにより、
より高密度の放熱化に対応したマルチチップ半導体装置
が得られる。
導体素子を設けたスタックド型構造とすることにより、
より高密度の放熱化に対応したマルチチップ半導体装置
が得られる。
【００１９】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００２０】（１）請求項１又は２に記載の半導体装置
においては、リードフレームに貼り合わされる金属板の
片面に第１の半導体素子（例えばＡＳＩＣ用の半導体素
子）を設け、前記第１の半導体素子をボンディングワイ
ヤ及びリードフレームを通じて第１の半導体装置として
機能させ、一方、金属板の反対側には、絶縁材料から成
るテープ基材の片面に銅箔で配線回路を形成し、この配
線回路の一端部に半導体接続用のボンディングパットを
形成するとともに、他端部に半田ボール取付用パッドを
形成し、さらに半導体素子とワイヤボンディングなどの
電気的接続を行うための接続用ウインドウホール部を形
成した半導体素子搭載用配線テープの下部に接着剤を介
して第２の半導体素子（例えばＳＲＡＭ用半導体素子）
を設けて構成したＢＧＡ構造の第２の半導体装置を搭載
する。
においては、リードフレームに貼り合わされる金属板の
片面に第１の半導体素子（例えばＡＳＩＣ用の半導体素
子）を設け、前記第１の半導体素子をボンディングワイ
ヤ及びリードフレームを通じて第１の半導体装置として
機能させ、一方、金属板の反対側には、絶縁材料から成
るテープ基材の片面に銅箔で配線回路を形成し、この配
線回路の一端部に半導体接続用のボンディングパットを
形成するとともに、他端部に半田ボール取付用パッドを
形成し、さらに半導体素子とワイヤボンディングなどの
電気的接続を行うための接続用ウインドウホール部を形
成した半導体素子搭載用配線テープの下部に接着剤を介
して第２の半導体素子（例えばＳＲＡＭ用半導体素子）
を設けて構成したＢＧＡ構造の第２の半導体装置を搭載
する。
【００２１】従って、このスタックドパッケージの構造
によれば、高放熱を特長とする金属板付きリードフレー
ムを使用した第１の半導体装置と、高密度化を特長とす
る半導体素子搭載用配線テープを用いた第２の半導体装
置とを用いて、両者の利点を融合させた半導体装置、即
ち高放熱でかつ高密度の半導体装置を得ることができ
る。
によれば、高放熱を特長とする金属板付きリードフレー
ムを使用した第１の半導体装置と、高密度化を特長とす
る半導体素子搭載用配線テープを用いた第２の半導体装
置とを用いて、両者の利点を融合させた半導体装置、即
ち高放熱でかつ高密度の半導体装置を得ることができ
る。
【００２２】（２）また請求項３又は４に記載の発明に
よれば、リードフレームを通じて機能させる上記第１の
半導体素子上に、更に別の機能をもつ第３の半導体素子
（例えばフラッシュメモリ用の半導体素子）を設け、１
台のパッケージに３種類の半導体素子を設けた構成とし
ているので、更に高密度で、高放熱の半導体装置を得る
ことができる。
よれば、リードフレームを通じて機能させる上記第１の
半導体素子上に、更に別の機能をもつ第３の半導体素子
（例えばフラッシュメモリ用の半導体素子）を設け、１
台のパッケージに３種類の半導体素子を設けた構成とし
ているので、更に高密度で、高放熱の半導体装置を得る
ことができる。
【図１】本発明の半導体装置を示す概略断面図である。
【図２】本発明の３チップ内蔵マルチチップ半導体装置
を示す概略断面図である。
を示す概略断面図である。
【図３】従来構造の金属板内蔵型半導体装置を示す概略
断面図である。
断面図である。
１ 封止樹脂 ２、２’ ボンディングワイヤ ３ リードフレーム ４ 第１の半導体素子 ４’ 第３の半導体素子 ６ 接着剤 ７ 金属板 ８ 第２の半導体素子 １０ 半導体素子搭載用配線テープ １１ 半田ボール １２ ボンディングワイヤ １３ 封止樹脂
Claims (4)
- 【請求項１】リードフレームに絶縁層を介して金属板を
貼り合わせた半導体装置用リードフレームを使用した半
導体装置において、 リードフレームに貼り合わされる金属板の片面に第１の
半導体素子を設け、前記第１の半導体素子をボンディン
グワイヤ及びリードフレームを通じて第１の半導体装置
として機能させ、 一方、前記金属板の反対側には、絶縁材料から成るテー
プ基材の片面に銅箔で配線回路を形成し、この配線回路
の一端部に半導体接続用のボンディングパットを形成す
るとともに、他端部に半田ボール取付用パッドを形成
し、さらに半導体素子とワイヤボンディングなどの電気
的接続を行うための接続用ウインドウホール部を形成し
た半導体素子搭載用配線テープの下部に接着剤を介して
第２の半導体素子を設けて構成したＢＧＡ構造の第２の
半導体装置を搭載したことを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、前記
第１の半導体素子がＡＳＩＣ用の半導体素子であり、前
記第２の半導体素子がＳＲＡＭ用の半導体素子であるこ
とを特徴とする半導体装置。 - 【請求項３】請求項１又は２記載の半導体装置におい
て、リードフレームを通じて機能させる前記第１の半導
体素子上に、更に別の機能をもつ第３の半導体素子を設
け、１台のパッケージに３種類の半導体素子を設けたこ
とを特徴とする半導体装置。 - 【請求項４】請求項３記載の半導体装置において、前記
第３の半導体素子がフラッシュメモリ用の半導体素子で
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323311A JP2002124623A (ja) | 2000-10-18 | 2000-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000323311A JP2002124623A (ja) | 2000-10-18 | 2000-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124623A true JP2002124623A (ja) | 2002-04-26 |
Family
ID=18801005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000323311A Withdrawn JP2002124623A (ja) | 2000-10-18 | 2000-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124623A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332549A (ja) * | 2002-05-17 | 2003-11-21 | Fuji Photo Film Co Ltd | 実装構造および撮像装置 |
| DE102004038989A1 (de) * | 2004-08-10 | 2005-12-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| US8426951B2 (en) | 2010-01-28 | 2013-04-23 | Samsung Electronics Co., Ltd. | Multi-chip package having frame interposer |
-
2000
- 2000-10-18 JP JP2000323311A patent/JP2002124623A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332549A (ja) * | 2002-05-17 | 2003-11-21 | Fuji Photo Film Co Ltd | 実装構造および撮像装置 |
| DE102004038989A1 (de) * | 2004-08-10 | 2005-12-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| US8426951B2 (en) | 2010-01-28 | 2013-04-23 | Samsung Electronics Co., Ltd. | Multi-chip package having frame interposer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710695A (en) | Leadframe ball grid array package | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP2009295959A (ja) | 半導体装置及びその製造方法 | |
| JP2014512688A (ja) | フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| TWI648834B (zh) | 半導體封裝結構及其製作方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| TWI292213B (ja) | ||
| JPH0777258B2 (ja) | 半導体装置 | |
| JP4653383B2 (ja) | パッケージ化半導体装置およびその製作方法 | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2002124623A (ja) | 半導体装置 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH04144162A (ja) | 半導体装置 | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2004247669A (ja) | 半導体装置の実装構造 | |
| KR20060068971A (ko) | 적층 패키지 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| TW484221B (en) | A dual chip package and the wafer level packaging method | |
| JP4241408B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |