JPH03123067A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH03123067A JPH03123067A JP1260988A JP26098889A JPH03123067A JP H03123067 A JPH03123067 A JP H03123067A JP 1260988 A JP1260988 A JP 1260988A JP 26098889 A JP26098889 A JP 26098889A JP H03123067 A JPH03123067 A JP H03123067A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- fpc
- leads
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 238000005304 joining Methods 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｒ’ｒｉｎＬｅ
ｄ Ｃ１ｒｃｕｉｔ）を介して半導体チップを搭載する
リードフレーム及びこのリードフレームを用いた半導体
装置に関する。
ｄ Ｃ１ｒｃｕｉｔ）を介して半導体チップを搭載する
リードフレーム及びこのリードフレームを用いた半導体
装置に関する。
（従来技術）
リードフレームのリード幅やリード間隔は、プレス打ち
抜きあるいはエツヂング加工で用いるリードフレーム材
の板厚しによって限定され、リード幅やリード間隔は０
．６Ｌ程度が限界とされている。
抜きあるいはエツヂング加工で用いるリードフレーム材
の板厚しによって限定され、リード幅やリード間隔は０
．６Ｌ程度が限界とされている。
そのため、リードフレームよりも高密度化が可能なＦＰ
Ｃを用いたリードフレームが提案されている。このリー
ドフレー１１は、半導体チップ搭載部にＦＰＣを用い、
ＦＰＣのアウターリード部をリードフレームのリードに
接続したものである。
Ｃを用いたリードフレームが提案されている。このリー
ドフレー１１は、半導体チップ搭載部にＦＰＣを用い、
ＦＰＣのアウターリード部をリードフレームのリードに
接続したものである。
ＦＰＣと半導体チップとの間は一括ボンディングによっ
て接続する場合と、ワイヤボンディングによって接続す
る場合とがある。
て接続する場合と、ワイヤボンディングによって接続す
る場合とがある。
また、ＦＰＣとリードフレームとの間は、ＦＰＣのアウ
ターリードをリードフレームのリードにそのままボンデ
ィングする場合と、ワイヤボンディングによって接続す
る場合とがある。
ターリードをリードフレームのリードにそのままボンデ
ィングする場合と、ワイヤボンディングによって接続す
る場合とがある。
（発明が解決しようとする課題）
ＦＰＣとリードフレームとを接続する際、アウターリー
ドをそのまま接続する場合は、アウターリードの先端を
ベースフィルムから外方へ突出させて設けるため、取り
扱い時にアウターリードの変形がおきやすいという問題
点がある。
ドをそのまま接続する場合は、アウターリードの先端を
ベースフィルムから外方へ突出させて設けるため、取り
扱い時にアウターリードの変形がおきやすいという問題
点がある。
また、ワイヤボンディングによって接続する場合は、半
導体チップとＦＰＣとの間、ＦＰＣとリードフレームと
の間をそれぞれ接続しなければならず。
導体チップとＦＰＣとの間、ＦＰＣとリードフレームと
の間をそれぞれ接続しなければならず。
２度ワイヤボンディングしなければならないという煩わ
しさがある。
しさがある。
そこで、本発明は上記問題点に鑑みてなされたものであ
り、その目的とするところは、リードフレームに接続す
るＦｌ）Ｃのアウターリードの変形がおきにくく、リー
ドフレームとの間で確実な接続ができるリードフレーム
及びこのリードフレームを用いた半導体装置を提供する
にある。
り、その目的とするところは、リードフレームに接続す
るＦｌ）Ｃのアウターリードの変形がおきにくく、リー
ドフレームとの間で確実な接続ができるリードフレーム
及びこのリードフレームを用いた半導体装置を提供する
にある。
（課題を解決するための手段）
本発明は」―配回的を達成するため次の構成をそなえる
。
。
すなわち、半導体チップ搭載部に１♂１）０を用い、Ｆ
ｌ）Ｃのアウターリードをリードに接続して成るリード
フレームにおいて、アウターリードを前記リードの一方
の面に接合して接続するとともに、前記ＦＰＣの半導体
チップ搭載面と反対側のベースフィルムに放熱板または
グランドブレーンとしての金属板を設けたことを特徴と
する。また、半導体装置については、前記リードフレー
ムに半導体チップを搭載し、半導体チップと前記導体パ
ターンとをワイヤボンディングし、半導体チップを樹脂
対１■；シて成ることを特徴とする。
ｌ）Ｃのアウターリードをリードに接続して成るリード
フレームにおいて、アウターリードを前記リードの一方
の面に接合して接続するとともに、前記ＦＰＣの半導体
チップ搭載面と反対側のベースフィルムに放熱板または
グランドブレーンとしての金属板を設けたことを特徴と
する。また、半導体装置については、前記リードフレー
ムに半導体チップを搭載し、半導体チップと前記導体パ
ターンとをワイヤボンディングし、半導体チップを樹脂
対１■；シて成ることを特徴とする。
（作用）
リードフレームに接続するＦＰＣのアウターリードがベ
ースフィルムに支持されているからリードフレームにア
ウターリードを接続する際アウターリードを位置決めし
て接続することができ、ベースフィルムに金属板を設け
たことにより、放熱性を向−１ニさせることができかつ
グランド電位とすることによって半導体装置の電気的特
性を向−１ニさせることができる。
ースフィルムに支持されているからリードフレームにア
ウターリードを接続する際アウターリードを位置決めし
て接続することができ、ベースフィルムに金属板を設け
たことにより、放熱性を向−１ニさせることができかつ
グランド電位とすることによって半導体装置の電気的特
性を向−１ニさせることができる。
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第１図は本発明に係るリードフレームに半導体チップを
搭載した状態を示す断面図である。図で１０はリードフ
レームのリードで、向がい合ったリード１０の先端間に
は、半導体チップを搭載するためのＦＰＣ１，２を接合
する間隔をあけている。
搭載した状態を示す断面図である。図で１０はリードフ
レームのリードで、向がい合ったリード１０の先端間に
は、半導体チップを搭載するためのＦＰＣ１，２を接合
する間隔をあけている。
ＦＰＣ１２は電気的絶縁性を有するベースフィルムコ４
−ヒにリード１ｏのパターンにしたがって導体パターン
１６を設けたもので、導体パターン１６には、ダインボ
ンディング部１７、ワイヤボンディング部１８、アウタ
ーリード１９を設ける。
−ヒにリード１ｏのパターンにしたがって導体パターン
１６を設けたもので、導体パターン１６には、ダインボ
ンディング部１７、ワイヤボンディング部１８、アウタ
ーリード１９を設ける。
導体パターン１６はベースフィルム１４上に銅箔等の導
体部を形成した後、エツチング等によって形成したもの
で、導体パターン１６はアウターリード１９部分を含め
てすべてベースフィルム１４に支持されている。
体部を形成した後、エツチング等によって形成したもの
で、導体パターン１６はアウターリード１９部分を含め
てすべてベースフィルム１４に支持されている。
導体パターン１６は銅箔のままで用いてもよいし、耐環
境性を向１−させるため金、銀、錫、また（ ５ ） は錫合金等のめっきを施してもよい。なお、ワイヤボン
ディング部１８にはボンディング性を確実に）るため、
あらかじめ金あるいは銀めっきを施しておくのがよい。
境性を向１−させるため金、銀、錫、また（ ５ ） は錫合金等のめっきを施してもよい。なお、ワイヤボン
ディング部１８にはボンディング性を確実に）るため、
あらかじめ金あるいは銀めっきを施しておくのがよい。
ＦＰＣ１２のアウターリード１９は低温合金接合によっ
て、リード１０の先端下面に一括してボンディングする
。２０が合金接合部である。なお、合金接合によるほか
、導電性接着剤を用いる方法等も利用できる。また、リ
ードフレームが銅系材料の場合、ＦＰＣの導体パターン
を銅箔によって形成した場合、銅−銅圧着法によって接
合することも可能である。
て、リード１０の先端下面に一括してボンディングする
。２０が合金接合部である。なお、合金接合によるほか
、導電性接着剤を用いる方法等も利用できる。また、リ
ードフレームが銅系材料の場合、ＦＰＣの導体パターン
を銅箔によって形成した場合、銅−銅圧着法によって接
合することも可能である。
なお、第１図に示す例では合金接合に加えて接着剤２２
を用いて接合することにより、Ｆｌ）Ｃ１２の接合をよ
り確実にしている。
を用いて接合することにより、Ｆｌ）Ｃ１２の接合をよ
り確実にしている。
２４はベースフィルム１４の下面に放熱板として接合し
た金属板である。
た金属板である。
」二頭実施例のＦＰＣ１２が接合されてなるリードフレ
ームは、ＦＰＣ１２に設けられるアウターリード１９が
ベースフィルム１４に支持されているか（６） らアウターリード１９とリード１０との接続の際にアウ
ターリード１９の位置決めが正確にでき確実な接続がで
きる。また、リード１０間にＦｒ１Ｃ１２が介在してい
ることによって、リードフレームを移送する等の取り扱
い時におけるリード１０等の変形を防止できるという効
果がある。
ームは、ＦＰＣ１２に設けられるアウターリード１９が
ベースフィルム１４に支持されているか（６） らアウターリード１９とリード１０との接続の際にアウ
ターリード１９の位置決めが正確にでき確実な接続がで
きる。また、リード１０間にＦｒ１Ｃ１２が介在してい
ることによって、リードフレームを移送する等の取り扱
い時におけるリード１０等の変形を防止できるという効
果がある。
上記リードフレームを用いて半導体装置を製造する際は
、ＦＰＣ１２のダイボンディング部１７に半導体チップ
２６を接合した後、半導体チップ２６とワイヤボンディ
ング部１８とをワイヤボンディングし、半導体チップ２
６、ＦＰＣ１２、ボンディングワイヤ等の所要範囲を樹
脂封止する。
、ＦＰＣ１２のダイボンディング部１７に半導体チップ
２６を接合した後、半導体チップ２６とワイヤボンディ
ング部１８とをワイヤボンディングし、半導体チップ２
６、ＦＰＣ１２、ボンディングワイヤ等の所要範囲を樹
脂封止する。
ワイヤボンディング技術はきわめて微細なパターンに対
してボンディングできるレベルにあるから、ＦＰＣ１２
に設ける導体パターン１６が微細パターンであっても容
易にワイヤボンディングすることができる。
してボンディングできるレベルにあるから、ＦＰＣ１２
に設ける導体パターン１６が微細パターンであっても容
易にワイヤボンディングすることができる。
また、金属板２４をベースフィルム１４に接合したこと
により半導体装置の熱放散性を向」ニさせることができ
る。
により半導体装置の熱放散性を向」ニさせることができ
る。
第２図はベースフィルム１４のｆ面に金属板２４を接合
する他の例を示す。この実施例では金属板２４と導体パ
ターンＪ６のグランド線路とをビア２８を介して接続し
、金属板２４をグランド電位にすることを特徴とする。
する他の例を示す。この実施例では金属板２４と導体パ
ターンＪ６のグランド線路とをビア２８を介して接続し
、金属板２４をグランド電位にすることを特徴とする。
また、半導体チップ２６は金属板２４に直接接合して放
熱性を向」−させている。
熱性を向」−させている。
この実施例の場合は、金属板２４が放熱板として作用す
ると同時にグランドプレーンとして作用することにより
半導体装置の高速性、高周波特性等の電気的特性を向」
ニさせることができる。
ると同時にグランドプレーンとして作用することにより
半導体装置の高速性、高周波特性等の電気的特性を向」
ニさせることができる。
なお、」二頭リードフレー１１を用いて半導体装置を製
造する場合、ＦＰＣ］、 ２をあがらしめリードに接続
したリードフレームに対して半導体チップ２６を搭載す
る方法と、まずｌ”ＩＩＣＩ ２に半導体チップ２６を
搭載してワイヤボンディングし、この半導体チップ２６
を接続したＦＰＣ１２をリード１０に接続する方法があ
る。
造する場合、ＦＰＣ］、 ２をあがらしめリードに接続
したリードフレームに対して半導体チップ２６を搭載す
る方法と、まずｌ”ＩＩＣＩ ２に半導体チップ２６を
搭載してワイヤボンディングし、この半導体チップ２６
を接続したＦＰＣ１２をリード１０に接続する方法があ
る。
ＦＰＣ１２に半導体チップ２６を接続してからリードに
接続する方法の場合は、ＦＰＣ１２に半導体チップ２６
を接続した状態で半導体チップ２６の特性試験をあらか
じめ行うことができるという利点があり、これによって
良品のみを搭載することができるという取り扱いが可能
となる。この場合、アウターリード１９とリード１０と
は一括ボンディングができ、アウターリード１９が変形
しないようベースフィルムによって支持されていること
と、アウターリード１９はワイヤボンディング１８とく
らべて比較的リードの配設密度が低くなることから確実
なボンディングができるという利点がある。
接続する方法の場合は、ＦＰＣ１２に半導体チップ２６
を接続した状態で半導体チップ２６の特性試験をあらか
じめ行うことができるという利点があり、これによって
良品のみを搭載することができるという取り扱いが可能
となる。この場合、アウターリード１９とリード１０と
は一括ボンディングができ、アウターリード１９が変形
しないようベースフィルムによって支持されていること
と、アウターリード１９はワイヤボンディング１８とく
らべて比較的リードの配設密度が低くなることから確実
なボンディングができるという利点がある。
以」二、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではなく
１種々のタイプの半導体装置に同様に適用できるもので
あって、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんのことである。
したが、本発明はこの実施例に限定されるものではなく
１種々のタイプの半導体装置に同様に適用できるもので
あって、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんのことである。
（発明の効果）
上述したように、本発明に係るリードフレームによれば
、ＦＰＣとリードとの接続が確実にでき、（９） 金属板を付設したことによって半導体装置の放熱性を向
上させることができ、また金属板をグランド電位にする
ことによって半導体装置の電気的特性を向上させること
ができる等の著効を奏する。
、ＦＰＣとリードとの接続が確実にでき、（９） 金属板を付設したことによって半導体装置の放熱性を向
上させることができ、また金属板をグランド電位にする
ことによって半導体装置の電気的特性を向上させること
ができる等の著効を奏する。
第１図は本発明に係るリードフレームに半導体チップを
搭載した例を示す説明図、第２図は他の実施例を示す説
明図である。 １０・・・リード、１２・・・ＦＰＣ１］４・・・ベー
スフィルム、１６・・・導体パターン、１７・・・ダイ
ボンディング部、Ｉ８・・・ワイヤボンディング部、１
９・・・アウターリード、２０・・・合金接合部、２２
・・・接着剤、２４・・・金属板、２６・・・半導体チ
ップ、２８・・・ビア。
搭載した例を示す説明図、第２図は他の実施例を示す説
明図である。 １０・・・リード、１２・・・ＦＰＣ１］４・・・ベー
スフィルム、１６・・・導体パターン、１７・・・ダイ
ボンディング部、Ｉ８・・・ワイヤボンディング部、１
９・・・アウターリード、２０・・・合金接合部、２２
・・・接着剤、２４・・・金属板、２６・・・半導体チ
ップ、２８・・・ビア。
Claims (1)
- 【特許請求の範囲】 １、半導体チップ搭載部にＦＰＣを用い、ＦＰＣのアウ
ターリードをリードに接続して成るリードフレームにお
いて、 アウターリードを前記リードの一方の面に 接合して接続するとともに、 前記ＦＰＣの半導体チップ搭載面と反対側のベースフィ
ルムに放熱板またはグランドプレーンとしての金属板を
設けたことを特徴とするリードフレーム。 ２、請求項１記載のリードフレームに半導体チップを搭
載し、半導体チップと前記導体パターンとをワイヤボン
ディングし、半導体チップを樹脂封止して成ることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260988A JPH03123067A (ja) | 1989-10-05 | 1989-10-05 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260988A JPH03123067A (ja) | 1989-10-05 | 1989-10-05 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123067A true JPH03123067A (ja) | 1991-05-24 |
Family
ID=17355509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260988A Pending JPH03123067A (ja) | 1989-10-05 | 1989-10-05 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123067A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472655A (ja) * | 1990-05-24 | 1992-03-06 | Nippon Steel Corp | 複合リードフレームおよび半導体素子 |
| JPH0515448U (ja) * | 1991-07-31 | 1993-02-26 | 住友金属工業株式会社 | セラミツクパツケージ |
| JPH05114687A (ja) * | 1991-10-23 | 1993-05-07 | Hitachi Cable Ltd | 複合リードフレーム |
| EP0598497A1 (en) * | 1992-11-19 | 1994-05-25 | Shinko Electric Industries Co. Ltd. | Metal-core-type multi-layer lead frame |
| US5442232A (en) * | 1992-12-28 | 1995-08-15 | Kabushiki Kaisha Toshiba | Thin semiconductor package having many pins and likely to dissipate heat |
| JPH0878599A (ja) * | 1994-09-05 | 1996-03-22 | Goto Seisakusho:Kk | 集積回路パッケージ及びその製造方法 |
| JP2008080548A (ja) * | 2006-09-26 | 2008-04-10 | Brother Ind Ltd | 記録装置 |
-
1989
- 1989-10-05 JP JP1260988A patent/JPH03123067A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472655A (ja) * | 1990-05-24 | 1992-03-06 | Nippon Steel Corp | 複合リードフレームおよび半導体素子 |
| JPH0515448U (ja) * | 1991-07-31 | 1993-02-26 | 住友金属工業株式会社 | セラミツクパツケージ |
| JPH05114687A (ja) * | 1991-10-23 | 1993-05-07 | Hitachi Cable Ltd | 複合リードフレーム |
| EP0598497A1 (en) * | 1992-11-19 | 1994-05-25 | Shinko Electric Industries Co. Ltd. | Metal-core-type multi-layer lead frame |
| US5389816A (en) * | 1992-11-19 | 1995-02-14 | Shinko Electric Industries Co., Ltd. | Multi-layer lead frame using a metal-core substrate |
| US5442232A (en) * | 1992-12-28 | 1995-08-15 | Kabushiki Kaisha Toshiba | Thin semiconductor package having many pins and likely to dissipate heat |
| US5652184A (en) * | 1992-12-28 | 1997-07-29 | Kabushiki Kaisha Toshiba | Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat |
| JPH0878599A (ja) * | 1994-09-05 | 1996-03-22 | Goto Seisakusho:Kk | 集積回路パッケージ及びその製造方法 |
| JP2008080548A (ja) * | 2006-09-26 | 2008-04-10 | Brother Ind Ltd | 記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| JP2006060128A (ja) | 半導体装置 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH06302653A (ja) | 半導体装置 | |
| US20050280018A1 (en) | Light-emitting diode | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| JPH03123067A (ja) | リードフレーム及び半導体装置 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3783648B2 (ja) | 配線板及びそれを用いた半導体装置の製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 |