JP2792493B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2792493B2 JP2792493B2 JP7354176A JP35417695A JP2792493B2 JP 2792493 B2 JP2792493 B2 JP 2792493B2 JP 7354176 A JP7354176 A JP 7354176A JP 35417695 A JP35417695 A JP 35417695A JP 2792493 B2 JP2792493 B2 JP 2792493B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- electrical
- semiconductor chip
- test pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はたとえばボールグリ
ッドアレイ（ＢＧＡ）型の半導体装置、特に、その電気
検査に関する。
ッドアレイ（ＢＧＡ）型の半導体装置、特に、その電気
検査に関する。
【０００２】
【従来の技術】従来のＢＧＡ型半導体装置を図５，図６
を参照して説明する。なお、図５の（Ａ），（Ｂ）は上
面図、下面図であり、図６の（Ａ）は断面図である。ま
た、図６の（Ｂ）はプリント配線基板（ＰＣＢ）の上面
図である。厚さ０．１〜２mm、外形寸法２０〜５０mmの
ＰＣＢ１の表面には、銅等よりなる導電配線２が形成さ
れ、ビスマレイミドトリアジン（ＢＴ樹脂）を含浸した
ガラスが敷布されている。また、ＰＣＢ１の上面の素子
搭載部３には半導体チップ４が銀ペーストにより装着さ
れ、この半導体チップ４の電気パッド４ａと導電配線２
のインナリード５とがボンディングワイヤ６によって電
気的に接続されている。半導体チップ４はボンディング
ワイヤ６と共にトランスファモールドによってモールド
樹脂層７によって封止される。
を参照して説明する。なお、図５の（Ａ），（Ｂ）は上
面図、下面図であり、図６の（Ａ）は断面図である。ま
た、図６の（Ｂ）はプリント配線基板（ＰＣＢ）の上面
図である。厚さ０．１〜２mm、外形寸法２０〜５０mmの
ＰＣＢ１の表面には、銅等よりなる導電配線２が形成さ
れ、ビスマレイミドトリアジン（ＢＴ樹脂）を含浸した
ガラスが敷布されている。また、ＰＣＢ１の上面の素子
搭載部３には半導体チップ４が銀ペーストにより装着さ
れ、この半導体チップ４の電気パッド４ａと導電配線２
のインナリード５とがボンディングワイヤ６によって電
気的に接続されている。半導体チップ４はボンディング
ワイヤ６と共にトランスファモールドによってモールド
樹脂層７によって封止される。
【０００３】他方、ＰＣＢ１の裏面においては、直径
０．５〜０．８mmの半田ボール端子８が１．２７mmピッ
チで格子状に配列されており、これら半田ボール端子８
は半田ボールパッド（図示せず）上に形成され、導電配
線９及びビアホール１０を介してＰＣＢ１の表面の導電
配線２に接続されている。
０．５〜０．８mmの半田ボール端子８が１．２７mmピッ
チで格子状に配列されており、これら半田ボール端子８
は半田ボールパッド（図示せず）上に形成され、導電配
線９及びビアホール１０を介してＰＣＢ１の表面の導電
配線２に接続されている。
【０００４】図５、図６のＢＰＧ型半導体装置において
は、実装前にあっては、半田ボール端子８に測定用フロ
ーブを直接当てることにより電気検査を行うことができ
る。
は、実装前にあっては、半田ボール端子８に測定用フロ
ーブを直接当てることにより電気検査を行うことができ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図５、
図６のＢＧＡ型半導体装置においては、実装後において
は、半田ボール端子８が半導体装置と実装基板（図示せ
ず）との間の０．４〜０．８mm程度の空隙に格子状に存
在するので、半田ボール端子８に測定用プローグを当て
ることはできず、従って、電気検査を行うことができな
い。なお、実装後も電気検査を行えるように基板の上面
に１列の電気検査用パッドを設けることが知られている
が（参照：特開平１−２２０８５５号）、電気検査用パ
ッドの配列が効率的でなかった。従って、本発明の目的
は、半導体装置において、実装後も電気検査が行える電
気検査用パッドの効率的な配列を提供するものである。
図６のＢＧＡ型半導体装置においては、実装後において
は、半田ボール端子８が半導体装置と実装基板（図示せ
ず）との間の０．４〜０．８mm程度の空隙に格子状に存
在するので、半田ボール端子８に測定用プローグを当て
ることはできず、従って、電気検査を行うことができな
い。なお、実装後も電気検査を行えるように基板の上面
に１列の電気検査用パッドを設けることが知られている
が（参照：特開平１−２２０８５５号）、電気検査用パ
ッドの配列が効率的でなかった。従って、本発明の目的
は、半導体装置において、実装後も電気検査が行える電
気検査用パッドの効率的な配列を提供するものである。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、基板と、基板の一主面に搭載された半導
体チップとを有する半導体装置において、基板の一主面
上の半導体チップの外周部に配列された複数列の電気検
査用パッドを設けたものである。また、電気検査用パッ
ドを千鳥状に配列する。さらに、基板が複数段に形成さ
れているときに、電気検査用パッドを格段に設ける。こ
れにより、電気検査用パッドが効率よく配列される。
めに本発明は、基板と、基板の一主面に搭載された半導
体チップとを有する半導体装置において、基板の一主面
上の半導体チップの外周部に配列された複数列の電気検
査用パッドを設けたものである。また、電気検査用パッ
ドを千鳥状に配列する。さらに、基板が複数段に形成さ
れているときに、電気検査用パッドを格段に設ける。こ
れにより、電気検査用パッドが効率よく配列される。
【０００７】
【発明の実施の形態】図１、図２は本発明に係るＢＧＡ
型半導体装置の第１の実施の形態を示す。なお、図１の
（Ａ），（Ｂ）は上面図、下面図であり、図２の（Ａ）
は断面図である。また、図２の（Ｂ）はＰＣＢの上面図
である。すなわち、半導体チップ４の外周部のＰＣＢ１
上に２列の電気検査用パッド１１が千鳥状に配列されて
いる。その詳細を図２の（Ｂ）に示すように、各電気検
査用パッド１１はビアホール１０に電気的に接続されて
いる。従って、各電気検査用パッド１１は導電配線２及
びインナリード５を介して半導体チップ４に電気的に接
続されると共に、導電配線９を介して半田ボール端子８
に電気的に接続されている。なお、電気検査用パッド１
１の表面はニッケルもしくは金メッキを施してある。
型半導体装置の第１の実施の形態を示す。なお、図１の
（Ａ），（Ｂ）は上面図、下面図であり、図２の（Ａ）
は断面図である。また、図２の（Ｂ）はＰＣＢの上面図
である。すなわち、半導体チップ４の外周部のＰＣＢ１
上に２列の電気検査用パッド１１が千鳥状に配列されて
いる。その詳細を図２の（Ｂ）に示すように、各電気検
査用パッド１１はビアホール１０に電気的に接続されて
いる。従って、各電気検査用パッド１１は導電配線２及
びインナリード５を介して半導体チップ４に電気的に接
続されると共に、導電配線９を介して半田ボール端子８
に電気的に接続されている。なお、電気検査用パッド１
１の表面はニッケルもしくは金メッキを施してある。
【０００８】このように、図１、図２においては、電気
検査用パッド１１は２列かつ千鳥状にして高密度に配列
されているので、実装後も測定用プローブを電気検査用
パッド１１に当てることにより電気検査できる高密度実
装の効率化を達成できる。なお、図１、図２において
は、電気検査用パッド１１を３列以上にすることもでき
る。また、ＰＣＢ１が多層の場合、各層の段差に電気検
査用パッドを設けることもできる。
検査用パッド１１は２列かつ千鳥状にして高密度に配列
されているので、実装後も測定用プローブを電気検査用
パッド１１に当てることにより電気検査できる高密度実
装の効率化を達成できる。なお、図１、図２において
は、電気検査用パッド１１を３列以上にすることもでき
る。また、ＰＣＢ１が多層の場合、各層の段差に電気検
査用パッドを設けることもできる。
【０００９】図３、図４は本発明に係るＢＧＡ型半導体
装置の第２の実施の形態を示し、キャビティダウン型プ
ラスチックＢＧＡ型半導体装置に適用したものである。
尚、図３の（Ａ），（Ｂ）は上面図、下面図であり、図
４は断面図である。図３、図４においては、３層のＰＣ
Ｂ１ａ，１ｂ，１ｃの中央の貫通孔上にヒートシンク２
１を設け、このヒートシンク２１に半導体チップ４を銀
ペーストにより装着する。半導体チップ４の電気パッド
４ａとＰＣＢ１ｂ，１ｃの導電配線のインナリード（図
示せず）とがボンディングワイヤ６によって電気的に接
続されている。ＰＣＢ１ａ，１ｂ，１ｃ，ヒートシンク
２１によて囲まれたキャビティ２２には液状樹脂２３を
流し込み、半導体チップ４及びボンディングワイヤ６を
蓋２４により封入する。
装置の第２の実施の形態を示し、キャビティダウン型プ
ラスチックＢＧＡ型半導体装置に適用したものである。
尚、図３の（Ａ），（Ｂ）は上面図、下面図であり、図
４は断面図である。図３、図４においては、３層のＰＣ
Ｂ１ａ，１ｂ，１ｃの中央の貫通孔上にヒートシンク２
１を設け、このヒートシンク２１に半導体チップ４を銀
ペーストにより装着する。半導体チップ４の電気パッド
４ａとＰＣＢ１ｂ，１ｃの導電配線のインナリード（図
示せず）とがボンディングワイヤ６によって電気的に接
続されている。ＰＣＢ１ａ，１ｂ，１ｃ，ヒートシンク
２１によて囲まれたキャビティ２２には液状樹脂２３を
流し込み、半導体チップ４及びボンディングワイヤ６を
蓋２４により封入する。
【００１０】さらに、ＰＣＢ１ｂの外周部に電気検査用
パッド２５を設けている。この電気検査用パッド２５は
ビアホール１０ａに電気的に接続されている。従って、
電気検査用パッド２５はＰＣＢ１ｂ上の導電配線及びイ
ンナリードを介して半導体チップ４に電気的に接続され
ると共に、半田ボール端子８に電気的に接続されてい
る。同様に、ＰＣＢ１ｃの外周部に電気検査用パッド２
６を設けている。この電気検査用パッド２５はビアホー
ル１０ｂに電気的に接続されている。従って、電気検査
用パッド２６はＰＣＢ１ｃ上の導電配線及びインナリー
ドを介して半導体チップ４に電気的に接続されると共
に、半田ボール端子８に電気的に接続されている。
パッド２５を設けている。この電気検査用パッド２５は
ビアホール１０ａに電気的に接続されている。従って、
電気検査用パッド２５はＰＣＢ１ｂ上の導電配線及びイ
ンナリードを介して半導体チップ４に電気的に接続され
ると共に、半田ボール端子８に電気的に接続されてい
る。同様に、ＰＣＢ１ｃの外周部に電気検査用パッド２
６を設けている。この電気検査用パッド２５はビアホー
ル１０ｂに電気的に接続されている。従って、電気検査
用パッド２６はＰＣＢ１ｃ上の導電配線及びインナリー
ドを介して半導体チップ４に電気的に接続されると共
に、半田ボール端子８に電気的に接続されている。
【００１１】このように、図３、図４においては、電気
検査用パッド２５，２６はＰＣＢ１ｂ，１ｃの段を跨い
で２列かつ千鳥状にして高密度に配列されているので、
実装後も測定用プローブを電気検査用パッド２５，２６
に当てることにより電気検査できる高密度実装の効率化
を達成できる。また、図３、図４においては、ＰＣＢが
より多層となって内層に多くの配線を設けるようになっ
ても、各端子のメッキ引出線も多層となるので、これを
利用している。従って、無駄な配線の引回し、ビアホー
ルはなく、動作周波数が高い半導体チップ４に特に有効
である。また、各層に電気検査用パッド２５，２６を設
けているので、電源線、接地線、信号線のインダクタン
スの低減にも有効である。
検査用パッド２５，２６はＰＣＢ１ｂ，１ｃの段を跨い
で２列かつ千鳥状にして高密度に配列されているので、
実装後も測定用プローブを電気検査用パッド２５，２６
に当てることにより電気検査できる高密度実装の効率化
を達成できる。また、図３、図４においては、ＰＣＢが
より多層となって内層に多くの配線を設けるようになっ
ても、各端子のメッキ引出線も多層となるので、これを
利用している。従って、無駄な配線の引回し、ビアホー
ルはなく、動作周波数が高い半導体チップ４に特に有効
である。また、各層に電気検査用パッド２５，２６を設
けているので、電源線、接地線、信号線のインダクタン
スの低減にも有効である。
【００１２】なお、上述の実施の形態においては、電気
検査用パッドを用いて半田ボール端子の電気的接続の検
査もできる。
検査用パッドを用いて半田ボール端子の電気的接続の検
査もできる。
【００１３】
【発明の効果】以上説明したように本発明によれば、実
装後も電気検査できる高密度実装の効率化を達成でき
る。
装後も電気検査できる高密度実装の効率化を達成でき
る。
【図１】本発明に係るＢＧＡ型半導体装置の第１の実施
の形態を示し、（Ａ）は上面図、（Ｂ）は下面図であ
る。
の形態を示し、（Ａ）は上面図、（Ｂ）は下面図であ
る。
【図２】本発明に係るＢＧＡ型半導体装置の第１の実施
の形態を示し、（Ａ）は断面図、（Ｂ）はＰＣＢの上面
図である。
の形態を示し、（Ａ）は断面図、（Ｂ）はＰＣＢの上面
図である。
【図３】本発明に係るＢＧＡ型半導体装置の第２の実施
の形態を示し、（Ａ）は上面図、（Ｂ）は下面図であ
る。
の形態を示し、（Ａ）は上面図、（Ｂ）は下面図であ
る。
【図４】本発明に係るＢＧＡ型半導体装置の第２の実施
の形態を示す断面図である。
の形態を示す断面図である。
【図５】従来のＢＧＡ型半導体装置を示し、（Ａ）は上
面図、（Ｂ）は下面図である。
面図、（Ｂ）は下面図である。
【図６】
従来のＢＧＡ型半導体装置を示し、（Ａ）は断
面図、（Ｂ）はプリント配線基板の上面図である。
面図、（Ｂ）はプリント配線基板の上面図である。
１，１ａ，１ｂ，１ｃ…ＰＣＢ ２…電気配線 ３…素子搭載部 ４…半導体チップ ４ａ…電気パッド ５…インナリード ６…ボンディングワイヤ ７…モールド樹脂層 ８…半田ボール端子 ９…導電配線 １０…ビアホール １１…電気検査用パッド ２１…ヒートシンク ２２…キャビティ ２３…液状樹脂 ２４…蓋 ２５，２６…電気検査用パッド
Claims (10)
- 【請求項１】 基板（１）と、 該基板の一主面に搭載された半導体チップ（４）と、 前記基板の一主面上の前記半導体チップの外周部に配列
された複数列の電気検査用パッド（１１）とを具備し、 前記基板が複数段に形成され、前記電気検査用パッドが
該各段に分配されている 半導体装置。 - 【請求項２】 前記電気検査用パッドが千鳥状に配列さ
れた請求項１に記載の半導体装置。 - 【請求項３】 一主面に半田ボール端子（８）が設けら
れた基板（１）と、 該基板の他の主面に搭載された半導体チップ（４）と、 前記基板の他の主面上の前記半導体チップの外周部に配
列され、前記半田ボール端子に電気的に接続された複数
列の電気検査用パッド（１１）とを具備し、 前記基板が複数段に形成され、前記電気検査用パッドが
該各段に分配されている 半導体装置。 - 【請求項４】 前記電気検査用パッドが千鳥状に配列さ
れた請求項３に記載の半導体装置。 - 【請求項５】 前記半田ボール端子と前記電気検査用パ
ッドとの電気的接続が前記基板に設けられたビアホール
（１０）を介して行われた請求項３に記載の半導体装
置。 - 【請求項６】 キャビティ（２２）を形成し外周部に段
差を有する多層基板（１１ａ，１１ｂ，１１ｃ）と、 該多層基板の一方側に前記キャビティを塞ぐように設け
られたヒートシンク（２１）と、 該ヒートシンクの前記キャビティ内に搭載された半導体
チップ（４）と、 前記多層基板の各段差に配列された複数列の電気検査用
パッド（２５，２６）と を具備する半導体装置。 - 【請求項７】 前記電気検査用パッドが千鳥状に配列さ
れた請求項６に記載の半導体装置。 - 【請求項８】 キャビティ（２２）を形成し外周部に段
差を有する多層基板（１１ａ，１１ｂ，１１ｃ）と、 該多層基板の一方側に前記キャビティを塞ぐように設け
られたヒートシンク（２１）と、 該ヒートシンクの前記キャビティ内に搭載された半導体
チップ（４）と、 前記多層基板の他方側に設けられた半田ボール端子
（８）と、 前記多層基板の各段差に配列された、前記半田ボール端
子に電気的に接続された複数列の電気検査用パッド（２
５，２６）とを具備する半導体装置。 - 【請求項９】 前記電気検査用パッドが千鳥状に配列さ
れた請求項８に記載の半導体装置。 - 【請求項１０】 前記半田ボール端子と前記電気検査用
パッドとの電気的接続が前記基板に設けられたビアホー
ル（１０ａ，１０ｂ）を介して行われた請求項８に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354176A JP2792493B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354176A JP2792493B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186195A JPH09186195A (ja) | 1997-07-15 |
| JP2792493B2 true JP2792493B2 (ja) | 1998-09-03 |
Family
ID=18435805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7354176A Expired - Lifetime JP2792493B2 (ja) | 1995-12-28 | 1995-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792493B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638318B2 (ja) * | 1991-02-22 | 1997-08-06 | 日本電気株式会社 | 印刷配線板 |
| JPH05129366A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | 集積回路用ｔａｂ実装構造 |
| JPH08148608A (ja) * | 1994-09-20 | 1996-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体装置用基板 |
-
1995
- 1995-12-28 JP JP7354176A patent/JP2792493B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186195A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6738263B2 (en) | Stackable ball grid array package | |
| KR100524437B1 (ko) | 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6437449B1 (en) | Making semiconductor devices having stacked dies with biased back surfaces | |
| US6753600B1 (en) | Structure of a substrate for a high density semiconductor package | |
| US6084295A (en) | Semiconductor device and circuit board used therein | |
| US20020125042A1 (en) | Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JPH10163406A (ja) | 半導体パッケージングのためのカラム・グリッド・アレーおよび方法 | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP2792493B2 (ja) | 半導体装置 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPS6220707B2 (ja) | ||
| US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
| JPH11163217A (ja) | 半導体装置 | |
| KR100218635B1 (ko) | 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR100195512B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 |