JP2010067647A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010067647A
JP2010067647A JP2008230291A JP2008230291A JP2010067647A JP 2010067647 A JP2010067647 A JP 2010067647A JP 2008230291 A JP2008230291 A JP 2008230291A JP 2008230291 A JP2008230291 A JP 2008230291A JP 2010067647 A JP2010067647 A JP 2010067647A
Authority
JP
Japan
Prior art keywords
layer
region
opening
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008230291A
Other languages
English (en)
Other versions
JP5102726B2 (ja
Inventor
Tomokatsu Utsuki
知克 宇津木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008230291A priority Critical patent/JP5102726B2/ja
Priority to US12/585,022 priority patent/US20100062600A1/en
Publication of JP2010067647A publication Critical patent/JP2010067647A/ja
Application granted granted Critical
Publication of JP5102726B2 publication Critical patent/JP5102726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】第１の再配線層のビア部内にレジスト膜を残存させることなく、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を所望のパターンで形成することができる半導体装置の製造方法を提供する。
【解決手段】第２のレジスト膜３４の第２の再配線層２２が形成される領域に対応する領域Ａに、露光光３８を照射する。続けて、第２のレジスト膜３４の第２の開口部２０ａが形成された領域に対応する領域Ｂに、露光光３８を照射する。領域Ａの内側に在る領域Ｂの第２のレジスト膜３４は多重露光され、露光が深さ方向まで行き渡ることになる。現像処理により露光された第２のレジスト膜３４を除去して、第２のレジスト膜３４を所望の再配線パターンにパターニングする。第２の開口部２０ａ内のレジスト膜３４や、第１のビア部１８ａの凹部内のレジスト膜３４も除去される。
【選択図】図２

Description

本発明は、半導体装置の製造方法に係り、特に、多層再配線構造を有するＷＣＳＰ（ウエハレベル・チップ・サイズ・パッケージ）の製造方法に関する。
従来、半導体集積回路などの半導体チップをパッケージングした集積回路パッケージでは、小型化及び薄型化に対する要求が高まっている。近年、特に薄型化を要求される分野の集積回路パッケージを中心に、半導体チップの表面にバンプと呼ばれる球状の外部接続端子を格子状に配置したＣＳＰ（チップ・サイズ・パッケージ）の開発が進められている。
ウェハプロセスにより半導体ウェハに複数個形成された半導体装置を含む構造体に対して、個片化工程を行うことにより得られるＣＳＰは、ＷＣＳＰ（ウエハレベル・チップ・サイズ・パッケージ）と称されている。近年、ＷＣＳＰにおいても、高集積化のために多層再配線構造が導入されている。この多層再配線構造のＷＣＳＰにあっては、さらなる高集積化のために、各層に対応するビア部が電極パッド上に重なって形成される「スタック構造」が提案されている（特許文献１）。いわゆるスタックドビア構造である。
図８はスタック構造を含むＷＣＳＰの積層構造の一例を示す部分断面図である。電極パッド２個分の部分構造を図示している。１０は半導体ウェハ、１２は電極パッド、１４はパッシベーション膜、１６は第１の絶縁層、１６ａは第１の開口部、１８は第１の再配線層、１８ａは第１のビア部、２０は第２の絶縁層、２０ａは第２の開口部、２２は第２の再配線層、２２ａは第２のビア部、２４は保護膜、２６はポスト電極、２８は半田ボール等の外部接続端子である。このＷＣＳＰの従来の製造方法を以下に説明する。
図９（Ａ）〜（Ｈ）は図８に示すＷＣＳＰの製造工程を示す部分断面図である。電極パッド１個分の部分構造を図示している。多層の再配線層を有するＷＣＳＰの従来の製造方法では、まず、図９（Ａ）に示すように、半導体ウェハ１０の表面に、電極パッド１２を形成する。また、半導体ウェハ１０及び電極パッド１２上に、電極パッド１２の一部が露出するように、パッシベーション膜１４を形成する。
次に、図９（Ｂ）に示すように、半導体ウェハ１０の表面に、例えばスピンコートによって感光性樹脂（例えば、後述するＰＢＯ等）により第１の絶縁層１６を形成する。第１の絶縁層１６を露光現像処理することによって、電極パッド１２の一部を露出させるための第１の開口部１６ａを形成する。
次に、図９（Ｃ）に示すように、電極パッド１２とコンタクトする第１の再配線層１８を形成する。このとき、第１の開口部１６ａ内に形成された第１の再配線層１８は、第１の絶縁層１６の表面より落ち込んだ構造となっている。この部分を第１のビア部１８ａと称する。
ここで、第１の再配線層１８の形成方法を詳しく説明する。まず、第１の絶縁層１６上に、第１のシード層（例えば、Ｔｉ（チタン））、後に第１の再配線層１８となる第１の導電性材料（例えば、Ｃｕ（銅））、第１のレジスト膜を順次堆積する。次に、露光現像によって第１のレジスト膜を所望の再配線パターンにパターニングする。その後、第１の導電性材料をメッキにより成長させて第１の再配線層１８を形成する。最後に、第１のレジスト膜、第１の再配線層１８以外の部分の成長していない第１の導電性材料、第１のシード層の順に順次除去して、第１の再配線層１８を完成させる。
次に、図９（Ｄ）に示すように、第１の再配線層１８の表面に、例えば感光性ＰＢＯ等により第２の絶縁層２０を形成する。第２の絶縁層２０を露光現像処理することによって、第１のビア部１８ａを露出させるための第２の開口部２０ａを形成する。
次に、図９（Ｅ）〜（Ｈ）に示すように、第１の再配線層１８を形成したときと同様にして、第２の再配線層２２を形成する。第２の開口部２０ａ及び第１のビア部１８ａ内に形成された第２の再配線層２２は、第２の絶縁層２０の表面より落ち込んだ構造となっている。この部分を第２のビア部２２ａと称する。
ここで、第２の再配線層２２の形成方法を詳しく説明する。まず、図９（Ｅ）に示すように、第２の絶縁層２０上に、第２のシード層３０（例えば、Ｔｉ）、後に第２の再配線層２２となる第２の導電性材料３２（例えば、Ｃｕ）、第２のレジスト膜３４を順次堆積する。次に、図９（Ｆ）に示すように、マスク３６を用いた露光処理により、第２のレジスト膜３４の第２の再配線層２２が形成される領域に対応して光３８を照射する。
次に、図９（Ｇ）に示すように、現像処理により露光された第２のレジスト膜３４を除去して、第２のレジスト膜３４を所望の再配線パターンにパターニングする。これにより、第２の再配線層２２が形成される領域の第２のレジスト膜３４が除去されて、所望の再配線パターンの第２のレジスト膜３４が形成される。
次に、図９（Ｈ）に示すように、第２の導電性材料３２をメッキにより成長させて第２の再配線層２２を形成する。その後、第２のレジスト膜３４、第２の再配線層２２以外の部分の成長していない第２の導電性材料３２、第２のシード層３０の順に順次除去して、第２の再配線層２２を完成させる。
最後に、図９（Ｉ）に示すように、保護膜２４を貫通するポスト電極２６を介して、第２の再配線層２２に電気的に接続された外部接続端子２８を形成する。まず、第２の再配線層２２に電気的に接続されたポスト電極２６を形成する。次に、第２の絶縁層２０、第２の再配線層２２及びポスト電極２６を覆うように、保護膜２４を形成する。
その後、保護膜２４を切削加工して、ポスト電極２６の表面を露出させる。ポスト電極２６の表面に半田ボール等の外部接続端子２８を形成して、図８に示すＷＣＳＰを得る。なお、更に何層かの再配線層を有する積層構造の場合には、同様にして多層再配線を順次形成した後に、保護膜２４、ポスト電極２６、外部接続端子２８を形成してＷＣＳＰを得る。
特開２００２−２５２３１０号公報
しかしながら、従来の製造方法では、図９（Ｆ）に示すように、露光処理により第２のレジスト膜３４に光３８を照射し、図９（Ｇ）に示すように、現像処理により露光された第２のレジスト膜３４を除去して、所望の再配線パターンにパターニングする際に、図１０及び図１１に示すように、露光現像工程を経たにも拘らず、第１のビア部１８ａ内に第２のレジスト膜３４が一部残存してしまう。
そして、第２のレジスト膜３４が残存すると、第２の導電性材料３２がメッキ時にうまく成長できないという問題が生じる。上記問題の改善策としては、第２のレジスト膜３４に対する露光量を増加させることで、第１のビア部１８ａ内に埋まった第２のレジスト膜３４を除去することが考えられる。
しかしながら、露光量が増加すると、第１のビア部１８ａ内に埋まっていない部分に形成された第２のレジスト膜３４にまで過剰に露光光が照射されてしまう。この場合、所望の露光領域を越えて露光光が照射されてしまい、所望の第２の再配線パターンを形成することが困難になってしまう。
本発明は、上記問題を解決すべく成されたものであり、第１の再配線層のビア部内にレジスト膜を残存させることなく、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を所望のパターンで形成することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために請求項１に記載の発明は、表面に電極パッドが形成された半導体基板上に、前記電極パッド上に形成され前記電極パッドを露出させる第１の開口部を有する第１の絶縁層、前記第１の絶縁層上に形成され前記第１の開口部内に形成された第１のビア部を含む第１の配線層、及び前記第１の配線層上に形成され前記第１のビア部の上方が開口した第２の開口部を有する第２の絶縁層を形成する工程と、前記第２の絶縁層及び露出された前記第１の配線層上に導電性材料を堆積し、該導電性材料上にフォトレジスト膜を堆積する工程と、前記フォトレジスト膜の第２の配線層が形成される領域に対応する第１の領域を露光する工程と、前記フォトレジスト膜の前記第１の領域の内側に在る第２の領域を露光する工程と、前記フォトレジスト膜を現像して露光されたフォトレジスト膜を除去する工程と、上層のフォトレジスト膜が除去された前記導電性材料をメッキにより成長させて、前記第１の配線層及び露出された前記第１の配線層上に、前記第１のビア部の凹部内及び前記第２の開口部内に形成された第２のビア部を含み且つ前記第１の配線層と電気的に接続された第２の配線層を形成する工程と、を含む半導体装置の製造方法であることを特徴とする。
請求項２に記載の発明は、請求項１に記載の半導体装置の製造方法において、前記第２の領域は、前記フォトレジスト膜の前記第２の開口部が形成される領域に対応する領域と等しいか又は該領域の内側に在ることを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の半導体装置の製造方法において、前記各工程を繰り返し行い、前記半導体基板上に３層以上の多層配線層を形成することを特徴とする。
請求項４に記載の発明は、請求項１〜３の何れか１項に記載の半導体装置の製造方法において、何れかの配線層と電気的に接続されるポスト電極を形成する工程と、前記半導体基板の主面表面を覆う絶縁性の保護膜を形成する工程と、前記保護膜の一部を除去して露出させた前記ポスト電極の表面と電気的に接続される外部接続端子を形成する工程と、を更に備えたことを特徴とする。
請求項５に記載の発明は、表面に電極パッドが形成された半導体基板を準備する工程と、前記半導体基板の前記表面上に第１の絶縁層を形成する工程と、前記第１の絶縁層に、前記電極パッドを露出させる第１の開口部を形成する工程と、前記第１の絶縁層上及び前記第１の開口部内部に、前記電極パッドと電気的に接続する第１の再配線層を形成する工程と、前記第１の絶縁層上及び前記第１の再配線層上に第２の絶縁層を形成する工程と、前記第２の絶縁層に、少なくとも前記第１の開口部内部に形成された前記第１の再配線層を露出させる第２の開口部を形成する工程と、前記第２の絶縁層上及び前記第２の開口部内部に、前記第１の再配線層と電気的に接続される第２の再配線層を形成する第２の再配線層形成工程と、を少なくとも有する半導体装置の製造方法において、
前記第２の再配線層形成工程は、前記第２の絶縁層上及び前記第２の開口部内部に前記第１の再配線層と電気的に接続される導電層、及び感光性膜を形成する工程と、前記感光性膜のうち前記第２の再配線層を形成する第１の領域に対して露光光を照射する工程と、前記感光性膜のうち、前記第１の領域の内側であって、前記第１の再配線層上の第２の領域に対して露光光を照射する工程と、前記露光光を照射した前記第１の領域、及び前記第２の領域の感光性膜を除去する工程と、を有することを特徴とする。
本発明の半導体装置の製造方法によれば、第１の再配線層のビア部内にレジスト膜を残存させることなく、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を所望のパターンで形成することができる、という効果がある。
本発明の半導体装置の製造方法は、図９（Ａ）〜（Ｈ）で説明した製造方法の改良に係るものである。以下、図１〜図７を参照して、図８に示すＷＣＳＰについて、本発明の実施の形態に係る製造方法の一例を説明する。図１〜図７は第２のレジスト膜を形成した後の製造工程を示す部分断面図である。各図は電極パッド１個分の部分構造を図示している。第２のレジスト膜を形成する以前の製造工程は、図９（Ａ）〜（Ｅ）に係る製造工程と同様である。このため同じ構成部分には同じ符号を付して説明を省略する。
図１及び図２はレジスト膜を形成した後の露光工程を示す部分断面図である。まず、レジスト膜３４が表面に形成された半導体ウェハ１０の構造について説明する。半導体ウェハ１０の表面には、電極パッド１２が形成されている。半導体ウェハ１０としては、例えばシリコンウェハ等が用いられる。半導体ウェハ１０には、複数の半導体チップが形成されると共に、複数の電極パッド１２が形成されている。複数の電極パッド１２は、半導体ウェハ１０に形成された回路と電気的に接続されている。なお、上述した通り、ここでは電極パッド１個分の部分構造を図示する。電極パッド１２は、例えば、アルミニウム金属等の導電性材料から構成することができる。
半導体ウェハ１０及び電極パッド１２上には、電極パッド１２の一部が露出するように、パッシベーション膜１４が形成されている。パッシベーション膜１４は、例えば、リン珪酸ガラス（ＰＳＧ）、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）等の絶縁性材料から構成することができる。パッシベーション膜１４は、これらの材料を化学気相蒸着（ＣＶＤ）法により成膜した後に、蒸着膜を所定パターンにエッチングすることで形成することができる。
電極パッド１２及びパッシベーション膜１４上には、第１の絶縁層１６が形成されている。第１の絶縁層１６には、電極パッド１２の一部を露出させるための第１の開口部１６ａが形成されている。第１の絶縁層１６は、例えば、ポリマー系の絶縁材料から構成することができる。ポリマー系の絶縁材料としては、露光現像処理が可能な、感光性ポリベンゾオキサゾール（ＰＢＯ）等が好適である。感光性ＰＢＯを用いる場合には、第１の絶縁層１６を露光現像処理することによって、第１の開口部１６ａを形成することができる。
第１の絶縁層１６上には、電極パッド１２と電気的に接続される第１の再配線層１８が形成されている。このとき、第１の開口部１６ａ内に形成された第１の再配線層１８は、第１の絶縁層１６の表面より落ち込んだ構造とされている。この部分を第１のビア部１８ａと称する。第１のビア部１８ａは、中央に凹部を備えた構造となる。第１の再配線層１８は、例えば、銅（Ｃｕ）などの導電性材料から構成することができる。第１の再配線層１８は、後述する第２の再配線層２２と同様に、導電性材料をメッキにより成長させて、所望パターンに形成することができる。
第１の再配線層１８の表面には、第２の絶縁層２０が形成されている。第２の絶縁層２０には、第１のビア部１８ａを露出させるための第２の開口部２０ａが形成されている。第２の絶縁層２０は、例えば、ポリマー系の絶縁材料から構成することができる。ポリマー系の絶縁材料としては、露光現像処理が可能な、感光性ＰＢＯ等が好適である。感光性ＰＢＯを用いる場合には、第２の絶縁層２０を露光現像処理することによって、第２の開口部２０ａを形成することができる。
第１の再配線層１８及び第２の絶縁層２０上には、第２のシード層３０、第２の再配線層２２を形成するための第２の導電性材料３２、及び第２のレジスト膜３４が順次堆積されている。第２のシード層３０は、第２の絶縁層２０の表面に導電性を付与し、第２の絶縁層２０との接着性を高めるための下地金属層である。例えば、チタン（Ｔｉ）又は銅（Ｃｕ）から構成することができる。第２の再配線層２２は、例えば、Ｃｕなどの第２の導電性材料３２から構成することができる。第２のシード層３０、第２の導電性材料３２は、無電解メッキ法、スパッタリング法等により薄膜形成することができる。
第２のレジスト膜３４の表面は、スピンコート法等により平坦化されている。従って、第２の開口部２０ａ内のレジスト膜３４の膜厚は、第２の絶縁層２０上のレジスト膜３４の膜厚よりも大きくなる。また、第１のビア部１８ａの凹部内のレジスト膜３４の膜厚は、第２の開口部２０ａ内のレジスト膜３４の膜厚よりも更に大きくなる。
第２のレジスト膜３４は、第２の再配線層２２をメッキにより所定パターンに形成するためのメッキレジストである。第２のレジスト膜３４には、露光部分が現像により除去されるポジ型フォトレジスト（感光性膜）が用いられている。第２のレジスト膜３４としては、ノボラック型フォトレジストや化学増幅型フォトレジストを使用することができる。
ノボラック型フォトレジストを用いる場合は、露光光には高圧水銀灯のｇ線（波長４３６ｎｍ）やｉ線（波長３６５ｎｍ）を用いることができる。化学増幅型フォトレジストを用いる場合は、露光光にはＫｒＦエキシマレーザから発振されるレーザ光（波長２４８ｎｍ）等を用いることができる。
次に、図１に示すように、遮光性のマスク３６Ａを用いた露光処理により、第２のレジスト膜３４の第２の再配線層２２が形成される領域に対応する領域Ａ（第１の領域）に、露光光３８を照射する。続けて、図２に示すように、遮光性のマスク３６Ｂを用いた露光処理により、第２のレジスト膜３４の第２の開口部２０ａが形成された領域に対応する領域Ｂ（第２の領域）に、露光光３８を照射する。
これにより、領域Ａの内側に在る領域Ｂの第２のレジスト膜３４は多重露光され、レジスト膜３４が厚い領域Ｂについても、露光が深さ方向まで行き渡ることになる。即ち、第２の開口部２０ａ内のレジスト膜３４や、第１のビア部１８ａの凹部内のレジスト膜３４も、露光光３８により十分な露光量で露光され、かつ第２の再配線層２２形成領域以外のレジスト膜３４にまで過剰に露光光が広がることがなくなる。なお、上記の例では、領域Ａの露光後に領域Ｂを露光する例について説明したが、領域Ｂの露光後に領域Ａを露光してもよい。
また、領域Ａの内側であれば、多重露光する領域Ｂは、第２の開口部２０ａが形成される領域に対応する領域よりも広くすることができる。しかしながら、不要に広い領域を多重露光したのでは、所望の再配線パターンを得ることができない。所望の再配線パターンを得るためには、上記の例のように、多重露光する領域Ｂは、第２の開口部２０ａが形成される領域を超えないことが好ましく、第２の開口部２０ａが形成される領域に対応していることがより好ましい。少なくとも、第１のビア部１８ａの凹部内のレジスト膜３４が多重露光されるように領域Ｂを設定する。
次に、露光された第２のレジスト膜３４を現像する。図３はレジスト膜を露光した後の現像工程を示す部分断面図である。図３に示すように、現像処理により露光された第２のレジスト膜３４を除去して、第２のレジスト膜３４を所望の再配線パターンにパターニングする。現像には、通常、強アルカリ性の現像液ＴＭＡＨ（水酸化テトラメチルアンモニウム：Ｎ（ＣＨ３）４ＯＨ）が用いられる。第２の開口部２０ａ内のレジスト膜３４や、第１のビア部１８ａの凹部内のレジスト膜３４も十分に露光されており、完全に除去される。これにより、第２の再配線層２２が形成される領域Ａの第２のレジスト膜３４が完全に除去されて、第２の再配線層２２となる第２の導電性材料３２の表面全面が露出される。
次に、第１の再配線層１８と電気的に接続された第２の再配線層２２を形成する。図４は第２の再配線層の形成工程を示す部分断面図である。図４に示すように、露出された第２の導電性材料３２を無電解メッキ又は電解メッキにより成長させて、第２の再配線層２２の配線パターン部分の導電性材料を厚く形成する。露出された第２の導電性材料３２は、下層に在る第２のシード層３０及びメッキで成長した導電性材料と一体化して、第２の再配線層２２を形成する。
第１の再配線層１８及び第２の絶縁層２０上には、第１の再配線層１８と電気的に接続された第２の再配線層２２が形成される。第１のビア部１８ａの凹部内及び第２の開口部２０ａ内に形成された第２の再配線層２２は、第２の絶縁層２０の表面より落ち込んだ構造とされている。この部分を第２のビア部２２ａと称する。第２のビア部２２ａは、中央に２段に落ち込んだ階段状の凹部を備えた構造となる。これにより、複数のビア部がスタックされたスタックドビア構造が形成される。
その後、図３を参照すれば分かるように、第２のレジスト膜３４、第２の再配線層２２以外の部分の成長していない第２の導電性材料３２、第２のシード層３０の順に順次除去して、第２の再配線層２２を完成させる。即ち、第２のレジスト膜３４と、第２のレジスト膜３４下に在る第２のシード層３０及び第２の導電性材料３２が除去される。
次に、第２の再配線層２２と電気的に接続されたポスト電極２６を形成する。図５及び図６はポスト電極の形成工程を示す部分断面図である。まず、図５に示すように、第２の再配線層２２上に、第２の再配線層２２と電気的に接続された柱状のポスト電極２６を形成する。ポスト電極２６は、Ｃｕ等の導電性材料から構成することができる。次に、第２の絶縁層２０、第２の再配線層２２及びポスト電極２６を覆うように、絶縁性の保護膜２４を形成する。保護膜２４は、例えば、ポリマー系の絶縁材料から構成することができる。ポリマー系の絶縁材料としては、例えばポリイミド等が好適である。次に、図６に示すように、保護膜２４を化学機械研磨法（ＣＭＰ）等により表面から切削加工して、ポスト電極２６の表面を露出させる。これにより、保護膜２４を貫通するポスト電極２６が完成する。
最後に、外部接続端子を形成する。図７は外部接続端子の形成工程を示す部分断面図である。ポスト電極２６の表面は、保護膜２４の表面から露出している。この露出したポスト電極２６の表面に、半田ボールを半田付けして、外部接続端子２８を形成する。これにより、図８に示す構造と同じ構造のＷＣＳＰを得ることができる。また、以上のプロセスにより得られた半導体ウェハ１０を、半導体装置を含む構造体毎に個片化することで、ＣＳＰを得ることができる。
以上説明した通り、本実施の形態では、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を備えたスタックドビア構造を形成するが、第２の再配線層を形成するためのメッキレジストを露光する際に、レジストの厚い部分は多重露光するので露光が深さ方向に行き渡り、現像により第１の再配線層のビア部内（ビア部の凹部内も含む）のメッキレジストを完全に除去することができる。
従って、レジスト残渣によりメッキ成長が阻害されることが無く、第２の再配線層を所望のパターンで形成することができる。即ち、第１の再配線層と第２の再配線層との接触不良により、デバイスとして電気的な接続不良（オープン不良）を生じることがない。
なお、上記の実施の形態では、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を備えたスタックドビア構造を形成する２層構成の例について説明したが、下層の再配線層を第１の再配線層として、これに第２の再配線層をスタックすれば、３層以上の多層再配線構造を形成することが可能となる。
本発明の実施の形態に係る製造方法においてレジスト膜を形成した後の露光工程を示す部分断面図である。 本発明の実施の形態に係る製造方法においてレジスト膜を形成した後の露光工程を示す部分断面図である。 本発明の実施の形態に係る製造方法においてレジスト膜を露光した後の現像工程を示す部分断面図である。 本発明の実施の形態に係る製造方法において第２の再配線層の形成工程を示す部分断面図である。 本発明の実施の形態に係る製造方法においてポスト電極の形成工程を示す部分断面図である。 本発明の実施の形態に係る製造方法においてポスト電極の形成工程を示す部分断面図である。 本発明の実施の形態に係る製造方法において外部接続端子の形成工程を示す部分断面図である。 スタック構造を含むＷＣＳＰの積層構造の一例を示す部分断面図である。 （Ａ）〜（Ｉ）は図８に示すＷＣＳＰの製造方法の一例を示す工程図である。 第１のビア部内に第２のレジスト膜が残存する一例を示す部分断面図である。 第１のビア部内に第２のレジスト膜が残存する他の一例を示す部分断面図である。
符号の説明
１０ 半導体ウェハ
１２ 電極パッド
１４ パッシベーション膜
１６ 第１の絶縁層
１６ａ 第１の開口部
１８ 第１の再配線層
１８ａ 第１のビア部
２０ 第２の絶縁層
２０ａ 第２の開口部
２２ 第２の再配線層
２２ａ 第２のビア部
２４ 保護膜
２６ ポスト電極
２８ 外部接続端子
３０ シード層
３２ 導電性材料
３４ レジスト膜
３６Ａ マスク
３６Ｂ マスク
３８ 光（露光光）

Claims (5)

  1. 表面に電極パッドが形成された半導体基板上に、前記電極パッド上に形成され前記電極パッドを露出させる第１の開口部を有する第１の絶縁層、前記第１の絶縁層上に形成され前記第１の開口部内に形成された第１のビア部を含む第１の配線層、及び前記第１の配線層上に形成され前記第１のビア部の上方が開口した第２の開口部を有する第２の絶縁層を形成する工程と、
    前記第２の絶縁層及び露出された前記第１の配線層上に導電性材料を堆積し、該導電性材料上にフォトレジスト膜を堆積する工程と、
    前記フォトレジスト膜の第２の配線層が形成される領域に対応する第１の領域を露光する工程と、
    前記フォトレジスト膜の前記第１の領域の内側に在る第２の領域を露光する工程と、
    前記フォトレジスト膜を現像して露光されたフォトレジスト膜を除去する工程と、
    上層のフォトレジスト膜が除去された前記導電性材料をメッキにより成長させて、前記第１の配線層及び露出された前記第１の配線層上に、前記第１のビア部の凹部内及び前記第２の開口部内に形成された第２のビア部を含み且つ前記第１の配線層と電気的に接続された第２の配線層を形成する工程と、
    を含む半導体装置の製造方法。
  2. 前記第２の領域は、前記フォトレジスト膜の前記第２の開口部が形成される領域に対応する領域と等しいか又は該領域の内側に在る請求項１に記載の半導体装置の製造方法。
  3. 前記各工程を繰り返し行い、前記半導体基板上に３層以上の多層配線層を形成する請求項１又は２に記載の半導体装置の製造方法。
  4. 何れかの配線層と電気的に接続されるポスト電極を形成する工程と、前記半導体基板の主面表面を覆う絶縁性の保護膜を形成する工程と、前記保護膜の一部を除去して露出させた前記ポスト電極の表面と電気的に接続される外部接続端子を形成する工程と、を更に備えた請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 表面に電極パッドが形成された半導体基板を準備する工程と、
    前記半導体基板の前記表面上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層に、前記電極パッドを露出させる第１の開口部を形成する工程と、
    前記第１の絶縁層上及び前記第１の開口部内部に、前記電極パッドと電気的に接続する第１の再配線層を形成する工程と、
    前記第１の絶縁層上及び前記第１の再配線層上に第２の絶縁層を形成する工程と、
    前記第２の絶縁層に、少なくとも前記第１の開口部内部に形成された前記第１の再配線層を露出させる第２の開口部を形成する工程と、
    前記第２の絶縁層上及び前記第２の開口部内部に、前記第１の再配線層と電気的に接続される第２の再配線層を形成する第２の再配線層形成工程と、
    を少なくとも有する半導体装置の製造方法において、
    前記第２の再配線層形成工程は、
    前記第２の絶縁層上及び前記第２の開口部内部に前記第１の再配線層と電気的に接続される導電層、及び感光性膜を形成する工程と、
    前記感光性膜のうち前記第２の再配線層を形成する第１の領域に対して露光光を照射する工程と、
    前記感光性膜のうち、前記第１の領域の内側であって、前記第１の再配線層上の第２の領域に対して露光光を照射する工程と、
    前記露光光を照射した前記第１の領域、及び前記第２の領域の感光性膜を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2008230291A 2008-09-08 2008-09-08 半導体装置の製造方法 Active JP5102726B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008230291A JP5102726B2 (ja) 2008-09-08 2008-09-08 半導体装置の製造方法
US12/585,022 US20100062600A1 (en) 2008-09-08 2009-09-01 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008230291A JP5102726B2 (ja) 2008-09-08 2008-09-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010067647A true JP2010067647A (ja) 2010-03-25
JP5102726B2 JP5102726B2 (ja) 2012-12-19

Family

ID=41799659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008230291A Active JP5102726B2 (ja) 2008-09-08 2008-09-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100062600A1 (ja)
JP (1) JP5102726B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014534470A (ja) * 2011-10-20 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 垂直集積のためのスタックビア
JP2015133523A (ja) * 2015-04-22 2015-07-23 Tdk株式会社 電子部品
JP2019212934A (ja) * 2019-09-20 2019-12-12 大日本印刷株式会社 表示装置
JP2020136316A (ja) * 2019-02-13 2020-08-31 キオクシア株式会社 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US9646929B2 (en) * 2013-06-13 2017-05-09 GlobalFoundries, Inc. Making an efuse
KR20170026701A (ko) * 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US20210364911A1 (en) * 2020-05-19 2021-11-25 Micron Technology, Inc. Semiconductor device and method of forming the same
KR20220007332A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220014075A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 반도체 패키지
US12009272B2 (en) * 2021-11-15 2024-06-11 Texas Instruments Incorporated Integral redistribution layer for WCSP

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252310A (ja) * 2001-01-30 2002-09-06 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2007109996A (ja) * 2005-10-17 2007-04-26 Casio Comput Co Ltd 配線形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4672023A (en) * 1985-10-21 1987-06-09 Avantek, Inc. Method for planarizing wafers
US4865952A (en) * 1986-09-20 1989-09-12 Mitsubishi Denki Kabushiki Kaisha Method of forming a T-shaped control electrode through an X-ray mask
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
KR0128828B1 (ko) * 1993-12-23 1998-04-07 김주용 반도체 장치의 콘택홀 제조방법
US5753417A (en) * 1996-06-10 1998-05-19 Sharp Microelectronics Technology, Inc. Multiple exposure masking system for forming multi-level resist profiles
US6136689A (en) * 1998-08-14 2000-10-24 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
TWI257136B (en) * 2005-03-16 2006-06-21 Advanced Semiconductor Eng Method for manufacturing a bump of wafer level package
JP5291485B2 (ja) * 2009-02-13 2013-09-18 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2002252310A (ja) * 2001-01-30 2002-09-06 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2007109996A (ja) * 2005-10-17 2007-04-26 Casio Comput Co Ltd 配線形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014534470A (ja) * 2011-10-20 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 垂直集積のためのスタックビア
US10131534B2 (en) 2011-10-20 2018-11-20 Snaptrack, Inc. Stacked vias for vertical integration
JP2015133523A (ja) * 2015-04-22 2015-07-23 Tdk株式会社 電子部品
JP2020136316A (ja) * 2019-02-13 2020-08-31 キオクシア株式会社 半導体装置の製造方法
JP7150632B2 (ja) 2019-02-13 2022-10-11 キオクシア株式会社 半導体装置の製造方法
JP2019212934A (ja) * 2019-09-20 2019-12-12 大日本印刷株式会社 表示装置

Also Published As

Publication number Publication date
US20100062600A1 (en) 2010-03-11
JP5102726B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5102726B2 (ja) 半導体装置の製造方法
US8749065B2 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
JP2002016212A (ja) 半導体装置及びその製造方法
JP5291485B2 (ja) 半導体装置の製造方法
JP2008141021A (ja) 半導体装置及び半導体装置の製造方法
JP4206885B2 (ja) 半導体装置の製造方法
JP2009177072A (ja) 半導体装置及びその製造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2007318143A (ja) 半導体構造体及びその製造方法
JP2019102522A (ja) 半導体装置及び半導体装置の製造方法
JP4645863B2 (ja) 半導体装置の製造方法
TWI677057B (zh) 形成用於接合晶圓之積體電路結構之方法及所產生的結構
JP2000260803A (ja) 半導体装置とその製造方法
US7384873B2 (en) Manufacturing process of semiconductor device
JP2010016224A (ja) 半導体装置および半導体装置の製造方法
US20090020878A1 (en) Semiconductor packages and methods of fabricating the same
JP4506767B2 (ja) 半導体装置の製造方法
JP2000286283A (ja) 半導体装置の製造方法
KR20230031769A (ko) 반도체 디바이스 및 제조 방법
CN111081683B (zh) 形成集成电路结构的方法以及集成电路结构
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP2007258629A (ja) チップサイズパッケージの製造方法
TWI678743B (zh) 半導體線路結構及其製作方法
JP2004172163A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350