JP2005317866A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005317866A JP2005317866A JP2004136420A JP2004136420A JP2005317866A JP 2005317866 A JP2005317866 A JP 2005317866A JP 2004136420 A JP2004136420 A JP 2004136420A JP 2004136420 A JP2004136420 A JP 2004136420A JP 2005317866 A JP2005317866 A JP 2005317866A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- check terminal
- conductive
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電子回路が設けられた半導体を含んでパッケージ化された半導体装置において、少なくとも回路領域における基板10a上に複数の樹脂層(21,22,23,24)が積層して絶縁層が形成され、回路領域において電子回路に接続するように絶縁層中に埋め込まれて配線層((30,31),(32,33),(34,35),(36,37))が形成されている。また、ウェハのスクライブラインであった領域RSLである、回路領域を除く領域において配線層に接続するように絶縁層中に埋め込まれてチェック端子((30a,31a),(32a,33a),(34a,35a),(36a,37a))が形成されている構成とする。
【選択図】図1
Description
図12は上記の電気的チェックを行う工程を示す模式図である。
例えば、静電容量の検査(CT)の場合には、100kHzの電圧が印加された固定電極100上に検査対象のSiP101を戴置し、SiPの表面に形成された端子にプローブ102を押し当てて容量を検出する。
また、例えば抵抗値の検査(RT)の場合には、SiP101の端子に一対のプローブ102を押し当て、電源103により定電流104を供給して抵抗値を検出する。
また、積層前に配線をプローバーで行う場合、配線を形成するCuメッキなどのメタル上にプローブ針で傷を付けることになり、次工程のビアホール接続においてボイドができてしまう要因になることや、傷部分における酸化により金属接合が行われなくなるなどの不具合箇所となってしまう。
また、全層のチェック端子をパッケージの上面に、あるいはビアホールを通して下面に引き出して形成することは、外部出力のI/O数を端子ピッチの制約により容易ではない。
前記半導体装置用の基板がスクライブラインを介して集積されてなるウェハの少なくとも前記スクライブラインの内側の領域において、それぞれ複数の樹脂層と導電層を交互にパターン形成して積層し、複数の前記樹脂層が積層した絶縁層と、前記絶縁層中に埋め込まれて前記電子回路に接続するように複数の前記導電層が積層した配線層とを形成する工程と、前記スクライブラインにおいて前記ウェハを切断して個々の半導体装置とする工程とを有し、前記絶縁層と前記配線層を形成する工程が、いずれかの前記導電層に接続するようにチェック端子を前記スクライブライン上に形成する工程と、前記チェック端子に接続する部分の前記電子回路および/または前記導電層の検査を行う工程とを含む。
ここで、絶縁層と配線層を形成する工程のいずれかの時点で、いずれかの導電層に接続するように、チェック端子をスクライブライン上に形成し、このチェック端子に接続する部分の電子回路および/または導電層の検査を行う。
シリコン基板10aの回路領域においてトランジスタなどの半導体素子を含む電子回路が形成されており、このシリコン基板10aの表面に、電子回路に接続する電極(不図示)が形成されている。
それらを被覆してシリコン基板10a上に酸化シリコンからなる層間絶縁膜20が形成されており、その上層に、少なくとも回路領域において、第1樹脂層21、第2樹脂層22、第3樹脂層23および第4樹脂層24が積層した絶縁層が形成されている。
例えば、第1樹脂層21は上記の回路領域のみに形成されており、第1樹脂層21の形成領域の外側が回路領域を除く領域となり、これはシリコン基板10aを集積してなるウェハのスクライブライン領域RSLに相当する。
この配線層は、不図示の部分でシリコン基板10aの電子回路から取り出された電極に電気的に接続して形成されている。第1導電層(30,31)、第2導電層(32,33)、第3導電層(34,35)および第4導電層(36,37)は、それぞれ、シード層(30,32,34,36)およびCu層(31,33,35,37)から構成されている。
チェック端子は、例えば、導電層と同一の層を含んで形成されており、ここではチェック端子は導電層と同様にCuメッキ用のシード層(30a,32a,34a,36a)とCu層(31a,33a,35a,37a)とを含む構成となっている。
これにより、各チェック端子間に形成されている樹脂層によって、各チェック端子間を十分に絶縁することができる。
また、半導体チップ40を有しても、シリコン基板10aには電子回路が形成されておらず、単なる基板として用いられる構成としてもよい。この場合においても、第1樹脂層21の形成領域が回路領域となり、第1樹脂層21の形成領域の外側が回路領域を除く領域であり、これは即ちウェハのスクライブライン領域RSLに相当するものとする。
バッファ層25を貫通してCuなどからなる導電性ポスト38が形成されている。導電性ポスト38は、例えば第4導電層(36,37)を介して配線層に電気的に接続している。さらにバッファ層25の表面から突出するように導電性ポスト38に接続してバンプ(突起電極)39が形成されている。
まず、図2(a)に示すように、半導体装置用の基板がスクライブラインを介して集積されてなるシリコンウェハ(半導体ウェハ)10に、トランジスタなどの半導体素子を含み、複数の半導体チップに対応する電子回路(不図示)を集積して形成する。さらに、電子回路から取り出すようにシリコンウェハ10の表面に電極(不図示)を形成し、これらを被覆するように、例えばCVD法あるいは熱酸化法などにより、300nm以上の膜厚で酸化シリコンの層間絶縁膜20を形成する。
第1樹脂層としては、例えばポリイミド樹脂、エポキシ樹脂あるいはアクリル樹脂などの感光性樹脂材料を用いて、例えば10〜50μm程度の膜厚でスピンコート法などにより成膜する。例えば感光性ポリイミドの場合には、粘度31.5Pa・sとし、1200rpmで30sで塗布し、90℃で240sのプリベーク処理の後で、110℃で240sのベーキング処理を行う。
例えば、600mJ/cm2の露光量でパターン露光し、現像する。
上記のパターンとして形成するスクライブラインSLの幅については後述する。
ここで、スクライブラインSL領域においては第1チェック端子の形成領域と、第1チェック端子と第1導電層とを接続するための領域を開口し、それ以外の領域を第1レジスト膜R1で被覆しておく。
スクライブラインSL領域においては、第1レジスト膜R1に開口した第1チェック端子の形成領域と、第1チェック端子と第1導電層とを接続するための領域にCu層31を形成する。
例えば、隣接する2つの半導体装置を構成する基板領域CPのそれぞれから接続層30bで引き出されたチェック端子30aがスクライブラインSL上において隣り合うようにレイアウトする場合、チェック端子30aの幅が70μmとすると、チェック端子30aのためにスクライブライン上に必要な幅はそれぞれ100μm程度となり、ダイシングストリートDSの幅を50μmとすると、スクライブラインSL全体の幅は250μm程度とする。
また、隣接する2つの半導体装置から引き出されたチェック端子30aが隣り合わないようにレイアウトする場合には、スクライブラインSL全体の幅が100μm程度となるようにする。
このとき、第2樹脂層22の下層に形成されている第1チェック端子(30a,31a)を被覆し、例えば5μm以上の所定値以上の幅でチェック端子からはみ出すようにして、第2樹脂層22をパターン加工する。
これにより、チェック端子間に形成されている樹脂層によって、チェック端子間を十分に絶縁することができ、また、樹脂層の上層にシード層を形成する際の段切れを防止することができる。
ここで、スクライブラインSL領域においては第2チェック端子の形成領域と、第2チェック端子と第2導電層とを接続するための領域を開口し、それ以外の領域を第2レジスト膜R2で被覆しておく。
導電性ポスト38の形成方法は、従来と同様の行うことができ、例えば、感光性ドライフィルムを貼り合わせ、パターン露光および現像により導電性ポスト用の開口部を形成し、第4導電層を構成するシード層36を一方の電極として銅の電解メッキを行って形成する。高さは100〜150μm、径は150μm程度として、転倒防止のためにアスペクト比を1以下とすることが好ましい。
これにより、各チェック端子間に形成されている樹脂層によって、各チェック端子間を十分に絶縁することができる。
また、スクライブライン領域におけるダイシングストリートは樹脂で被覆しないようにすることで、シリコンウェハの反りを抑制することができる。
スクライブラインにおいて、上記のようにして第1樹脂層21、第2樹脂層22、第3樹脂層23および第4樹脂層24、第1チェック端子(30a,31a)、第2チェック端子部(32a,33a)、第3チェック端子部(34a,35a)および第4チェック端子部(36a,37a)が積層してなるチェック端子領域RCTを除いた領域がダイシングストリートとなる領域であり、その幅Wが50μm以上となるようにする。
上記のようにバッファ層を形成した後、例えば、50〜100℃、15分程度のプリベーク処理を行い、バッファ層材料中の溶剤を気化させてバッファ層を硬化させる。プリベーク処理としては、例えば、温度を変えながら行うプリベーク処理、雰囲気を変えながら行うプリベーク処理が好ましい。
ハンダバンプの印刷の場合には、例えば無鉛ハンダを0.2mmの径で印刷し、260℃以下の温度でリフローしてバンプに成形する。
次に、バンプ39形成面側にダイシングシートを貼り合わせ、図10(b)に示すように、シリコンウェハ10の裏面からダイシングストリートDSの底面まで研削することで、個々のシリコン基板10aに切断する。
あるいは、裏面研削の後、フルカットダイシングにより個片化してもよい。
以上のようにして、図1に示す個片化した半導体装置とする。
例えば、インダクタンスLとなる第1導電層(30、31)の成膜およびパターン形成工程と同じ工程において、Cu層31まで含んでパターン形成されるインダクタンスLの2箇所の端部から接続するように、第1導電層を構成する導電層を図11(a)に示すようにパターン形成して、チェック端子(30a,31a)を形成する。
例えば、第4導電層(36,37)の成膜およびパターン形成工程と同じ工程において、第4導電層(36,37)の端部から接続するように、第4導電層を構成する導電層を図11(b)に示すようにパターン形成して、チェック端子(36a,37a)を形成する。
従って、電子回路および/または導電層に接続するチェック端子をスクライブラインに形成しており、チェック端子をレイアウトする上での困難性が少なく、チェック端子にプローブ針などで傷を付けても問題がない。
(1)チェック端子を形成することで、各導電層の導通や内蔵受動素子の特性および半導体チップの配線チェックを各導電層の形成時に行うことができ、不良品を次工程に持ち越すことがなくなる。
(2)チェック端子をスクライブライン上に形成することで、チェック端子形成によるウェハ上の取り個数の減少を最小に留めることができる。
(3)チェック端子を配線となる導電層と共通の層で形成するので、工程を増やさずにチェック端子を形成することができる。
例えば、チェック端子の形成とこれを用いた検査は、導電層を積層する毎に行ってもよいが、複数層積層させる導電層のうちから1層あるいは2層以上を選択して行うこともでき、必ずしも全ての導電層に対して行う必要なない。
また、シリコン基板上に樹脂層を積層して形成する工程やそれら界面に配線層を形成する工程において、下層あるいは上層の配線層と電気的に接続するような形態となるように電子素子および/または半導体チップを埋め込んで形成してもよい。
また、実施形態においては、樹脂層を4層積層しているが、この層数に限定はなく、2層、3層、あるいは5層以上の積層体としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (22)
- 電子回路が設けられた半導体を含んでパッケージ化された半導体装置であって、
基板と、
少なくとも回路領域における前記基板上に複数の樹脂層が積層して形成された絶縁層と、
前記回路領域において前記電子回路に接続するように前記絶縁層中に埋め込まれて形成された配線層と、
前記回路領域を除く領域において前記配線層に接続するように前記絶縁層中に埋め込まれて形成されたチェック端子と
を有する半導体装置。 - 前記回路領域を除く領域は、前記基板を集積してなるウェハのスクライブラインに相当する
請求項1に記載の半導体装置。 - 前記チェック端子は前記導電層と同一の層を含む
請求項1に記載の半導体装置。 - 前記チェック端子および前記導電層が、Cuメッキ用のシード層とCu層とを含む
請求項3に記載の半導体装置。 - 前記樹脂層は、当該樹脂層の下層に形成されている前記チェック端子を被覆し、所定値以上の幅で前記チェック端子からはみ出して形成されている
請求項1に記載の半導体装置。 - 前記絶縁層の上面に、前記回路領域を除く領域まで被覆して、バッファ層が形成されている
請求項1に記載の半導体装置。 - 前記配線層が複数の導電層が積層されて構成されており、
全ての前記導電層のそれぞれに対して、前記チェック端子が形成されている
請求項1に記載の半導体装置。 - 前記配線層に接続して、受動素子が形成されている
請求項1に記載の半導体装置。 - 前記受動素子として、インダクタンス、静電容量素子および電気抵抗素子の少なくともいずれかが形成されている
請求項8に記載の半導体装置。 - 前記絶縁層中に、前記電子回路が形成された半導体チップが前記配線層に接続して埋め込まれている
請求項1に記載の半導体装置。 - 前記基板に前記電子回路が形成されており、前記基板が前記配線層に接続されている
請求項1に記載の半導体装置。 - 電子回路が設けられた半導体を含んでパッケージ化された半導体装置の製造方法であって、
前記半導体装置用の基板がスクライブラインを介して集積されてなるウェハの少なくとも前記スクライブラインの内側の領域において、それぞれ複数の樹脂層と導電層を交互にパターン形成して積層し、複数の前記樹脂層が積層した絶縁層と、前記絶縁層中に埋め込まれて前記電子回路に接続するように複数の前記導電層が積層した配線層とを形成する工程と、
前記スクライブラインにおいて前記ウェハを切断して個々の半導体装置とする工程と
を有し、
前記絶縁層と前記配線層を形成する工程が、いずれかの前記導電層に接続するようにチェック端子を前記スクライブライン上に形成する工程と、前記チェック端子に接続する部分の前記電子回路および/または前記導電層の検査を行う工程とを含む
半導体装置の製造方法。 - 前記チェック端子と前記導電層が同一の層を含み、前記導電層を形成する工程において、同時に前記チェック端子を形成する
請求項12に記載の半導体装置の製造方法。 - 前記チェック端子と前記導電層がCuメッキ用のシード層とCu層とを含む
請求項13に記載の半導体装置の製造方法。 - 前記チェック端子を形成する工程において、前記チェック端子と前記導電層を接続する接続層を同時に形成する
請求項12に記載の半導体装置の製造方法。 - 前記樹脂層を形成する工程において、当該樹脂層の下層に形成されている前記チェック端子を被覆し、所定値以上の幅で前記チェック端子からはみ出して形成する
請求項12に記載の半導体装置の製造方法。 - 前記前記ウェハを切断する工程の前に、前記絶縁層の上面に、前記回路領域を除く領域まで被覆して、バッファ層を形成する工程をさらに有する
請求項12に記載の半導体装置の製造方法。 - 全ての前記導電層のそれぞれに対して、前記チェック端子を形成して前記電子回路および/または前記導電層の検査を行う
請求項12に記載の半導体装置の製造方法。 - 前記導電層をパターン形成する工程のいずれかにおいて、前記導電層に接続するように受動素子を同時に形成する
請求項12に記載の半導体装置の製造方法。 - 前記受動素子として、インダクタンス、静電容量素子および電気抵抗素子の少なくともいずれかを形成する
請求項19に記載の半導体装置の製造方法。 - 前記樹脂層および前記導電層をパターン形成する工程のいずれかにおいて、前記絶縁層中に、前記電子回路が形成されている半導体チップが前記配線層に接続するように埋め込む
請求項12に記載の半導体装置の製造方法。 - 前記ウェハは前記電子回路が形成された半導体ウェハであり、
前記導電層をパターン形成する工程において、前記半導体ウェハの電子回路に接続するように形成する
請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136420A JP4654598B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136420A JP4654598B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317866A true JP2005317866A (ja) | 2005-11-10 |
JP4654598B2 JP4654598B2 (ja) | 2011-03-23 |
Family
ID=35444946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004136420A Expired - Fee Related JP4654598B2 (ja) | 2004-04-30 | 2004-04-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4654598B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067647A (ja) * | 2008-09-08 | 2010-03-25 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2011249478A (ja) * | 2010-05-25 | 2011-12-08 | Rohm Co Ltd | 半導体装置およびその製造方法ならびに半導体ウエハ |
JP2012079725A (ja) * | 2010-09-30 | 2012-04-19 | Teramikros Inc | 半導体装置及びその製造方法 |
JP2014187336A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187335A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2016178272A (ja) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2017034155A (ja) * | 2015-08-04 | 2017-02-09 | 大日本印刷株式会社 | 表示装置 |
JP2018133587A (ja) * | 2018-04-26 | 2018-08-23 | 大日本印刷株式会社 | 多層配線構造体 |
US11075181B2 (en) | 2018-09-17 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102534733B1 (ko) | 2018-07-31 | 2023-05-19 | 삼성전자 주식회사 | 재배선 구조물을 가지는 팬 아웃 반도체 패키지 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241229A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Comput Eng Corp Ltd | 半導体集積回路装置 |
JPH03266446A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | 半導体装置の製造方法 |
JPH06349976A (ja) * | 1993-06-03 | 1994-12-22 | Nikko Co | 高密度配線基板とその製造方法 |
JPH10303259A (ja) * | 1997-04-28 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2000196021A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | ウエハ―レベルパッケ―ジ及びウエハ―レベルパッケ―ジを用いた半導体装置の製造方法 |
JP2001127256A (ja) * | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | 半導体装置 |
JP2003243570A (ja) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | 電子装置 |
JP2003282790A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004047771A (ja) * | 2002-07-12 | 2004-02-12 | Denso Corp | 半導体装置、その製造方法、及びその検査方法 |
JP2004079701A (ja) * | 2002-08-14 | 2004-03-11 | Sony Corp | 半導体装置及びその製造方法 |
JP2005317867A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置の製造方法 |
-
2004
- 2004-04-30 JP JP2004136420A patent/JP4654598B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241229A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Comput Eng Corp Ltd | 半導体集積回路装置 |
JPH03266446A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | 半導体装置の製造方法 |
JPH06349976A (ja) * | 1993-06-03 | 1994-12-22 | Nikko Co | 高密度配線基板とその製造方法 |
JPH10303259A (ja) * | 1997-04-28 | 1998-11-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2000196021A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | ウエハ―レベルパッケ―ジ及びウエハ―レベルパッケ―ジを用いた半導体装置の製造方法 |
JP2001127256A (ja) * | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | 半導体装置 |
JP2003243570A (ja) * | 2001-12-14 | 2003-08-29 | Fujitsu Ltd | 電子装置 |
JP2003282790A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004047771A (ja) * | 2002-07-12 | 2004-02-12 | Denso Corp | 半導体装置、その製造方法、及びその検査方法 |
JP2004079701A (ja) * | 2002-08-14 | 2004-03-11 | Sony Corp | 半導体装置及びその製造方法 |
JP2005317867A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067647A (ja) * | 2008-09-08 | 2010-03-25 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2011249478A (ja) * | 2010-05-25 | 2011-12-08 | Rohm Co Ltd | 半導体装置およびその製造方法ならびに半導体ウエハ |
JP2012079725A (ja) * | 2010-09-30 | 2012-04-19 | Teramikros Inc | 半導体装置及びその製造方法 |
JP2014187336A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187335A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2016178272A (ja) * | 2014-06-19 | 2016-10-06 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
JP2017034155A (ja) * | 2015-08-04 | 2017-02-09 | 大日本印刷株式会社 | 表示装置 |
JP2018133587A (ja) * | 2018-04-26 | 2018-08-23 | 大日本印刷株式会社 | 多層配線構造体 |
US11075181B2 (en) | 2018-09-17 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
US11626377B2 (en) | 2018-09-17 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4654598B2 (ja) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127516B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4016340B2 (ja) | 半導体装置及びその実装構造、並びにその製造方法 | |
JP4395775B2 (ja) | 半導体装置及びその製造方法 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP4403407B2 (ja) | 半導体装置およびその製造方法 | |
TW200527612A (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
JP4206885B2 (ja) | 半導体装置の製造方法 | |
JP2004165189A (ja) | 半導体装置及びその製造方法 | |
JP4654598B2 (ja) | 半導体装置およびその製造方法 | |
US7902672B2 (en) | Semiconductor device and method of manufacturing same | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
JP4380551B2 (ja) | 半導体装置およびその製造方法 | |
JP4415747B2 (ja) | 半導体装置の製造方法 | |
JP4599834B2 (ja) | 半導体装置およびその製造方法 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP4591100B2 (ja) | 半導体装置およびその製造方法 | |
TWI675387B (zh) | 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置 | |
JP4280979B2 (ja) | 半導体装置及びその実装構造、並びにその製造方法 | |
JP2008300560A (ja) | 半導体装置及びその製造方法 | |
JP4052237B2 (ja) | 半導体装置およびその製造方法 | |
JP4938346B2 (ja) | 半導体装置およびその製造方法 | |
JP2016009745A (ja) | 電子部品、電子部品の製造方法及び電子装置 | |
JP2007103717A (ja) | 半導体装置及びその製造方法 | |
JP2006216769A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |