JP2014187336A - ウエハレベルパッケージ構造およびその製造方法 - Google Patents

ウエハレベルパッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP2014187336A
JP2014187336A JP2013081586A JP2013081586A JP2014187336A JP 2014187336 A JP2014187336 A JP 2014187336A JP 2013081586 A JP2013081586 A JP 2013081586A JP 2013081586 A JP2013081586 A JP 2013081586A JP 2014187336 A JP2014187336 A JP 2014187336A
Authority
JP
Japan
Prior art keywords
resin
substrate
wafer level
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013081586A
Other languages
English (en)
Inventor
Yasuhiro Niima
康弘 新間
Tomoaki Ishigaki
友章 石垣
Kenichiro Kawaji
健一郎 川路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013081586A priority Critical patent/JP2014187336A/ja
Publication of JP2014187336A publication Critical patent/JP2014187336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

【課題】製造コストの安いウエハレベルパッケージ製造方法を提供する。
【解決手段】基板の表面に、配線が形成される溝を含む絶縁性の第１の樹脂をモールドでプレスし固めることにより形成する樹脂形成工程と、
前記第１の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程と、前記第１の樹脂の表面と前記溝に、前記配線の一部となる第１の金属膜を形成する第１の成膜工程と、前記第１の金属膜の表面に、前記配線の一部となる第２の金属膜を形成する第２の成膜工程と、第１の樹脂の上面から下面の間の高さの範囲に切削刃を設置する設置工程と、前記切削刃を走査することにより、少なくとも前記第１の樹脂を切削する切削工程と、を含む、ことを特徴とするウエハレベルパッケージの製造方法。
【選択図】図２３

Description

本発明はウエハレベルパッケージ構造およびその製造方法に関するものである。
近年、コンピュータや移動体通信機器など半導体チップを用いた回路システムに対しては、小型化の要求が非常に高まっている。このような要求を満たすため、半導体チップはそのチップサイズに近いチップサイズパッケージ（ＣＳＰ）に実装されることがある。
ＣＳＰを実現する方法の一つとして、ウエハレベルパッケージ（ＷＬＰ）と呼ばれるパッケージング方法が知られている（特許文献１，２参照）。ＷＬＰは、ダイシングにより個片化する前のシリコンウエハに対して外部端子電極などを形成する方法であり、ダイシングによる個片化は、ＷＬＰの後に行われる。ＷＬＰを用いれば、多数の半導体チップに対して外部端子電極などの形成を同時に行うことができるため、生産性を高めることができると期待されている。
特開２００４−３１９７９２号公報 特開２００７−１５７８７９号公報
しかしながら、ＷＬＰは、内部端子電極を有する基板を製造する前工程以後の工程であり、ボンディングワイヤを用いた一般的なパッケージング方法とは異なり、基板を含む最終製品に仕上げる後工程において一般的にフォトリソグラフィー工程（レジスト塗布、露光、現像、レジスト剥離）が含まれるため、製造コストが高いという問題があった。例えば、特許文献１の図９には、フォトリソグラフィー法によって配線層（１２）をパターニングし、さらに、フォトリソグラフィー法によって絶縁層（２１）をパターニングした後、外部端子電極（３１）を形成する方法が記載されている。また、特許文献２の図３〜図４にも、フォトリソグラフィー法によって配線層（１３）をパターニングし、さらに、フォトリソグラフィー法によって絶縁層（１５）をパターニングした後、外部端子電極（１６）を形成する方法が記載されている。
このような問題は半導体チップのＷＬＰに限らず、微細な内部回路が形成された各種回路基板に外部端子電極を形成する他のケースにおいても生じる問題である。
このため、微細な内部回路が形成された回路基板、特にシリコンウエハにウエハレベルで外部端子電極を形成する、より安価な方法が求められている。
本発明にかかるウエハレベルパッケージ製造方法の代表的な構成は、基板の表面に、配線が形成される溝を含む絶縁性の第１の樹脂をモールドでプレスし固めることにより形成する樹脂形成工程と、第１の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程と、第１の樹脂の表面に、第１の金属配線層となる第１の金属膜を形成する第１の成膜工程と、第１の金属膜の表面に第２の金属膜を形成する第２の成膜工程と、切削刃を設置する設置工程と、切削刃を走査することにより、少なくとも第１の樹脂を切削する切削工程と、を含む、ことを特徴とする。
なお、前記第１の金属配線層は、第１の金属膜と第２の金属膜で構成されている。
上記の第１の樹脂は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分とするとよい。例えば、ダイヤモンド製のバイトなどの切削刃による切削は、切削時の局部発熱で塑性変形を起こさない熱硬化樹脂が望ましい。切削刃の切れ味を良くするためには、適度な弾性率を持ち、応力歪曲線における破断強度が比較的低い樹脂が良好と考えられるからである。例えば、応力に対する歪みは数％以下が好ましく、クレーズ（Ｃｒａｚｅ）が生じにくい、切削刃の絡み付きの少ない材料とするべきだからである。上述の樹脂はいずれも、例えば弾性率が２〜４ＧＰａを示す程度に固く伸びが少ないπ型環状基を含有している。
また、これらの樹脂は、固くて伸びが少ない特性を有することから、これらの樹脂が切削される際、一緒に切断される隣接する金属層との間に、隙間が生じにくい。そのため樹脂が歪むことにより配線を形成する金属層が歪むことが防止されるという顕著な効果を有する。
また、上記の第１の成膜工程は、物理気相成長法によって第１の金属膜を形成してもよい。
また、上記の第２の成膜工程は、電解めっき法によって第２の金属膜を形成してもよい。
上記の基板は、回路及び回路へ信号を入出力する内部端子電極を含む半導体基板であり、溝に成膜された第１の金属配線層は、内部端子電極と、半導体基板のチップに相当する領域内にファンインとして設けられた外部端子電極と、を接続する配線層を形成してよい。
上記の基板は、回路及び回路へ信号を入出力する内部端子電極を含む半導体チップと、半導体チップの少なくとも側面を覆う絶縁性の第２の樹脂とを含み、溝に成膜された第１の金属配線層は、内部端子電極と、半導体チップの領域外の第２の樹脂にファンアウトとして設けられた外部端子電極と、を接続する配線層を形成してよい。
例えば、上記の基板は、ウエハをダイシングした複数のチップを第２の樹脂に再配列した、ファンアウトＷＬＰ用基板である。
本発明によれば、製造コストが安いウエハレベルパッケージの製造方法を提供可能である。
本発明の好ましい実施形態による回路基板（シリコンウエハ）の構造を示す模式的な断面図である。 本発明によって組立てられたパッケージをボール側から見た平面図である。 本発明によって組立てられたパッケージの側面図である。 本発明によるＷＬＰ製造方法を説明する再配線部の平面図である。 本発明によるＷＬＰ製造方法の第１の実施形態を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法を説明する断面図である。 本発明によるＷＬＰ製造方法の第１乃至第３の実施形態に共通のプロセスフローを示すフローチャートである。 図１７のフローチャートに沿って製造されるＷＬＰの変化の一例を示す概略図である。 本発明の各実施形態に利用する各種樹脂および金属の物性値を示す表である。 第１の樹脂としては適さない樹脂（ポリイミド樹脂等）に生じるクレーズ（Ｃｒａｚｅ）の例を示す模式図である。 各種樹脂の応力−歪み曲線を示すグラフである。 切削を微視的に見た模式図である。 本発明によるＷＬＰ製造方法の第２の実施形態を示す図である。 図２３においてＷＬＰ製造方法が完了した結果得られる、ＷＬＰの中間体を示す図である。 本発明によるＷＬＰ製造方法の第３の実施形態を示す図であり、本実施形態で用いる基板の平面図である。 図２５の断面図である。 図２５のファンアウト用ＷＬＰ基板の製造工程を例示する図である。 図２５のファンアウト用ＷＬＰ基板に対して図１７に示したＷＬＰ製造方法を適用して製造した、ＷＬＰの完成体を例示する図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい実施形態による回路基板（シリコンウエハを含む）の構造を示す模式的な断面図である。
図１に示すように、本実施形態によるシリコンウエハ１０は、ウエハ本体である基板１と、基板１の表面に形成されたチップ取り出し電極（内部端子電極）２と、チップ取り出し電極２に電気的に接続された半田ボール（外部端子電極）９とを備えている。基板１は、その後個片化される複数の半導体チップからなる集合基板である。これら半導体チップに形成されている回路は互いに同一である。
基板１の表面は、チップ取り出し電極２が設けられた領域以外のほぼ全面が絶縁性のパッシベーション膜３で覆われている。特に限定されるものではないが、チップ取り出し電極２は例えばアルミニウム（Ａｌ）からなる。チップ取り出し電極２には、後述する配線層と接する表面にメッキ（例えばＮｉ＋Ａｕ）があらかじめ施されていても構わない。尚、本明細書においては、「基板１」と言うときには、チップ取り出し電極２及びパッシベーション膜３を含むことがある。したがって、「基板１の表面」とは、チップ取り出し電極２の表面や、パッシベーション膜３の表面も指すことがある。
これら基板１、チップ取り出し電極２及びパッシベーション膜３からなる部分は、いわゆる前工程（拡散工程）にて作製される部分である。前工程においては、ステッパーなどを用いた極めて高精度なフォトリソグラフィー法によって、回路に関連する極微細な内部配線などが基板上に形成される。これら内部配線の端子となる部分がチップ取り出し電極２である。本実施形態によるシリコンウエハ１０は、その表面にウエハレベルで加工を施すことにより、図１に示す配線層２１，２２及び半田ボール９などを形成するものである。尚、本発明において、外部端子電極は、半田ボール９には限られない。本願発明の特徴の一つである樹脂６は、第１の金属配線層２１（第１の金属配線部）と金属配線層２１（第１の金属配線に物理的に隣接する第２の金属配線部）との電気的な絶縁を確立する。
図２は、本発明により組立てられたパッケージの平面図である。図２においては、半田ボール９が形成された面を表面にして示している。
図３は、本発明により組立てられたパッケージの側面図である。図３においては、半田ボール９が形成された面を上面にして示している。
図１に示すように、基板１の表面には、チップ取り出し電極２とパッシベーション膜３が設けられている。上述の通り、パッシベーション膜３は、基板１の表面のうちチップ取り出し電極２が設けられた領域以外のほぼ全面を覆っている。取り出し電極２は、配線層２１に接続されている。特に限定されるものではないが、配線層２１の厚みとしては１μｍ〜２５μｍ程度とすればよい。
なお、第１の金属配線層２１は複数の金属膜が積層されている構造が好ましい。たとえは、図１の金属配線層２１は、第１の金属膜２１Ａと第２の金属膜２１Ｂの２つの金属膜が積層されている。
特に限定されるものではないが、第１の金属膜は、複数の金属膜が積層されている構造でも構わなく、チタン膜と銅膜の２つの金属膜で構成されている構造が好ましい。特に限定されるものではないが、チタン膜の厚さは１μｍ以下、銅膜の厚さは１μｍ以下とすればよい。
第１の金属配線層２１の平面形状の一例は図４に示されており、特に限定されるものではないが、第１の金属配線層２１の上面のうち、第２の金属配線層２２によって覆われる部分２２ａ以外は、全て保護絶縁膜１１（図１）によって覆われている。本明細書においては、第１の金属配線層２１，第２の金属配線層２２の上面のうち、保護絶縁膜１１によって覆われていない部分を「第１の部分」と呼び、保護絶縁膜１１によって覆われた部分を「第２の部分」と呼ぶことがある。したがって、第１の金属配線層２１は「第１の部分」を有していない。
さらに、図１に示すように、第１の金属配線層２１の端部は、バリア金属配線７及び銅配線８が積層されてなる第２の金属配線層２２に接続されている。特に限定されるものではないが、バリア金属配線７の厚みとしては０．３μｍ程度、銅配線８の厚みとしては１０μｍ程度とすればよい。銅配線８は、アルミ配線であってもよい。第２の金属配線層２２は、半田ボール９の下地となるポスト電極として機能する配線層であり、基板１の表面に対して垂直に設けられている。換言すれば、第１の金属配線層２１のように基板１の表面に沿って延在する部分を有していない。
バリア金属配線７としては、Ｔｉ、Ｃｒ、Ｔａ又はＰｄからなる単層膜、或いは、ＴｉとＮｉの積層膜などを用いることができる。本発明においてバリア金属配線７を設けることは必須でない。
図１に示すように、基板１の表面のうち半田ボール９が形成される領域を除く全面は、保護絶縁膜１１で覆われている。保護絶縁膜１１の材料については特に限定されないが、電気的絶縁性無機物をＰＶＤ法で被膜したものや、液状の有機絶縁材料をキュアなどで固化した材料を用いることが好ましい。
かかる構造により、第１の金属配線層２１の表面のうち、第２の金属配線層２２によって覆われる部分以外は全て保護絶縁膜１１によって覆われることになる。同様に、第２の金属配線層２２の表面のうち、半田ボール９によって覆われる部分（第１の部分）以外は、全て保護絶縁膜１１によって覆われることになる（第２の部分）。
次に、本実施形態によるウエハレベルパッケージの第１の実施形態の製造方法について説明する。
図５〜図１６は、本実施形態によるウエハレベルパッケージの第１の実施形態の製造方法を説明するための工程図である。図５乃至図１０は、図２における左側に示す複数のチップ取り出し電極２がＹ軸方向に展開されている場所の断面図に相当する。図１１乃至図１６は、図２における左側に示すいずれか一つのチップ取り出し電極２及び第１の金属配線層２１並びに半田ボール（外部端子電極）９のＸ軸方向の断面図に相当する。
まず、前工程が完了した基板１を用意し、図５に示すように、その表面を絶縁性の優れた第１の樹脂６で覆う（樹脂塗布工程）。樹脂塗布膜の厚さはとくに限定するものではないが３μｍから２７μｍ程度がのぞましい。本願発明の特徴の一つである第１の樹脂６の材料については、後述する。
次に配線層２１（図１）を形成すべき領域の部分が図６（ｃ）に示す溝２０１ａとなるように樹脂６を溝形成する（樹脂形成工程）。樹脂の形成工程は、所定の大きさの凹凸の面を有するモールド型２００の凹凸面を塗布された樹脂に対して、精確にアライメントされた位置に押しつける。モールド型２００を基板１に押しつけるにあたり基板１に対して平行に押しつけなければならない、なぜならば基板１への力学的ダメージを無くすため均一な圧力にする必要があるからである。同様に基板１の面の平坦性が悪いとモールド型２００と基板１との平行性が保てない為、モールド型２００及び基板１に応力の不均一差から応力集中によりモールド型２００や基板１にダメージを与えることになる。またモールド型２００を樹脂６に押し付ける圧力は樹脂６の粘性によるが、１０ＭＰａ以下が好ましい。モールド型２００を樹脂６に加圧する際にモールド型２００の凹部に空気を巻き込み、樹脂が未充填の場合がある、また空気の巻き込みを防ぐ為、真空中でモールドする場合がある。以上によれば溝幅（再配線幅）は１０μｍ以下の微細な加工が可能となる。
次にモールド型２００を樹脂６に押し付けた状態で、樹脂６に所定の紫外線（波長３００〜４００ｎｍ）を照射して樹脂６を硬化させる。樹脂６に対し紫外線を照射するにあたりモールド型２００を紫外線が透過する材料にする必要がある為、材料は紫外線透過率の高く光学特性の良い石英ガラスが好ましい。
次に硬化反応が完了した樹脂６に対してモールド型２００を離型する。この離型後に基板１上には樹脂６の凹凸形状が完成する。樹脂６の基板１に対する特性としては密着性の良い樹脂である必要があるが、モールド型２００に対しては密着力が大きいと樹脂６からの離型性が悪くなり、離型後モールド型６の凹部に樹脂が残る又は基板１上に樹脂６の突起部が欠損する場合がある。この対策として、モールド型２００に予めシランカップリング剤を介してフッ素系の離型剤を塗布する又はモールド型に超音波振動を与えながら離型する必要がある。
前記の樹脂形成工程は樹脂６を紫外線において硬化させる方法であるが、基板１上の樹脂６をその樹脂６のガラス転移温度以上に昇温させて、樹脂６の粘性を低下させた後に前記と同様に樹脂６をモールド型で押し付ける。その後樹脂をガラス転移温度以下に冷却し、樹脂６を硬化させた後に、モールド型２００を離型させる方法もある。
次に、第１の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる（酸素ドライエッチング工程）。図６（ｃ）に示すモールド型２００の離型後にモールド型２００の凸面と基板表面の間には薄い残膜２０４が基板１の表面上に残ってしまう。その残膜２０４を除去する方法として、図７に示すドライエッチング法である酸素リアクティブイオンエッチング（ＲＩＥ）が上げられる。酸素ドライエッチング２０２の最適な条件としてＲＦパワー１５０Ｗ、チャンバー内のエッチング時圧力３Ｐａが好ましい。以上により溝２０１が形成する（図８）
このようにして第１の金属配線層２１を形成すべき領域の部分の溝２０１を形成し、次に図９（ａ）に示すように、物理気相成長によって第１の金属膜２１Ａを成膜する（第１の成膜工程）。次に、図９（ｂ）に示すように、第１の金属膜２１Ａをめっきシード層として、第１の金属膜２１Ａの表面に第２の金属膜２１Ｂを電解めっき法で成膜し（第２の成膜工程）、第１の金属配線層２１を形成する。
第１の配線層２１となる成膜を形成した後は、切削刃によって基板１の表面に対して平行に切削し、樹脂によって形成された溝２０１の内部にのみ第１の金属配線層２１が残るよう、少なくとも第１の樹脂６上の第１の金属配線層２１を除去する（研削工程）。これによって第１の金属配線層２１が完成する（図１０、図１１参照）。なお、研削工程において第１の樹脂６の一部が切削されてもなんら問題はない。基板１の表面（または裏面）から切削刃までの位置（高さ）について、切削ライン（走査ライン）が、第１の樹脂６の上面から２μｍ〜５μｍ下の位置（高さ）であることが、最も望ましい。
引き続き第２の配線層２２を形成する。第２の配線層２２の形成方法は、図１２に示すように、配線層２２の平面形状に対応する開口部３０１が設けられたメタルマスク３００を用意し、基板１の表面（正確には第１の金属配線層２１の表面）のうち、第２の配線層２２を形成すべき領域が開口部３０１を介して露出するよう、メタルマスク３００を被せる（マスク工程）。
次に、図１３に示すようにメタルマスク３００を被せた状態で、ＰＶＤ法によってバリア金属材料７及び銅配線８をこの順に被着させる（第３の成膜工程）。これにより、メタルマスク３００の開口部３０１を介して露出している基板１の表面（正確には第１の金属配線層２１の表面）、及びメタルマスク３００の上面に、バリア金属材料７及び銅８が堆積した状態となる。
そして、図１４に示すように、メタルマスク３００を前記基板１から剥離すれば（リフトオフ工程）、フォトリソグラフィー法を用いることなく、バリア金属配線７及び銅配線８からなる第２の配線層２２が形成される。
次に、図１５に示すように、半田ボール９を形成すべき部分を除く前記基板１の表面に、電気的な絶縁材料を選択的に被膜する（保護絶縁膜形成工程）。絶縁材料を選択的に供給すると、第１の金属配線層２１の全面と第２の金属配線層２２の側面２２ｓが保護絶縁膜１１によって覆われることになる。絶縁材料を供給する前の段階では、第２の金属配線層２２が基板から最も突出していることから、第２の金属配線層２２を避けるように絶縁材料を選択的に供給すれば、第２の金属配線層２２の上面の全体が絶縁材料によって覆われることはない。なお、保護絶縁膜１１の形成にはスクリーン印刷法を用い流動性を有する絶縁材料を選択的に供給し、キュアを行うことにより固化する方法でも良い。
その後は、第２の金属配線層２２の露出部分に半田を供給しこれを溶融させれば、図１６に示すように半田ボール９が形成される（電極形成工程）。以上により、一連のＷＬＰ工程が完了する。その後は、スクライブラインに沿って基板１をダイシングすれば、個々の半導体チップに個片化することができる（切断工程）。尚、基板１のダイシングは、保護絶縁膜１１を形成した後、半田ボール９を形成する前に行っても構わない。更に、半田ボール９に代えて第２の金属配線層２２のポスト電極を外部端子電極と見做すことも可能である。
以上説明したように、本実施形態によるシリコンウエハ１０の製造方法によれば、２回のＰＶＤ被膜と１回の樹脂形成工程と１回の酸素ドライエッチング工程によって配線層２１，２２が直接形成される。さらに溝２０１の周囲を形成する樹脂６は除去することなくＷＬＰを構成する一部分となる。樹脂６を永久レジストと呼ぶことがある。このため、従来の一般的な方法を用いたＷＬＰと比べて、工程数が１／２以下に減少する。しかも、モールド型２００とマスク３００は安価に大量生産可能であるとともに、モールド型２００及びマスク３００を繰り返し使用することが可能である。これらにより、生産性が高く低コストなシリコンウエハ１０を提供することが可能となる。
（ウエハレベルパッケージ製造方法）
図１７は本発明によるウエハレベルパッケージ製造方法の第２〜第３の実施形態に共通のプロセスフローを示すフローチャートである。尚、前述の第１の実施形態も、図１７のプロセスフローに準じている。図１８は、図１７のフローチャートに沿って製造されるウエハレベルパッケージの変化の一例を示す概略図である。
図１８に示すように、本方法では、基板４５０を用い、基板４５０は例えば半導体基板（例えばシリコンウエハ）としてよい。基板４５０には内部端子電極（チップ取り出し電極）４４２と絶縁体のパッシベーション膜４４４とが配列されている（特に断らない限り、これらを総称して基板４５０と呼ぶ）。
本方法ではまず、かかる基板４５０の表面に凹凸形状の絶縁性の第１の樹脂４５２を形成する第１の樹脂形成工程４００（図１７）を行う。第１の樹脂形成工程４００では、例えば図１８（ａ）に示すように、基板４５０の表面に第１の樹脂４５２を塗布する。第１の樹脂４５２は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分としてよい。
次に図１８（ｂ）〜（ｄ）に示すように、第１の樹脂４５２の一部（内部端子電極４４２の位置）をモールド型２００の凸部に精度良くアライメントを行い、基板４５０に対し平行にモールド型２００を所定の圧力で押し付ける。次にモールド型２００を樹脂６に押し付けた状態で、樹脂６に所定の紫外線をモールド型２００に透過し、樹脂６を硬化させる。次に図１８（ｄ）に示すようにモールド型２００を離型後、樹脂６の残膜２０４が残る為図１８（ｅ）に示すように酸素ドライエッチングによって除去する。図１８（ｆ）に示すように、残存する第１の樹脂４５２Ａの間に溝４５４が形成される。第１の樹脂４５２Ａは「凸」に相当し、溝４５４は「凹」に相当する。基板４５０を視点とすれば、第１の樹脂４５２が有する「凹」は、溝であり孔でもある。これは、図２及び図４が示す配線層２１を絶縁する材である樹脂６の形状から当然に理解できることである。尚、第１の樹脂４５２は、第１の樹脂６と同じである。このように第１の樹脂形成工程４００で形成される第１の樹脂４５２には、溝４５４による高低差すなわち凹凸があればよい。
次に、第１の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程４０１を行う。
本方法では図１７に示すように、酸素ドライエッチング工程４０１の後に、配線の一部となる第１の金属配線層２１を形成する第１の成膜工程４１０および第２の成膜工程４２０を含む。
なお、第１の金属配線層２１は、第１の金属膜２１Ａと第２の金属膜２１Ｂで構成されている。第１の金属膜２１Ａを形成する工程が第１の成膜工程４１０であり、第２の金属膜２１Ｂを形成する工程が第２の成膜工程４２０である。
第１の成膜工程４１０は、物理気相成長法で成膜する。物理気相成長法の例として、スパッタ法、イオンプレーティング法、真空蒸着法があげられる。また、特に限定されるものではないが、第１の金属膜２１Ａは、複数の金属膜が積層されている構造でも構わなく、チタン膜と銅膜の２つの金属膜で構成されている構造が好ましい。特に限定されるものではないが、チタン膜の厚さは１μｍ以下、銅膜の厚さは１μｍ以下とすればよい。
第１の成膜工程４１０の後、第２の成膜工程４２０を実施する。第１の金属膜２１Ａの表面に、第２の金属膜２１Ｂを電解めっき法で成膜する。第１の金属膜２１Ａをめっきシード層として使用する。第２の金属膜２１Ｂは銅が好ましく、銅層の厚さは、１μｍ以上が望ましい。
さらに本方法では、所定の位置に切削刃４９０を設置する設置工程４３０と、切削刃４９０によって第１の金属配線層２１および第１の樹脂を切削して平坦化する切削工程４４０とを含む。これらの工程については、以下の本発明の各実施形態について説明する。
図１９は、本発明の各実施形態に利用する第１の樹脂の各種樹脂の物性値を示す表である。図１９は、第１の樹脂４６０（他の符号が付された「第１の樹脂」も同様）として用いることのできる素材の代表として、フェノール樹脂を含んでいる。尚、ポリイミド樹脂は、フェノール樹脂の比較例である。
切削刃４９０で切削する時、切削される材料が切削刃４９０に抵抗感を受け、よって切削刃４９０が磨耗する原因は、第１に、切削される材料の硬度があり、第２に、材料の粘り（すなわち弾性伸びの大きさ）、がある。切削刃４９０が粘りのある材料を切削すると、切削刃４９０は、切れていない材料を引きずってしまうためである。
また、フェノール樹脂はポリマー構成に必要な官能アルキル基、水酸基などのネットワーク形成基が一般に多く、ポリイミドのイミド基などのネットワーク形成基に比べて、密な三次元構造をとる。そのため、弾性率は比較的高く、硬度も高く、塑性変形（クレーズ変形）範囲が小さい。特にフェノール樹脂は環状構造が主体のため、切削刃に切削対象物が付着して加工性能が劣化するなどの問題が生じず、切削加工しやすい。
既に述べたように、第１の樹脂４６０は、フェノール樹脂のほか、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分としてもよい。切削刃による切削は切削時の局部発熱で塑性変形を起こさない、熱硬化樹脂が望ましいからである。また、切削刃の切れ味を良くするためには、第１の樹脂４６０は、適度な弾性率を持ち、限界応力に対する歪みが小さく強度が比較的低い樹脂が良好と考えられるからである。
図２０は、第１の樹脂４６０としては適さない樹脂（ポリイミド樹脂等）に生じるクレーズ（Ｃｒａｚｅ）の例を示す模式図である。クレーズとは、２次元絡み合い原子鎖の２次元鎖が整列し、切れ難くなる状態を言う。図２０に示すように、プラスチックの袋を開封しようとするときに力Ｆを加えると、有機物バルク部４９２と、伸びて白濁する部分がクレーズ４９４とに別れ、非常に強く抵抗する現象である。白濁して見えるクレーズ４９４は、微小繊維であるフィブリル（ｆｉｂｒｉｌ）４９６と、空隙部分であるヴォイド（ｖｏｉｄ）４９８とを含む。
図２１は各種樹脂の応力−歪み曲線を示すグラフである。第１の樹脂４６０としては、応力に対する歪みが数％以下の樹脂が好ましく、かかる樹脂はクレーズが生じにくい、切削刃への絡み付きが少ない材料である。図２１（ｂ）に示すように、上述のフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂はいずれも、かかる条件を満たしている。固く伸びが少ないπ型環状基を含有しているからである。
一方、図２１（ａ）に示すように、ポリイミド樹脂は、応力に対する歪みが数十％にも及ぶ強度の高い樹脂であり、図２０に示したクレーズを発生し易い。したがって第１の樹脂４６０の素材としては、切削刃４９０による切削性能を低下させるおそれがあるため、ポリイミド樹脂は不適当である。
ここでフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を「主成分とする」という文言の定義を説明する。
フェノール樹脂には、フェノールとホルムアルデヒドを混合し、酸触媒で縮合重合し、高分子化したノボラック型と呼ばれる樹脂と、アルカリ触媒で縮合重合したレゾール型と呼ばれる樹脂とがある。前者はそのままでは熱可塑性であり、低分子状態では液体である。これにヘキサメチレンテトラミンなどを１〜２０重量％硬化剤として混合すると、縮合重合し熱硬化樹脂となる。後者はそれ自体が自己反応性活性基を有するため、加熱されることで熱硬化する。
電子部品用途に関しては、熱硬化重合反応が制御しやすいノボラック型が主に使われている。本願で永久レジストと呼んでいるものはノボラック型であり、フォトレジストとして加工される場合、ノボラック型フェノール樹脂は１００％がこの成分で占められている。フォトレジスト以外の、例えば塗布材料として用いられる場合には、様々な強度が強いマクロモノマー、例えばセルローズなどの充填剤や顔料（特に黒色顔料など）やフィラー（シリカガラス微粒子）などが添加物総量で０．１〜５０重量％程度混入されることもある。
フェノール樹脂は、図２１（ａ）の応力ひずみ曲線からも分かるように伸びが少なく、強度もそれほど高くないため、電子材料としてはもろい。多少強度を上げたいなどの要求に応じてエポキシ変性フェノール樹脂（変性をした部分すなわち、混合％に応じてエポキシの性質が強くなる）にしたり、耐熱性に劣ることからポリビニルアセタール変性フェノール樹脂にしたりすることができる。また、熱サイクル信頼性を向上させるためニトリルゴム変性フェノール樹脂にしたり、印刷性を高めるためロジン変性フェノール樹脂にしたりするなど、さまざまな性質改善のために変性が行われている。その変性樹脂の混合比は１％から５０重量％のレベルで行われている。したがって本文では「フェノール樹脂を主成分とする」とは、フェノール樹脂５０重量％以上であることと定義する。
メラミン樹脂はメラミンとホルムアルデヒドの縮合反応で得られるメチロールメラミンを重合縮合反応させ合成するが、窒素環状基を作るため、尿素樹脂より衝撃強度が強い。一般にはメチロールメラミンを繊維などに含浸させて、強化プラスティックを作るが、電子部品としてはセルローズ添加剤が５〜４０重量％加えられて使われる。もちろん１００％樹脂としての使用にも耐える。エポキシやユリア樹脂との変性加工は合成時にエポキシモノマーや尿素を適量加えることで自由に行える。また、混合することで中間的性質をもつ樹脂ができる。本文では「メラミン樹脂を主成分とする」とは、５０重量％以上であることをここでは定義する。
不飽和ポリエステル樹脂は無水マレイン酸、イソフタル酸系などの不飽和ポリエステルとエチレングリコールなどの多価アルコールの縮合重合で作られる熱硬化性の樹脂であり、無水マレイン酸もスチレンも環状基のため、機械的強度が強いことが特徴である。したがって１００％樹脂も使用できる。特に繊維に含浸させる強化プラスチックとしての用途に優れている。各種のエステル化合物で無数の種類が作れるが、異種樹脂による変性樹脂として表面の平滑性を保つため、合成時ペンタジエンなどを混ぜた変性や、相溶性のあるアクリルウレタンなど混ぜ透明性や光による黄変防止の変性などが考えられている。一般的に合成時に混ぜて作る反応基としてフェノール、エポキシ、ウレタンがあり、自由な配合ができるが、本文では「不飽和ポリエステル樹脂を主成分とする」とは、５０重量％以上であることと定義する。
ユリア樹脂（尿素樹脂）は尿素とホルムアルデヒドを縮合反応させ合成されるもので、環状化合物をもたない直鎖のネットワークのため、破壊靱性が落ちる。そのため、１００％樹脂を使用することは少なく、破壊靱性を増すために環状化合物であるビスフェノールＡ骨格を持つグリシン化合物０．５〜３０重量％を合成時に入れて変性することなどが考えられている。また充填剤としてセルローズがよく用いられ、５〜４０重量％入れることで機械的性質を調整できる。メラミン樹脂やフェノール樹脂との整合性もよく、反応時にメラミンやフェノールを加えることで、お互いの性質の中間的な性質が生まれる。本文では「ユリア樹脂を主成分とする」とは、５０重量％以上であることと定義する。
図２２は、切削後の樹脂と第１の金属配線層２１を断面から見た模式図である。図２２（ａ）は第１の樹脂４６０（フェノール樹脂等）と、第１の金属配線層２１とが交互に切削される場合を示している。一方図２２（ｂ）は、第１の樹脂４６０を仮にポリイミド樹脂４６１に変更した場合を示している。図２２（ａ）の場合、切削は問題なく行われる。第１の樹脂４６０は、固くて伸びが少ない特性を有することから、切削される際、一緒に切断される隣接する第１の金属配線層２１との間に空隙を生じにくい。また、基板４５０からも第１の樹脂４６０は剥離しにくい。そのため配線を形成する第１の金属配線層２１の配線パターンが歪むことが防止されるという顕著な効果を有する。
しかし図２２（ｂ）のように、第１の樹脂４６０に代えてポリイミド樹脂４６１を使用すると、その強度の高さゆえに、切削刃に押されてポリイミド樹脂４６１が歪み、先行して切削される第１の金属配線層２１（左側）との間に空隙４６３を生じてしまうし、基板４５０からの剥離４６７も生じてしまう。また、ポリイミド樹脂４６１が歪むと、その後続の切削対象である第１の金属配線層２１（右側）をも歪ませてしまい、第１の金属配線層２１の基板４５０からの剥離４６９も生じてしまう。
上記の空隙及び剥離が発生すると、配線・樹脂パターンが歪んでしまうおそれがある。すなわち、第１の金属配線層２１の脱落、樹脂の脱落、内部ボイド等が発生しやすく、配線の断線、配線のショートが発生する可能性がある。特に配線密度の高い配線の場合、図２２（ａ）のように切削しやすい第１の樹脂４６０を使用することが重要である。
（本発明によって切削性能が向上する理由：パッシベーション膜）
基板４５０は、少なくともその表面の一部にパッシベーション膜４４４を有し、パッシベーション膜４４４が第１の樹脂４６０と接している。パッシベーション膜４４４と第１の樹脂４６０とが接することによって第１の樹脂４６０の密着性（接着力）が向上し、切削性能がより向上する。
本実施形態のパッシベーション膜４４４は、ポリイミド樹脂を主成分としている。パッシベーション膜４４４に接する第１の樹脂４６０として用いられるフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、ユリア樹脂のいずれかは、ポリイミド樹脂に接着する感光性樹脂であり、接着力が強く、切削しやすい性能を有する。これは、上記の第１の樹脂４６０の材料が、パッシベーション膜４４４の材料であるポリイミド樹脂の反応基である、カルボキシル基やイミド基と反応性のあるカルボキシル基、水酸基、イミド基を比較的多く含み、主鎖や副鎖にちりばめられているからである。
（第２の実施形態：第１の樹脂の断面が正テーパ形状）
図２３は本発明によるウエハレベルパッケージ製造方法の第２の実施形態を示す図であり、図１８（ｆ）に示した第１の樹脂４５２Ａに対して、第１の成膜工程４１０、第２の成膜工程４２０および設置工程４３０を施したものである。図２４は、前記設置工程４３０の後、切削工程４４０を施したものであり、図２３においてウエハレベルパッケージ製造方法が完了した結果得られる、ウエハレベルパッケージの中間体を示す図である。
本実施形態では、図１７の第１の樹脂形成工程４００において、溝４５４に隣接する第１の樹脂４５２Ａの断面を、正テーパ形状すなわち上底が下底より短い台形としている。
図２３のような正テーパ形状の断面を有する第１の樹脂４５２Ａを形成するには、一例として、図１８（ａ）の第１の樹脂４５２に対して図１８（ｂ）に示すモールド型２００をテーパ形状にすると可能となる。モールド型２００をテーパ形状にすることにより、樹脂成型工程でのモールド型の離型性が前述の長方形断面の樹脂６と比較して極めて良くなり、またモールド型２００の凹部に樹脂６が充填し易くなる。
第１の樹脂４５２Ａの断面は、上底が短く下底が長い台形である。したがって第１の樹脂４５２Ａの側面は裾広がりの傾斜面となっている。かかる場合、第１の金属４７０の溝４５４の側面における成膜厚さは、長方形断面を有する第１の樹脂４６０（図９）に比較すると、厚くなる。
第１の樹脂４５２Ａの断面を正テーパに形成することによって、第１の成膜工程４１０で形成される第１の金属膜２１Ａの厚さのばらつきが小さくなり、第２の成膜工程４２０で形成される第２の金属膜２１Ｂの歩留まりや品質が向上する効果がある。
（第３の実施形態：ファンアウト用ＷＬＰ基板）
図２５は本発明によるウエハレベルパッケージ製造方法の第３の実施形態を示す図であり、本実施形態で用いる基板の平面図である。図２６は図２５の断面図である。図２６（ａ）は図２５のＸ−Ｘ断面図であり、図２６（ｂ）は図２６（ａ）の領域Ｃ拡大図である。本実施形態では、第１〜第２の実施形態と異なり、単なる半導体基板４５０（シリコンウエハ）でなく、ファンアウト用ＷＬＰ基板５２０に対して、図１７に示したウエハレベルパッケージ製造方法を適用している。
図２６（ａ）及び（ｂ）に示すように、ファンアウト用ＷＬＰ基板５２０は、回路（図示省略）及び回路へ信号を入出力する内部端子電極５２２、５２３を含む半導体チップ５２４と、半導体チップ５２４の少なくとも側面を覆う絶縁性の第２の樹脂５２６（封止樹脂）とを含む。内部端子電極５２２、５２３はアルミニウムパッドとしてよい。
半導体チップ５２４の表面には、内部端子電極５２２、５２３以外の領域にパッシベーション膜５２８が設けられていて、内部端子電極５２２、５２３は露出している。パッシベーション膜５２８は、ポリイミド樹脂、窒化シリコン、酸化シリコン等としてよい。
図２７は図２５のファンアウト用ＷＬＰ基板５２０の製造工程を例示する図である。まず、図２７（ａ）に示すように、表面に、内部端子電極とパッシベーション膜とが設けられた半導体ウエハ５３０から、砥石５３１を用いてチップをダイシングし、個片化する。
次に図２７（ｂ）に示すように、個片化した半導体チップ５２４の内部端子電極５２２、５２３の側を、他のチップとともに、チップ固定テープ５３２にフェースダウンとして配列する。チップ固定テープ５３２は、積層された基材５３４および接着層５３６から成り、接着層５３６によって半導体チップ５２４を固定する。
次に図２７（ｃ）に示すように、絶縁性の第２の樹脂５２６によって半導体チップ５２４を封止し、図２７（ｄ）に示すように、チップ固定テープ５３２を剥がす。これによって図２５、図２６に示すファンアウト用ＷＬＰ基板５２０が完成する。
図２８は、図２５のファンアウト用ＷＬＰ基板５２０に対して図１７に示したウエハレベルパッケージ製造方法を適用して製造した、ウエハレベルパッケージの完成体の一部分を例示する図である。溝に成膜された第１の金属配線層２１は、内部端子電極５２２、５２３と、半導体チップ５２４の領域外の第２の樹脂５２６にファンアウトとして設けられた外部端子電極（例えば半田ボール）５４０、５５０とを接続する配線層を形成している。外部端子電極５４０、５５０の周囲には、絶縁性のソルダレジスト５６０が成膜されている。
以上のように、本発明のすべての実施形態において「基板」とは、半導体基板に限られず、ガラス基板や他の素材（有機物、無機物）の基板も含む。一方、「半導体基板」とは、シリコンウエハの場合もあれば、第３の実施形態のように、ファンアウトＷＬＰ用基板の場合もある。
本発明は、例えば、ウエハレベルパッケージ製造方法に利用することができる。
１ 基板
２ チップ取り出し電極（内部端子電極）
３ パッシベーション膜
５ アルミニュウム配線
６ 配線層を形成する溝を作るための樹脂（第１の樹脂）
７ バリア金属配線
８ 銅配線
９ 半田ボール
１０ シリコンウエハ
１１ 保護絶縁膜
２１ 第１の金属配線層
２１Ａ 第１の金属膜
２１Ｂ 第２の金属膜
２２ 第２の金属配線層
２２ｓ 配線層の側面
２００ モールド型
２０１，２０１Ａ 溝
２０２ 酸素ドライエッチング
２０４ 残膜
３００ マスク
３０１ マスク開口部
４００…第１の樹脂形成工程
４０１…酸素ドライエッチング工程
４１０…第１の成膜工程
４２０…第２の成膜工程
４３０…設置工程
４４０…切削工程
４４２、５２２、５２３…内部端子電極
４４４、５２８…パッシベーション膜
４５０…基板
４５２、４５２Ａ、４６０、４６５、５００…第１の樹脂
４６１…ポリイミド樹脂
４５４、４６２、５０２…溝
４７０…第１の金属
４８０…第２の金属
４９０…切削刃（バイト）
４９２…有機物バルク部
４９４…クレーズ
４９６…フィブリル
４９８…ヴォイド
５１０…メタルマスク
５１２…開口部
５２０…ファンアウト用ＷＬＰ基板
５２４…半導体チップ
５２６…第２の樹脂
５３０…半導体ウエハ
５３２…チップ固定テープ
５４０、５５０…外部端子電極
５６０…ソルダレジスト

Claims (13)

  1. 基板の表面に、配線が形成される溝を含む絶縁性の第１の樹脂をモールドでプレスし固めることにより形成する樹脂形成工程と、
    前記第１の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程と、
    前記第１の樹脂の表面と前記溝に、前記配線の一部となる第１の金属膜を形成する第１の成膜工程と、
    前記第１の金属膜の表面に、前記配線の一部となる第２の金属膜を形成する第２の成膜工程と、
    第１の樹脂の上面から下面の間の高さの範囲に切削刃を設置する設置工程と、
    前記切削刃を走査することにより、少なくとも前記第１の樹脂を切削する切削工程と、
    を含む、ことを特徴とするウエハレベルパッケージの製造方法。
  2. 前記第１の樹脂は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、またはユリア樹脂を主成分とする、ことを特徴とする請求項１に記載のウエハレベルパッケージの製造方法。
  3. 前記基板は、少なくともその表面の一部にパッシベーション膜を有し、該パッシベーション膜が前記第１の樹脂と接する、ことを特徴とする請求項１乃至２のいずれか一項に記載のウェハレベルパッケージの製造方法。
  4. 前記パッシベーション膜は、ポリイミド樹脂を主成分とする、ことを特徴とする請求項３に記載のウエハレベルパッケージの製造方法。
  5. 前記第１の金属膜を形成する第１の成膜工程は、物理気相成長法によって行うことを特徴とする請求項１乃至４のいずれか一項に記載のウエハレベルパッケージの製造方法。
  6. 前記第２の金属膜を形成する第２の成膜工程は、電解めっき法、または、無電解めっき法によって行うことを特徴とする請求項１乃至５のいずれか一項に記載のウエハレベルパッケージの製造方法。
  7. 前記第１金属膜を形成する第１の成膜工程は、複数の金属を成膜する物理気相成長法によって行うことを特徴とする請求項１乃至６のいずれか一項に記載のウエハレベルパッケージの製造方法。
  8. 前記第１金属膜を形成する前記複数の金属は、銅、アルミニウム、銀、半田、金、チタン、モリブデンの金属の内、複数の金属を使用することを特徴とする請求項１乃至７のいずれか一項に記載のウエハレベルパッケージの製造方法。
  9. 前記第２金属膜を形成する金属は、銅、アルミニウム、銀、半田、金、チタン、モリブデンの内、１つの金属または複数の金属を使用することを特徴とする請求項１乃至８のいずれか一項に記載のウエハレベルパッケージの製造方法。
  10. 前記樹脂形成工程では、前記溝に隣接する前記第１の樹脂の断面を、前記基板の表面を基準として長方形または正テーパに形成する、ことを特徴とする請求項１乃至９のいずれか一項に記載のウエハレベルパッケージの製造方法。
  11. 前記樹脂形成工程では、前記溝に隣接する前記第１の樹脂の断面を、前記基板の表面を基準として逆テーパに形成する、ことを特徴とする請求項１乃至９のいずれか一項に記載のウエハレベルパッケージの製造方法。
  12. 前記基板は、回路及び該回路へ信号を入出力する内部端子電極を含む半導体基板であり、
    前記溝に成膜された前記第１の金属膜と第２の金属膜は、前記内部端子電極と、前記半導体基板のチップに相当する領域内にファンインとして設けられた外部端子電極と、を接続する配線層を形成する、ことを特徴とする請求項１乃至１１のいずれか一項に記載のウエハレベルパッケージの製造方法。
  13. 前記基板は、回路及び該回路へ信号を入出力する内部端子電極を含む半導体チップと、
    該半導体チップの少なくとも側面を覆う絶縁性の第２の樹脂と、を含み、前記溝に成膜された前記第１の金属膜と第２の金属膜は、前記内部端子電極と、前記半導体チップの領域外の第２の樹脂にファンアウトとして設けられた外部端子電極と、を接続する配線層を形成する、ことを特徴とする請求項１乃至１１のいずれか一項に記載のウエハレベルパッケージの製造方法。
JP2013081586A 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法 Pending JP2014187336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013081586A JP2014187336A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013081586A JP2014187336A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014187336A true JP2014187336A (ja) 2014-10-02

Family

ID=51834542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081586A Pending JP2014187336A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014187336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098237A (zh) * 2019-06-18 2020-12-18 万向一二三股份公司 一种动力锂离子电池铝塑膜冲坑铝层延展率的测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2011181548A (ja) * 2010-02-26 2011-09-15 Dainippon Printing Co Ltd インプリント方法およびインプリント装置
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP2011181548A (ja) * 2010-02-26 2011-09-15 Dainippon Printing Co Ltd インプリント方法およびインプリント装置
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098237A (zh) * 2019-06-18 2020-12-18 万向一二三股份公司 一种动力锂离子电池铝塑膜冲坑铝层延展率的测试方法

Similar Documents

Publication Publication Date Title
JP5189665B2 (ja) ウエハレベルパッケージ構造およびその製造方法
TWI756076B (zh) 晶片封裝結構
US8350377B2 (en) Semiconductor device package structure and method for the same
US7893525B2 (en) Semiconductor device having an adhesive portion with a stacked structure and method for manufacturing the same
US20140225271A1 (en) Panelized packaging with transferred dielectric
US9837289B2 (en) Methods for forming package-on-package structures having buffer dams
CN104425432A (zh) 半导体装置
US20200203187A1 (en) Chip packaging method and package structure
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
US11232957B2 (en) Chip packaging method and package structure
US20060193108A1 (en) Circuit device and manufacturing method thereof
US20210407950A1 (en) Via wiring formation substrate, manufacturing method for via wiring formation substrate, and semiconductor device mounting component
TW201523719A (zh) 半導體封裝件之製造方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
JP2014187336A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187334A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187338A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187337A (ja) ウエハレベルパッケージ構造およびその製造方法
US10340251B2 (en) Method for making an electronic component package
JP2014187333A (ja) ウエハレベルパッケージ構造およびその製造方法
US11227775B2 (en) Method of fabricating carrier for wafer level package by using lead frame
US11610855B2 (en) Chip packaging method and package structure
JP3855900B2 (ja) 半導体装置の製造方法
JP2014187335A (ja) ウエハレベルパッケージ構造およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523