TW201523719A - 半導體封裝件之製造方法 - Google Patents

半導體封裝件之製造方法 Download PDF

Info

Publication number
TW201523719A
TW201523719A TW103135029A TW103135029A TW201523719A TW 201523719 A TW201523719 A TW 201523719A TW 103135029 A TW103135029 A TW 103135029A TW 103135029 A TW103135029 A TW 103135029A TW 201523719 A TW201523719 A TW 201523719A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
resin sheet
semiconductor
sealing resin
sealing
Prior art date
Application number
TW103135029A
Other languages
English (en)
Inventor
Kosuke Morita
Tsuyoshi Ishizaka
Eiji Toyoda
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201523719A publication Critical patent/TW201523719A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體封裝件之製造方法，其可於使用了密封樹脂片之密封體經磨削後，在半導體晶圓之磨削面高良率地形成目標之電路要素。本發明為一種半導體封裝件之製造方法，包含有以下步驟：準備步驟，係準備業已於第1主面搭載一個或複數個半導體晶片之半導體晶圓；密封步驟，係以將前述半導體晶片埋入之方式，於前述半導體晶圓之第1主面積層密封樹脂片而密封前述半導體晶片；及背面磨削步驟，係磨削前述半導體晶圓之與第1主面為相反側之第2主面；前述密封樹脂片與前述業經磨削之半導體晶圓之積層體，其最厚的最厚部厚度與最薄的最薄部厚度之差為20μm以下。

Description

半導體封裝件之製造方法 技術領域
本發明是有關於一種半導體封裝件之製造方法。
背景技術
近年來，電子機器之小型化、輕量化、高機能化之要求提高，構成電子機器之封裝件亦因應其而要求小型化、薄型化、高密度安裝。
代表而言，半導體封裝件之製作會採用以下程序，即：藉由密封樹脂，密封業已固定於半導體晶圓之電子零件，並依需要，將密封物切割成構成電子零件單位之封裝件。於此種過程中，為了因應前述要求，揭示有在樹脂密封後磨削密封樹脂或半導體晶圓而達成薄型化之技術(例如專利文獻1、2)。於倒裝晶片BGA(Ball Grid Array，球柵陣列)、倒裝晶片SiP(System in Package，系統級封裝件)、扇入型晶圓級封裝件、扇出型晶圓級封裝件等薄型半導體封裝件之製造步驟中，此種利用磨削之薄型化亦構成重要之要素。
先行技術文獻 專利文獻
專利文獻1：日本專利公開公報特開2009-110995號公報
專利文獻2：國際公開第2012/053463號
然而，已知於密封後之半導體晶圓經磨削後，即使欲對磨削面施行形成再配線或凸塊等電路要素之製程，有時亦會產生無法形成所期望之再配線或凸塊，或是於再配線形成後產生再配線之剝離之問題。前述專利文獻1之技術中並未辨明該等問題，期望能加以解決。
本發明之目的在於提供一種半導體封裝件之製造方法，其可於使用了密封樹脂片之密封體經磨削後，在半導體晶圓之磨削面高良率地形成目標之電路要素。
發明人等根據半導體晶圓之磨削面之平坦性會對形成電路要素造成影響之想法鑽研檢討之結果，發現藉由以下構造可解決前述課題，並完成本發明。
即，本發明是一種半導體封裝件之製造方法，包含有以下步驟：準備步驟，係準備業已於第1主面搭載一個或複數個半導體晶片之半導體晶圓；密封步驟，係以將前述半導體晶片埋入之方式，於前述半導體晶圓之第1主面積層密封樹脂片而密封前述半導體晶片；及背面磨削步驟， 係磨削前述半導體晶圓之與第1主面為相反側之第2主面；前述密封樹脂片與前述業經磨削之半導體晶圓之積層體，其最厚的最厚部厚度與最薄的最薄部厚度之差為20μm以下。
發明人等查明，形成電路要素時會產生問題的原 因在於磨削後之半導體晶圓之形成電路要素的第2主面之狀態，特別是表面之隆起。一般認為此種隆起是在半導體晶圓之磨削時產生。即，半導體晶圓之第2主面之磨削是將密封樹脂片側作為固定面而將密封體固定於背面磨削膠帶等固定機構來進行。此時，於半導體晶圓之第2主面與固定機構間混雜有中介半導體晶片之區域與未中介半導體晶片之區域。將該等作為固定面側而磨削半導體晶圓時，由於密封樹脂片之硬度與半導體晶片之硬度相互不同，因此，肇因於兩者之硬度差，磨削加工時之壓力對半導體晶圓造成不同負載。一般而言，半導體晶片之硬度高於硬化後之密封樹脂片之硬度，故於半導體晶圓與固定機構間中介有半導體晶片之區域，來自中介半導體晶片之密封樹脂片的斥力會增強，容易將半導體晶圓磨削得更深(削薄)，反之，於半導體晶圓與固定機構間未中介有半導體晶片之區域(僅中介密封樹脂片之區域)，來自密封樹脂片之斥力會減弱，容易對半導體晶圓磨削得較淺(晶圓較厚)。依此，可推測因磨削後之半導體晶圓中的厚度不均，導致產生半導體晶圓之磨削面之隆起。於該製造方法中，將密封樹脂片與業經磨削半導體晶圓之積層體(以下，亦僅稱作「積層體」。) 之最厚的最厚部厚度與最薄的最薄部厚度之差(以下，亦僅稱作「厚度差」。)作成20μm以下，因此可抑制半導體晶圓之磨削面產生隆起而確保充分之平坦性，其結果，可有效率地形成目標之電路要素。若前述厚度差超過20μm，則有時會產生前述電路要素形成時之問題。
前述密封步驟宜藉由對前述密封樹脂片施以平 板壓製或壓縮成形來進行。藉此，可將積層體之密封樹脂片表面予以平滑化，並可精確測定且控制半導體晶圓之磨削面之隆起。
前述積層體之最厚部可位於在俯視下透視前述 半導體晶圓時，該半導體晶圓與前述半導體晶片不交疊之區域(以下，亦稱作「樹脂片區域」。又，亦可位於在俯視下透視半導體晶圓時，半導體晶圓與半導體晶片交疊之區域(亦稱作「晶片交疊區域」。)。如前述，於半導體晶圓與固定機構間未中介有半導體晶片之區域(即，樹脂片區域)容易磨削得較淺。換言之，於樹脂片區域，半導體晶圓容易磨削得稍厚。於該製造方法中，由於抑制了積層體之厚度差，因此，可在半導體晶圓之磨削面高良率地形成電路要素。
業經施以150℃且1小時熱硬化處理後之前述密 封樹脂片於25℃下之蕭耳D硬度宜為60以上。又，業經施以150℃且1小時熱硬化處理後之前述密封樹脂片於25℃下之儲存彈性模數宜為3GPa以上。於該製造方法中，藉由將前述蕭耳D硬度及/或前述儲存彈性模數設成前述範圍，可縮 小晶片交疊區域與樹脂片區域之硬度差而抑制半導體晶圓之磨削面之前述隆起，其結果，可提升電路要素在該磨削面之形成效率。
前述磨削步驟後可更包含有再配線形成步驟，該 再配線形成步驟係於前述半導體晶片之業經磨削之第2主面形成再配線。
於該製造方法中，使用有複數個前述半導體晶 片，且前述再配線形成步驟後可更包含有切割步驟，該切割步驟係按照目標之半導體晶片單位將前述半導體晶圓與前述密封樹脂片一同切割。
本發明亦包括半導體封裝件，其藉由該半導體封裝件之製造方法而製得。
11、21‧‧‧密封樹脂片
11a‧‧‧支持體
11S、21S‧‧‧(磨削後之)密封樹脂片之表面
12A‧‧‧(磨削前之)半導體晶圓
12a‧‧‧貫通電極
12B‧‧‧(磨削後之)半導體晶圓
13、23‧‧‧半導體晶片
13a‧‧‧突起電極
13S、23S‧‧‧(磨削後之)半導體晶片之露出面
14‧‧‧底部填充材
15、25‧‧‧密封體
16A，16C‧‧‧磨削體
16B‧‧‧積層體
17‧‧‧凸塊
18、28‧‧‧半導體封裝件
19、29‧‧‧再配線
A1‧‧‧活性面
B1‧‧‧背面
G1‧‧‧磨削面
Tmax‧‧‧積層體之最厚部厚度
Tmin‧‧‧積層體之最薄部厚度
圖1A為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖1B為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖1C為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖1D為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖1E為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖1F為截面圖，其示意顯示有關本發明一實施形態之 半導體封裝件之製造方法的一步驟。
圖1G為截面圖，其示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。
圖2為示意顯示有關本發明一實施形態之密封樹脂片的截面圖。
用以實施發明之形態
以下，一面參照圖式，一面說明本發明之半導體封裝件之製造方法之實施形態。然而，於圖之一部分或全部中，省略無須說明之部分，又，為了輕易地進行說明，包含有放大或縮小等而圖示之部分。
[半導體封裝件之製造方法]
參照圖1A~圖1G，說明使用密封樹脂片之本實施形態之半導體封裝件之製造方法。圖1A~圖1G為截面圖，乃分別示意顯示有關本發明一實施形態之半導體封裝件之製造方法的一步驟。於本實施形態中，藉由密封樹脂片將業已搭載於半導體晶圓上之半導體晶片予以樹脂密封而製作半導體封裝件。有關本實施形態之半導體封裝件之製造方法適合於晶片堆疊晶圓(Chip On Wafer，COW)製程。
(晶片搭載晶圓準備步驟)
於晶片搭載晶圓準備步驟中，準備複數個半導體晶片13業已倒裝晶片連接於第1主面之半導體晶圓12A(參照圖1A)。半導體晶片13可藉由以公知方法切割業已形成預定電路之半導體晶圓而個片化來形成。半導體晶片13於半導體 晶圓12A上之搭載可使用倒裝晶片接合器等公知裝置。於本實施形態中，採用半導體晶片13之業已形成突起電極13a之活性面A1與半導體晶圓12A相對向的倒裝晶片連接。透過業已形成於半導體晶片13之凸塊等之突起電極13a與業已設置於半導體晶圓12A之貫通電極12a，半導體晶片13與半導體晶圓12A電連接。貫通電極12a可適當地使用TSV(Through Silicon Via，直通矽穿孔)形式之電極。
又，於半導體晶片13與半導體晶圓12A間填充有 底部填充材14，該底部填充材14是用以緩和兩者之熱膨脹率差而防止特別是連接部位中的裂紋等之產生。底部填充材14可使用公知者。底部填充材14之配置可藉由在半導體晶片13於半導體晶圓12A上之搭載後，於兩者間注入液狀之底部填充材14來進行，亦可藉由在業已準備具有片狀之底部填充材14之半導體晶片13或半導體晶圓12A後，連接半導體晶片13與半導體晶圓12A來進行。
(密封步驟) 於密封步驟中，以將半導體晶片13埋入之方式，於半導體晶圓12A上積層密封樹脂片11，並藉由前述密封樹脂片將半導體晶片13予以樹脂密封(參照圖1B)。該密封樹脂片11具有用以自外部環境保護半導體晶片13及其附帶要素之密封樹脂之機能。
密封樹脂片11之積層方法並無特殊之限制，可列舉如：將用以形成密封樹脂片之樹脂組成物之熔融混練物押出成形，並將押出成形物載置於半導體晶圓12A上而壓 製，藉此，一併進行密封樹脂片11之形成與積層之方法；或將用以形成密封樹脂片11之樹脂組成物塗佈於脫模處理片上，並使塗佈膜乾燥而形成密封樹脂片11後，將該密封樹脂片11轉印於半導體晶圓12A上之方法等。
於本實施形態中，藉由採用前述密封樹脂片11， 僅以覆蓋半導體晶片13之方式黏貼於半導體晶圓12A上，即可將半導體晶片13埋入，且可提升半導體封裝件之生產效率。此時，藉由平板壓製或使用積層機、模具之壓縮成形等公知方法，可將密封樹脂片11積層於半導體晶圓12A上。 密封步驟宜藉由對密封樹脂片11施以平板壓製或壓縮成形來進行。藉此，可將密封樹脂片11與業經磨削半導體晶圓12B之積層體16B(參照圖1D)之密封樹脂片11表面予以平滑化，並可精確測定且控制半導體晶圓12B之磨削面之隆起。 其中，宜為利用平板壓製之熱壓。熱壓條件是溫度例如為40~120℃，且宜為50~100℃，壓力例如為50~2500kPa，且宜為100~2000kPa，時間例如為0.3~10分鐘，且宜為0.5~5分鐘。又，若考慮密封樹脂片11於半導體晶片13及半導體晶圓12A上之密接性及追隨性之提升，則較為理想的是宜於減壓條件下(例如10~2000Pa)壓製。另，壓縮成形條件是溫度例如為40~200℃，且宜為60~160℃，壓力例如為100~6000kPa，且宜為500~5000kPa，時間例如為0.5~20分鐘，且宜為1~15分鐘。
(密封體形成步驟)
於密封體形成步驟中，將前述密封樹脂片進行熱硬化 處理而形成半導體晶片13業經密封樹脂片11埋入之密封體15(參照圖1B)。密封樹脂片之熱硬化處理之條件是加熱溫度宜為100℃至200℃，且更宜為120℃至180℃，加熱時間宜為10分至180分，且更宜為30分至120分之間，依需要亦可加壓。加壓時，較為理想的是可採用0.1MPa至10MPa，且更宜為0.5MPa至5MPa。藉此，由於該密封體形成步驟包含於密封步驟，因此，在此完成密封步驟。
(磨削步驟)
其次，可進行磨削步驟，該磨削步驟是將密封體15之密封樹脂片11磨削成使半導體晶片13之與活性面A為相反側之表面露出，而形成磨削體16A(參照圖1C)。磨削時，如圖1C所示，半導體晶片13亦可與密封樹脂片11一同磨削，且亦可僅磨削密封樹脂片11。磨削可使用公知之磨削裝置來進行。可適當地採用以下程序，即：一面使鑽石鑽頭等磨削鑽頭旋轉，一面將密封體15送至該處，並磨削密封體表面而形成磨削體16A。本步驟可因應目標之半導體封裝件之規格而省略。
(背面磨削步驟)
於背面磨削步驟中，對磨削體16A之與磨削面G1為相反側之面(即，背面B1)進行磨削(參照圖1D)。藉此，可磨削半導體晶圓12A露出之第2主面(與積層有密封樹脂片11之面為相反側之面)，並製得業已薄型化之半導體晶圓12B。磨削後之半導體晶圓12B之厚度可依據目標之封裝件之規格而變更，舉例言之，宜為25~200μm，且更宜為50~100μm。 磨削可使用公知之磨削裝置來進行。磨削體16A亦可使用背面磨削用膠帶來固定，此時，可防止背面磨削時之磨削面G1之汙染。背面磨削用膠帶可使用公知者。
密封樹脂片11與業經磨削之半導體晶圓12B之 積層體16B(另，如圖1D，磨削密封樹脂片11而露出半導體晶片13時，積層體16B亦包含半導體晶片13。)，其最厚的最厚部厚度Tmax與最薄的最薄部厚度Tmin之差為20μm以下，且宜為10μm以下，更宜為5μm以下。藉由將厚度差設成前述範圍，可抑制半導體晶圓12B之磨削面之隆起之產生而確保充分之平坦性，其結果，可有效率地形成目標之電路要素。前述厚度差之下限雖然宜為0μm，然而，只要不會對電路要素形成造成影響，則亦可為1μm以上。另，於本實施形態中，雖然僅於對應於圖示之半導體晶片中位於最左側之半導體晶片與位於中央之半導體晶片間之樹脂片區域產生前述隆起，然而，有時會取代該樹脂片區域，或與該樹脂片區域同時地於對應於其他半導體晶片間之樹脂片區域產生隆起。在半導體晶圓之磨削面產生有複數個隆起時，將其中積層體16B之厚度達最大之部分作為基準而求取前述厚度差。
(再配線形成步驟)
於本實施形態中，更宜包含有再配線形成步驟，且該再配線形成步驟是在積層體16B之半導體晶片13之活性面A1側之面B1形成再配線19(參照圖1E)。於再配線形成步驟中，在利用背面磨削之薄型化半導體晶圓12B之形成後，於 積層體16B上形成與半導體晶圓12B之貫通電極12a連接之再配線39。
舉例言之，再配線之形成方法可利用真空成膜法等公知方法，於露出之半導體晶圓12B上形成金屬種層，並藉由半加成法等公知方法，形成再配線19。
其後，可於再配線19及積層體16B上形成聚醯亞胺或PBO等之絕緣層。
(凸塊形成步驟)
其次，可進行於所形成的再配線19上形成凸塊17之凸塊加工(參照圖1D)。凸塊加工可藉由焊球或鍍銲料等公知方法來進行。凸塊之材質並無特殊之限制，舉例言之，可列舉如：錫-鉛系金屬材、錫-銀系金屬材、錫-銀-銅系金屬材、錫-鋅系金屬材、錫-鋅-鉍系金屬材等銲料類(合金)或金系金屬材、銅系金屬材等。
(晶片背面保護步驟)
進行磨削步驟而使半導體晶片13之與活性面A1為相反側之表面露出時，在業已形成凸塊17後，為了保護半導體晶片13之露出面13S，亦可再度對磨削體16A之磨削面G1(參照圖1C)進行樹脂密封。密封方法並無特殊之限制，可將公知之液狀或薄膜狀之密封樹脂塗佈或黏合於磨削面G1，並使其乾燥、硬化。另，在進行磨削步驟時，本步驟只要是磨削步驟後且為切割步驟前，則可於任一階段進行。
(切割步驟)
接著，可對由密封樹脂片11、半導體晶圓12B及半導體 晶片13等要素所構成且業經凸塊形成的磨削體16C進行切割(參照圖1G)。藉此，可製得依目標之半導體晶片13單位之半導體封裝件18。圖1G中係對應1個半導體晶片進行切割，然而，亦可以2個以上之半導體晶片為一單位進行切割。切割通常會藉由以往公知之切割片將前述磨削體16C固定後進行。切斷處之定位可藉由使用直接照明或間接照明之影像辨識來進行。
於本步驟中，舉例言之，可採用切入至切割片被 稱作全切之切斷方式等。於本步驟中使用的切割裝置並無特殊之限制，可使用以往公知者。
另，接續切割步驟而進行磨削體之擴張時，該擴 張可使用以往公知之擴張裝置來進行。擴張裝置具有：外環，其可透過切割環，朝下方壓下切割片，並呈環形狀；及內環，其直徑小於外環，並支持切割片。藉由該擴張步驟，可防止相鄰之半導體封裝件18彼此接觸而破損。
(基板安裝步驟)
依需要，可進行將藉由前述所製得之半導體封裝件18安裝於另外之基板(未圖示)之基板安裝步驟。半導體封裝件18於基板上之安裝可使用倒裝晶片接合器或固晶機等公知裝置。
[密封樹脂片]
參照圖2，說明本實施形態之密封樹脂片。圖2為示意顯示有關本發明一實施形態之密封樹脂片的截面圖。代表而言，密封樹脂片11是在業已積層於聚對酞酸乙二酯(PET) 薄膜等支持體11a上之狀態下提供。另，為了輕易地進行密封樹脂片11之剝離，亦可於支持體11a施行脫模處理。
又，業經施以150℃且1小時熱硬化處理後之密封 樹脂片11於25℃下之蕭耳D硬度宜為60以上，且更宜為70以上。前述蕭耳D硬度之上限宜為92以下。再者，業經施以150℃且1小時熱硬化處理後之密封樹脂片11於25℃下之儲存彈性模數宜為3GPa以上，且更宜為10GPa以上。前述儲存彈性模數之上限宜為30GPa以下。藉由將熱硬化處理後之密封樹脂片11之蕭耳D硬度或儲存彈性模數設成前述範圍，可縮小晶片交疊區域中的半導體晶片之硬度與樹脂片區域中的密封樹脂片之硬度之差，藉此，可縮小前述厚度差。
(形成密封樹脂片之樹脂組成物)
形成密封樹脂片之樹脂組成物只要是適當地具有如前述特性，且可利用於半導體晶片等電子零件之樹脂密封，則無特殊之限制，舉例言之，理想者可列舉如：含有以下A成分至E成分之環氧樹脂組成物。另，C成分可依需要添加或未添加。
A成分：環氧樹脂
B成分：酚樹脂
C成分：彈性體
D成分：無機填充劑
E成分：硬化促進劑
(A成分)
環氧樹脂(A成分)並無特殊之限制。舉例言之，可使用三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂、變性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、變性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、苯酚酚醛型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
若由確保環氧樹脂硬化後之韌性及環氧樹脂之反應性之觀點來看，則宜為環氧當量150~250、軟化點或熔點為50~130℃之常溫下呈固態者，其中，若由可靠性之觀點來看，則宜為三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂。
又，若由低應力性之觀點來看，則宜為具有縮醛基或聚氧化亞烷基等柔軟性骨架之變性雙酚A型環氧樹脂，由於具有縮醛基之變性雙酚A型環氧樹脂呈液體狀且作業性良好，因此，特別是可適當地使用。
環氧樹脂(A成分)之含量宜相對於環氧樹脂組成物全體而設定為1~10重量%之範圍。
(B成分)
酚樹脂(B成分)只要是在與環氧樹脂(A成分)間引起硬化反應者，則無特殊之限制。舉例言之，可使用苯酚酚醛樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚樹脂、甲酚酚醛樹脂、可溶酚醛樹脂等。該等酚樹脂可單獨使用，亦可併用2種以上。
若由與環氧樹脂(A成分)之反應性之觀點來看， 則酚樹脂宜使用羥基當量為70~250、軟化點為50~110℃者，其中，若由硬化反應性高之觀點來看，則可適當地使用苯酚酚醛樹脂。又，若由可靠性之觀點來看，則亦可適當地使用如苯酚芳烷基樹脂或聯苯芳烷基樹脂般低吸濕性者。
若由硬化反應性之觀點來看，則環氧樹脂(A成分) 與酚樹脂(B成分)之摻合比例宜摻合為相對於環氧樹脂(A成分)中的環氧基1當量，酚樹脂(B成分)中的羥基之合計為0.7~1.5當量，且更宜為0.9~1.2當量。
密封樹脂片11中的環氧樹脂及酚樹脂之合計含 量宜為2.5重量%以上，且更宜為3.0重量%以上。若為2.5重量%以上，則可獲得對半導體晶片13、半導體晶圓12A等良好之接著力。密封樹脂片11中的環氧樹脂及酚樹脂之合計含量宜為20重量%以下，且更宜為10重量%以下。若為20重量%以下，則可減低吸濕性。
(C成分)
與環氧樹脂(A成分)及酚樹脂(B成分)一同使用的彈性體(C成分)是將利用密封樹脂片之電子零件之密封所必須之可撓性賦予至環氧樹脂組成物，只要具有此種作用，則並未特別限制其結構。舉例言之，可使用聚丙烯酸酯等各種丙烯酸系共聚物、苯乙烯丙烯酸酯系共聚物、丁二烯橡膠、苯乙烯-丁二烯橡膠(SBR)、乙烯-醋酸乙烯酯共聚物(EVA)、異戊二烯橡膠、丙烯腈橡膠等橡膠質聚合物。其中，由於容易分散於環氧樹脂(A成分)，又，與環氧樹脂(A成分) 之反應性亦高，因此，可提升所製得之密封樹脂片之耐熱性或強度，若由此觀點來看，則宜使用丙烯酸系共聚物。該等可單獨使用，亦可併用2種以上。
另，舉例言之，丙烯酸系共聚物可依下述來合成，即：藉由常法，將業已作成預定混合比之丙烯酸單體混合物進行自由基聚合。自由基聚合之方法可使用將有機溶劑作為溶媒而進行的溶液聚合法，或於水中一面使原料單體分散一面進行聚合之懸浮聚合法。舉例言之，此時使用的聚合起始劑可使用2,2’-偶氮雙異丁腈、2,2’-偶氮雙-(2,4-二甲基戊腈)、2,2’-偶氮雙-4-甲氧基-2,4-二甲基戊腈、其他偶氮系或重氮系聚合起始劑、過氧化苯甲醯及過氧化甲乙酮等過氧化物系聚合起始劑等。另，於懸浮聚合時，宜加入例如像是聚丙烯醯胺、聚乙烯醇般之分散劑。
彈性體(C成分)之含量為環氧樹脂組成物全體之15~30重量%。若彈性體(C成分)之含量小於15重量%，則難以獲得密封樹脂片11之柔軟性及可撓性，再者，亦難以做到抑制密封樹脂片捲邊之樹脂密封。反之，若前述含量大於30重量%，則密封樹脂片11之熔融黏度會提高而降低半導體晶片13之埋入性，同時會看見密封樹脂片11之硬化體之強度及耐熱性降低之傾向。
又，彈性體(C成分)相對於環氧樹脂(A成分)之重量比率(C成分之重量/A成分之重量)宜設定為3~4.7之範圍。當前述重量比率小於3時，難以控制密封樹脂片11之流動性，若大於4.7，則會看見密封樹脂片11於半導體晶片13 上之接著性差之傾向之故。
(D成分)
無機質填充劑(D成分)並無特殊之限制，可使用以往公知之各種填充劑，舉例言之，可列舉如：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末。該等可單獨使用，亦可併用2種以上。
其中，若從因環氧樹脂組成物之硬化體之熱線膨 脹係數減低而減低內部應力，結果得以抑制封裝樹脂片11於密封電子零件後產生捲邊的觀點來看，宜使用二氧化矽粉末，於二氧化矽粉末中，則以使用熔融二氧化矽粉末較佳。熔融二氧化矽粉末可列舉如：球狀熔融二氧化矽粉末、粉碎熔融二氧化矽粉末，若由流動性之觀點來看，則特別宜使用球狀熔融二氧化矽粉末。其中，宜使用平均粒徑為0.1~30μm之範圍者，且更宜使用1~20μm之範圍者。
另，平均粒徑可使用自母體任意抽出之試料，並 藉由使用雷射繞射散射式粒度分布測定裝置來測定而導出。
無機質填充劑(D成分)之含量宜為環氧樹脂組成 物全體之70~95重量%，且更宜為75~92重量%，進而宜為80~90重量%。若無機質填充劑(D成分)之含量小於50重量%，則環氧樹脂組成物之硬化體之線膨脹係數會變大，因此，會看見密封樹脂片11之捲邊變大之傾向。另一方面，若前述含量大於90重量%，則密封樹脂片11之柔軟性或流 動性會變差，因此，會看見與半導體晶片之接著性降低之傾向。
(E成分)
硬化促進劑(E成分)只要是進行環氧樹脂與酚樹脂之硬化者，則無特殊之限制，然而，若由硬化性與保存性之觀點來看，則適合使用三苯基膦或四苯基硼酸四苯基鏻等有機磷系化合物或咪唑系化合物。該等硬化促進劑可單獨使用，亦可與其他硬化促進劑併用。
相對於環氧樹脂(A成分)及酚樹脂(B成分)之合 計100重量份，硬化促進劑(E成分)之含量宜為0.1~5重量份。
(其他成分)
又，除了A成分至E成分外，於環氧樹脂組成物中可加入難燃劑成分。舉例言之，難燃劑組成分可使用氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物。
若由加熱環氧樹脂組成物時確保適當之流動性 之觀點來看，則金屬氫氧化物之平均粒徑宜為平均粒徑1~10μm，且更宜為2~5μm。若金屬氫氧化物之平均粒徑小於1μm，則難以均一地分散於環氧樹脂組成物中，同時會有無法充分地獲得環氧樹脂組成物加熱時之流動性之傾向。又，若平均粒徑大於10μm，則金屬氫氧化物(E成分)每添加量之表面積會減小，因此，會看見難燃效果降低之傾向。
又，除了前述金屬氫氧化物外，難燃劑成分可使 用膦氮烯化合物。舉例言之，SPR-100、SA-100、SP-100(以上為大塚化學股份有限公司)、FP-100、FP-110(以上為伏見製藥所股份有限公司)等作為市售品而可取得作為膦氮烯化合物。
若由即使少量亦可發揮難燃效果之觀點來看，則 宜為藉由式(1)或式(2)所表示之膦氮烯化合物，且包含於該等膦氮烯化合物之磷元素之含有率宜為12重量%以上。
(式(1)中，n是3~25之整數，R1及R2為相同或不同，且為具有選自於由烷氧基、苯氧基、胺基、羥基及烯丙基所構成群組中之官能基之一價有機基。)
(式(2)中，n及m分別獨立而為3~25之整數。R3及R5為相同或不同，且為具有選自於由烷氧基、苯氧基、胺基、羥基及烯丙基所構成群組中之官能基之一價有機基。R4為具有選自於由烷氧基、苯氧基、胺基、羥基及烯丙基所構成群組中之官能基之二價有機基。)
又，若由安定性及空隙之生成抑制之觀點來看，則宜使用藉由式(3)所表示之環狀膦氮烯低聚物。
(式(3)中，n是3~25之整數，R6及R7為相同或不同，且為氫、羥基、烷基、烷氧基或環氧丙基。)
藉由前述式(3)所表示之環狀膦氮烯低聚物是例如FP-100、FP-110(以上為伏見製藥所股份有限公司)等作為市售品而可取得。
膦氮烯化合物之含量宜為包含有包含於環氧樹脂組成物中的環氧樹脂(A成分)、酚樹脂(B成分)、彈性體(D成分)、硬化促進劑(E成分)及膦氮烯化合物(其他成分)之有機成分全體之10~30重量%。即，若膦氮烯化合物之含量小 於有機成分全體之10重量%，則密封樹脂片11之難燃性會降低，同時對被接著體(搭載有半導體晶片之半導體晶圓)等之凹凸追隨性會降低，並看見產生空隙之傾向。若前述含量大於有機成分全體之30重量%，則於密封樹脂片11之表面容易產生波狀變形，且會看見不易進行對被接著體之定位等作業性降低之傾向。
又，亦可併用前述金屬氫氧化物及膦氮烯化合 物，製得可確保片材密封所必須之可撓性且難燃性優異之密封樹脂片11。藉由併用兩者，可獲得僅使用金屬氧化物時之充分之難燃性，以及僅使用膦氮烯化合物時充分之可撓性。
於前述難燃劑中，若由樹脂密封之成型時密封樹 脂片之變形性、對被接著體之凹凸之追隨性、於半導體晶片或半導體晶圓上之密接性之觀點來看，則宜使用有機系難燃劑，特別是適合使用膦氮烯系難燃劑。
另，除了前述各成分外，環氧樹脂組成物可依需要適當地摻合以碳黑為主的顏料等其他添加劑。
(密封樹脂片之製作方法)
以下說明密封樹脂片之製作方法。首先，藉由混合前述各成分，調製環氧樹脂組成物。混合方法只要是各成分均一地分散混合之方法，則無特殊之限制。然後，舉例言之，塗覆業已將各成分溶解或分散於有機溶劑等中之清漆，並形成為片狀。或，亦可直接藉由捏揉機等混練各摻合成分，藉此，調製混練物，並將依此所製得之混練物押 出而形成為片狀。
使用清漆之具體製作程序是根據常法，適當地混 合前述A~E成分及依需要之其他添加劑，且使其均一地溶解或分散於有機溶劑中，並調製清漆。接著，將前述清漆塗佈於聚酯等支持體上並乾燥，藉此，可製得密封樹脂片11。又，依需要，為了保護密封樹脂片之表面，亦可黏合聚酯薄膜等剝離片。剝離片是在密封時剝離。
前述有機溶劑並無特殊之限制，可使用以往公知 之各種有機溶劑，例如甲基乙基酮、丙酮、環己酮、二烷、二乙基酮、甲苯、醋酸乙酯等。該等可單獨使用，亦可併用2種以上。又，通常宜使用有機溶劑而構成清漆之固態成分濃度為30~60重量%之範圍。
有機溶劑乾燥後之片厚度並無特殊之限制，然 而，若由厚度之均一性與殘存溶劑量之觀點來看，則通常宜設定為5~100μm，且更宜為20~70μm。
另一方面，使用混練時，使用混合器等公知方法 混合前述A~E成分及依需要之其他添加劑之各成分，然後，藉由熔融混練，調製混練物。熔融混練之方法並無特殊之限制，舉例言之，可列舉如：藉由混合輥、加壓式捏揉機、押出機等公知混練機熔融混練之方法等。混練條件為溫度只要是前述各成分之軟化點以上，則無特殊之限制，例如為30~150℃，若考慮環氧樹脂之熱硬化性，則宜為40~140℃，且更宜為60~120℃，時間例如為1~30分鐘，且宜為5~15分鐘。藉此，可調製混練物。
藉由押出成形將所製得之混練物成形，藉此，可製得密封樹脂片11。具體而言，並非將熔融混練後之混練物冷卻，而是在高溫狀態下直接押出成形，藉此，可形成密封樹脂片11。此種押出方法並無特殊之限制，可列舉如：T字模押出法、輥壓延法、輥混練法、共押出法、砑光成形法等。押出溫度只要是前述各成分之軟化點以上，則無特殊之限制，然而，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，且宜為50~140℃，更宜為70~120℃。依前述，可形成密封樹脂片11。
依此所製得之密封樹脂片可依需要積層為所期望之厚度而使用。即，密封樹脂片可以單層結構使用，亦可作成積層為2層以上之多層結構之積層體使用。
實施例
以下，以例示方式詳細地說明該發明之理想實施形態。然而，只要沒有特別限定之揭示，則揭示於該實施例之材料或摻合量等並非是將該發明之範圍僅限定於該等之意。又，份是指重量份。
[實施例1] (密封樹脂片之製作)
藉由混合器摻合以下成分，並藉由雙軸混練機，於120℃下熔融混練2分鐘，接著，藉由自T字模押出，製作厚度500μm之密封樹脂片A。
環氧樹脂：雙酚F型環氧樹脂(新日鐵化學(股)製，YSLV-80XY(環氧當量200g/eq.軟化點80℃)) 286份
[實施例2] (密封樹脂片之製作)
藉由混合器摻合以下成分，並藉由雙軸混練機，於120℃下熔融混練2分鐘，接著，藉由自T字模押出，製作厚度500μm之密封樹脂片B。
[比較例1] (密封樹脂片之製作)
將以下成分溶解或分散於甲基乙基酮中，並製作固態成分40重量%之清漆。
(密封樹脂片之儲存彈性模數之測定)
儲存彈性模數之測定是使用固體黏彈性測定裝置(流變科學(Rheometric Scientific)公司製：形式：RSA-III)來進行。具體上藉由以下方法測得：於150℃下加熱各密封樹脂片1小時使其熱硬化，並自該硬化物將試樣尺寸作成長度400mm×寬度2mm×厚度80μm而製得測定試料後，將測定試料安置於薄膜拉伸測定用夾具，在頻率1Hz、升溫速度10℃/min之條件下，測定於-50~300℃溫度領域之儲存彈性模數及損耗模數，並讀取於25℃下之儲存彈性模數(E’)。
(密封樹脂片之蕭耳D硬度之測定)
藉由以下方法測得：使用積層機積層各密封樹脂片達到2mm厚，並於150℃下加熱該積層體1小時使其熱硬化後，根據JIS K 7215使用硬度計(三豐(MITUTOYO)(股)製，塑料用硬度計)，讀取於25℃下之測定值。
(半導體封裝件之製作)
準備以下晶片安裝中介層，即：以下規格之半導體晶片業已倒裝晶片安裝於矽中介層，且晶片-中介層間藉由雙酚A型環氧系熱硬化性底部填充材來密封。
<半導體晶片>
半導體晶片尺寸：7.3mm□(厚度400μm)
凸塊材質：Cu 30μm、Sn-Ag 15μm厚
凸塊數：544凸塊
凸塊間距：50μm
晶片數：16個(4個×4個)
<矽中介層>
直徑：8吋
厚度：730μm
電極：直通矽穿孔(直徑：30μm)
於以下所示之加熱加壓條件下，藉由真空平板壓製，將密封樹脂片A~C分別黏貼於所製得之晶片安裝中介層上。
<黏貼條件>
溫度：90℃
加壓力：0.5MPa
真空度：2000Pa
壓製時間：3分
在開放成大氣壓後，於熱風乾燥機中，在150℃、1小時之條件下使密封樹脂片熱硬化，並製得密封體。其次，藉由使用切削裝置(迪斯科(DISCO)(股)製，鉋平機「DFS8910」)之磨削，於磨削鑽頭之周速度1000m/min、進給間距100μm、切入深度10μm之條件下，將密封體與半導體晶片一同薄化至半導體晶片之厚度為100μm，而製作出磨削體。
藉由磨削裝置(迪斯科(DISCO)製，「DGP8761」)，將所製得之磨削體之矽中介層之露出面(與黏合有密封樹脂片之面為相反側之面)磨削至矽中介層之厚度為100μm，並形成積層體。
(密封樹脂片與矽中介層之積層體之最厚部厚度 與最薄部厚度之差之測定)
使用晶圓厚度計測裝置(濱松光子學公司製，「C8870-02」)，以測定間距2mm測定積層體(包含露出之半導體晶片。)之最厚部厚度與最薄部厚度之差。
接著，於矽中介層之磨削面塗佈聚醯胺酸(使3,4’,3,4’-聯苯四羧酸二酐與4,4’-二胺基二苯基醚、對苯二胺反應而得者)，並使其熱硬化而形成厚度10μm之聚醯亞胺層。藉由雷射加工，於對應於直通矽穿孔之位置形成開口，並使該穿孔露出。藉由鍍敷，於包含開口之聚醯亞胺層表面依序地形成金膜、鎳膜。再者，依鉻、銅之順序施行濺鍍而形成種膜(鉻層之厚度20nm、銅層之厚度100nm)，並藉由銅電鍍，形成具有預定配線圖案之再配線層，藉此，製作半導體封裝件。
(再配線之形成性)
藉由顯微鏡(倍率：500倍)，於再配線形成面確認是否有配線裂斷，無裂斷時評價為「○」、有裂斷時評價為「×」。表1顯示結果。
由表1亦可明白，於實施例1及2中，由於密封樹 脂片與矽中介層之積層體之厚度差為20μm以下，因此，可高良率地形成作為半導體封裝件之電路面要素的再配線，相對於此，於比較例1之半導體封裝件中，由於厚度差大於20μm，因此，變成再配線之形成性差之結果。
[實施例3]
於使用實施例1之密封樹脂片A之半導體封裝件之製作之密封步驟中，取代真空平板壓製，使用壓縮成形裝置WCM-300(山田尖端科技(APIC YAMADA)公司製)，並藉由下述成形條件，將密封樹脂片A黏貼於所製得之晶片安裝中介層上，除此之外，與實施例1之情形相同，進行積層體之最厚部厚度與最薄部厚度之差之測定及再配線之形成性之評價。表2顯示結果。
<成形條件>
溫度：150℃
加壓力：4.5MPa
真空度：2000Pa
加壓時間：10分
由表2之結果可知，利用密封樹脂片之密封步驟可適當地利用平板壓製及壓縮成形中任一者。
11‧‧‧密封樹脂片
12A‧‧‧(磨削前之)半導體晶圓
13‧‧‧半導體晶片
15‧‧‧密封體

Claims (8)

  1. 一種半導體封裝件之製造方法，包含有以下步驟：準備步驟，係準備業已於第1主面搭載一個或複數個半導體晶片之半導體晶圓；密封步驟，係以將前述半導體晶片埋入之方式，於前述半導體晶圓之第1主面積層密封樹脂片而密封前述半導體晶片；及背面磨削步驟，係磨削前述半導體晶圓之與第1主面為相反側之第2主面；前述密封樹脂片與前述業經磨削之半導體晶圓之積層體，其最厚的最厚部厚度與最薄的最薄部厚度之差為20μm以下。
  2. 如請求項1之半導體封裝件之製造方法，其中前述密封步驟是藉由對前述密封樹脂片施以平板壓製或壓縮成形來進行。
  3. 如請求項1之半導體封裝件之製造方法，其中前述積層體之最厚部係位於以俯視透視前述半導體晶圓時，該半導體晶圓與前述半導體晶片不交疊之區域。
  4. 如請求項1之半導體封裝件之製造方法，其中業經施以150℃且1小時熱硬化處理後之前述密封樹脂片於25℃下的蕭耳D硬度為60以上。
  5. 如請求項1之半導體封裝件之製造方法，其中業經施以150℃且1小時熱硬化處理後之前述密封樹脂片於25℃ 下的儲存彈性模數為3GPa以上。
  6. 如請求項1之半導體封裝件之製造方法，其中前述背面磨削步驟後更包含有再配線形成步驟，該再配線形成步驟係於前述半導體晶片之業經磨削之第2主面形成再配線。
  7. 如請求項6之半導體封裝件之製造方法，其使用有複數個前述半導體晶片，且前述再配線形成步驟後更包含有切割步驟，該切割步驟係按照目標之半導體晶片單位將前述半導體晶圓與前述密封樹脂片一同切割。
  8. 一種半導體封裝件，其藉由如請求項1至7中任一項之半導體封裝件之製造方法而製得。
TW103135029A 2013-10-23 2014-10-08 半導體封裝件之製造方法 TW201523719A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220382A JP2015082606A (ja) 2013-10-23 2013-10-23 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201523719A true TW201523719A (zh) 2015-06-16

Family

ID=52992709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135029A TW201523719A (zh) 2013-10-23 2014-10-08 半導體封裝件之製造方法

Country Status (3)

Country Link
JP (1) JP2015082606A (zh)
TW (1) TW201523719A (zh)
WO (1) WO2015060106A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731040B (zh) * 2016-03-25 2021-06-21 日商昭和電工材料股份有限公司 有機中介層及有機中介層的製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140259B1 (ko) * 2018-01-11 2020-07-31 주식회사 엘지화학 반도체 몰딩용 에폭시 수지 조성물, 이를 이용한 몰딩필름 및 반도체 패키지
JP7217865B2 (ja) * 2018-02-22 2023-02-06 味の素株式会社 ウエハーレベルパッケージ封止用樹脂組成物
CN110183818A (zh) * 2018-02-22 2019-08-30 味之素株式会社 晶片级封装密封用树脂组合物
JP7038575B2 (ja) * 2018-03-08 2022-03-18 日東電工株式会社 封止用シート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP3862001B2 (ja) * 2002-03-18 2006-12-27 信越化学工業株式会社 ウエハーモールド用液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP4225162B2 (ja) * 2003-08-18 2009-02-18 日立化成工業株式会社 封止用フィルム
JP2011243596A (ja) * 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP5961055B2 (ja) * 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731040B (zh) * 2016-03-25 2021-06-21 日商昭和電工材料股份有限公司 有機中介層及有機中介層的製造方法

Also Published As

Publication number Publication date
WO2015060106A1 (ja) 2015-04-30
JP2015082606A (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
JP6484061B2 (ja) 電子部品パッケージの製造方法
TW201523719A (zh) 半導體封裝件之製造方法
TWI664684B (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
TW201513195A (zh) 半導體封裝件之製造方法
JPWO2017168820A1 (ja) 電子デバイスパッケージ用テープ
US8802776B2 (en) Epoxy resin composition, method for producing composite unit using the epoxy resin composition, and composite unit
TW201513196A (zh) 半導體封裝件之製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
TWI824195B (zh) 切晶黏晶膜與使用其之半導體封裝及其製造方法
TW202204558A (zh) 接著劑用組成物及膜狀接著劑、以及使用有膜狀接著劑之半導體封裝及其製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
TWI828076B (zh) 切晶黏晶膜及其製造方法、以及半導體封裝及其製造方法
TWI828455B (zh) 接著劑用組成物及膜狀接著劑、以及使用膜狀接著劑之半導體封裝及其製造方法
JP2016094575A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TW202237786A (zh) 接著劑組成物、膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
TW202242057A (zh) 膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
JP2023142888A (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法
KR20240022466A (ko) 접착제용 조성물 및 필름형 접착제, 그리고 필름형 접착제를 사용한 반도체 패키지 및 그 제조 방법
CN116670829A (zh) 粘接剂用组合物和膜状粘接剂、以及使用了膜状粘接剂的半导体封装及其制造方法
WO2019150957A1 (ja) 半導体装置の実装方法
JP2015126131A (ja) 電子部品パッケージの製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法