WO2019150957A1 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
WO2019150957A1
WO2019150957A1 PCT/JP2019/001139 JP2019001139W WO2019150957A1 WO 2019150957 A1 WO2019150957 A1 WO 2019150957A1 JP 2019001139 W JP2019001139 W JP 2019001139W WO 2019150957 A1 WO2019150957 A1 WO 2019150957A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
film
encapsulant
substrate
semiconductor chip
Prior art date
Application number
PCT/JP2019/001139
Other languages
English (en)
French (fr)
Inventor
裕美 齊藤
豊和 発地
Original Assignee
ナミックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナミックス株式会社 filed Critical ナミックス株式会社
Publication of WO2019150957A1 publication Critical patent/WO2019150957A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Definitions

  • the present disclosure relates to a method for mounting a semiconductor device using a film-like semiconductor encapsulant.
  • a semiconductor mounting method using a film-shaped semiconductor encapsulant is performed according to the following procedure.
  • a film-shaped semiconductor sealing material is laminated on one surface of a semiconductor wafer having electrodes on the circuit surface.
  • the semiconductor wafer is diced into individual pieces.
  • the surface of the semiconductor wafer (semiconductor chip) on which the film-shaped semiconductor encapsulant is laminated is heat-bonded to the substrate using a Philip chip bonder or the like (Thermal Compression Bonding: TCB). )
  • the sealing state of semiconductor mounting using a film-like semiconductor sealing material is required to have good bonding properties and few defects such as voids.
  • a film-like semiconductor encapsulant composition and a film-like semiconductor mounting method for achieving such a sealed state have been proposed.
  • a method of curing a film-like semiconductor sealing material under a pressurized atmosphere after TCB has been studied (see Patent Document 1).
  • the method of curing the film-shaped semiconductor encapsulant in a pressurized atmosphere after TCB is effective in order to reduce void defects during curing.
  • One object of the present disclosure is to provide the following semiconductor mounting method in order to suppress the occurrence of such a problem. In this method, the occurrence of defects is suppressed by more reliably obtaining the effect of curing under a pressurized atmosphere.
  • a first semiconductor device mounting method (1) includes laminating a film-like semiconductor sealing material on a semiconductor chip on which a protruding electrode containing solder is formed, Heating and pressure-contacting the film-like semiconductor encapsulant to the substrate; and Mounting the semiconductor chip on the substrate by heat-curing the film-like semiconductor encapsulant,
  • the film-like semiconductor encapsulant has a thickness of 0.8 times to 1.3 times the height of the protruding electrode, The difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor encapsulating material laminated on the semiconductor chip is 2.2 ⁇ m or less,
  • the lamination pressure in the laminate is 0.1 MPa or more and 0.8 MPa or less,
  • the heat curing is performed in a pressurized atmosphere of 0.4 MPa or more.
  • the mounting method (2) of the second semiconductor device includes laminating a film-like semiconductor sealing material on a semiconductor wafer on which protruding electrodes including solder are formed, Heating and pressure-contacting the film-like semiconductor encapsulant to the substrate; and Mounting the semiconductor chip on the substrate by heat-curing the film-shaped semiconductor encapsulant, Forming the semiconductor chip by dividing the semiconductor wafer laminated with the film-shaped semiconductor sealing material; Aligning the separated semiconductor chip with a substrate electrode, aligning the aligned semiconductor chip and the substrate while heating, and Further heat-curing the film-like semiconductor encapsulant under pressure atmosphere after the pressure welding,
  • the film-like semiconductor encapsulant has a thickness of 0.8 times to 1.3 times the height of the protruding electrode, The difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor encapsulant in the semiconductor chip laminated on the semiconductor wafer and then separated into pieces is 2.2 ⁇ m or less,
  • the lamination pressure in the laminate is
  • the mounting method (3) of the third semiconductor device includes laminating a film-shaped semiconductor sealing material on a semiconductor wafer on which protruding electrodes including solder are formed, Heating and pressure-contacting the film-like semiconductor encapsulant to the substrate; and Mounting the semiconductor chip on the substrate by heat-curing the film-shaped semiconductor encapsulant, Reducing the thickness of the semiconductor wafer laminated with the film-shaped semiconductor encapsulant by polishing; Forming the semiconductor chip by dividing the semiconductor wafer laminated with the film-shaped semiconductor sealing material; Aligning the separated semiconductor chip with a substrate electrode; Press-contacting the aligned semiconductor chip and the substrate while heating; and Further heat-curing the film-like semiconductor encapsulant under pressure atmosphere after the pressure welding,
  • the film-like semiconductor encapsulant has a thickness of 0.8 times to 1.3 times the height of the protruding electrode, The difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor encapsulant in the semiconductor chip laminated on
  • the bump electrode is formed by laminating a copper layer and a solder layer on the semiconductor chip surface or the semiconductor wafer surface in this order. It preferably has a structure.
  • the height of the protruding electrode is preferably 5 ⁇ m or more and 50 ⁇ m or less.
  • the first to third semiconductor device mounting methods (1) to (3) it is possible to suppress the occurrence of defects such as void defects and realize good connection.
  • a first semiconductor device mounting method (1) includes laminating a film-shaped semiconductor encapsulant on a semiconductor chip on which a protruding electrode containing solder is formed, and a film-shaped semiconductor encapsulant And mounting the semiconductor chip on the substrate by heat-curing the film-like semiconductor sealing material. Furthermore, the first semiconductor device mounting method (1) is required to satisfy the following conditions (A) to (D).
  • Condition (A) The thickness of the film-shaped semiconductor encapsulant is 0.8 times or more and 1.3 times or less the height of the protruding electrode.
  • Condition (A) suppresses oversupply and shortage of the film-like semiconductor encapsulant.
  • the thickness of the film-shaped semiconductor encapsulant is less than 0.8 times the height of the protruding electrode, the film-form semiconductor encapsulant is insufficient. For this reason, the possibility of mounting defects such as void defects and delamination increases.
  • the thickness of the film-shaped semiconductor encapsulant is more than 1.3 times the height of the protruding electrode, the film-form semiconductor encapsulant is oversupplied.
  • the thickness of the film-shaped semiconductor sealing material is preferably 0.9 times or more and 1.25 times or less the height of the protruding electrode.
  • condition (B) The difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor sealing material laminated on the semiconductor chip is 2.2 ⁇ m or less.
  • the condition (B) the volume of voids generated when the film-shaped semiconductor sealing material and the substrate come into contact with each other can be reduced. For this reason, generation
  • the difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor encapsulant laminated on the semiconductor chip exceeds 2.2 ⁇ m, the volume of voids generated when the film-shaped semiconductor encapsulant contacts the substrate This increases the possibility of mounting defects due to void defects.
  • the difference between the maximum height and the minimum height of the surface of the film-shaped semiconductor sealing material laminated on the semiconductor chip is more preferably 2 ⁇ m or less.
  • the lamination pressure when laminating the film-shaped semiconductor encapsulant on the semiconductor chip is 0.1 MPa or more and 0.8 MPa or less.
  • the condition (C) the volume of voids generated when the film-shaped semiconductor sealing material and the substrate come into contact with each other can be reduced. For this reason, generation
  • the lamination pressure exceeds 0.8 MPa, the film-shaped semiconductor encapsulant is thinned, and the difference between the maximum height and the minimum height of the film-shaped semiconductor encapsulant laminated on the semiconductor chip increases. For this reason, voids are likely to occur, and mounting defects are likely to occur.
  • Condition (D) Heat curing of the film-shaped semiconductor encapsulant is performed under a pressurized atmosphere of 0.4 MPa or more. According to the condition (D), curing of the film-shaped semiconductor encapsulant can be advanced while suppressing generation and expansion of voids. For this reason, generation
  • heat curing of the film-shaped semiconductor encapsulating material is performed in an atmosphere of less than 0.4 MPa, it is difficult to suppress the generation and expansion of voids, so that mounting defects due to void defects are likely to occur.
  • the second semiconductor device mounting method (2) includes laminating a film-shaped semiconductor encapsulant on a semiconductor wafer on which a protruding electrode containing solder is formed, It includes heat-welding to the substrate and mounting the semiconductor chip on the substrate by heat-curing the film-like semiconductor sealing material. Further, the second semiconductor device mounting method (2) includes the following steps (a) to (d). (A) A step of forming a semiconductor chip by dividing a semiconductor wafer laminated with a film-shaped semiconductor sealing material. (B) A step of aligning the separated semiconductor chip with the substrate electrode. (C) A step of pressing the aligned semiconductor chip and the substrate while heating. (D) A step of heat-curing the film-shaped semiconductor sealing material in a pressure atmosphere after pressure welding.
  • the target for laminating the film-shaped semiconductor sealing material is a semiconductor wafer.
  • the semiconductor wafer is obtained by dividing the semiconductor wafer into pieces by dicing, thereby obtaining a semiconductor chip laminated with the film-like semiconductor sealing material.
  • step (b) the semiconductor chip separated into individual pieces while being recognized with a visible light camera or the like while the alignment reference mark formed on the semiconductor chip and on the substrate is recognized. Align.
  • the semiconductor chip separated in the step (c) is heated and pressed (TCB) to the substrate using a flip chip bonder or the like.
  • the mounting of the semiconductor chip onto the substrate and the connection between the protruding electrode and the substrate electrode may be performed simultaneously.
  • the protruding electrode and the substrate electrode may be connected.
  • TCB is performed in a state where the semiconductor chip is heated to the solder melting temperature or higher.
  • the semiconductor chip is mounted at a predetermined position on the substrate in a state where the semiconductor chip is heated to a temperature higher than the softening temperature of the film-shaped semiconductor sealing material. Further, the semiconductor chip is heated to a temperature equal to or higher than the solder melting temperature to connect the protruding electrode and the substrate electrode.
  • the semiconductor chip may be individually heated to the solder melting temperature or higher to connect the protruding electrode and the substrate electrode.
  • a plurality of semiconductor chips may be heated simultaneously to connect the protruding electrode and the substrate electrode.
  • the second semiconductor device mounting method (2) is also required to satisfy the above-described conditions (A) to (D). Points to note in the second semiconductor device mounting method (2) are as follows. A semiconductor chip is obtained by dividing the semiconductor wafer into pieces by the step (a). For this reason, the semiconductor wafer has a plurality of protruding electrodes corresponding to the number of semiconductor chips after separation. The plurality of protruding electrodes are required to satisfy the condition (A). On the other hand, the condition (B) is a condition relating to the semiconductor chip that has been separated after the step (a).
  • the third method for mounting a semiconductor device (3) includes the steps (a) to (d).
  • the semiconductor device mounting method (3) of the present disclosure includes the following step (e) performed before the step (a).
  • the process of thinning the thickness of the semiconductor wafer laminated with the film-like semiconductor sealing material by polishing This process (e) is a so-called back grinding process.
  • the third semiconductor device mounting method (3) is also required to satisfy the conditions (A) to (D) described above.
  • the points to be noted in the third semiconductor device mounting method (3) are the same as the points to be noted in the second semiconductor device mounting method (2).
  • the semiconductor chip used in the first semiconductor device mounting method (1) has at least one protruding electrode.
  • the number of protruding electrodes matches the number of substrate electrodes of the substrate on which the semiconductor chip is mounted.
  • the semiconductor wafer used in the mounting methods (2) and (3) of the first and second semiconductor devices has a plurality of projecting electrodes corresponding to the number of semiconductor chips after singulation.
  • These protruding electrodes are configured by a single or composite structure using materials such as solder, gold and copper. However, these protruding electrodes preferably have a structure in which a copper layer and a solder layer are laminated in this order on a semiconductor chip surface or a semiconductor wafer surface.
  • the height of these protruding electrodes is preferably 5 ⁇ m or more and 50 ⁇ m or less.
  • the semiconductor chip or the semiconductor wafer is not particularly limited, and may be a silicon chip or a silicon wafer, or a compound semiconductor chip or a compound semiconductor wafer.
  • the film-shaped semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) satisfies the following conditions.
  • the film-shaped semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) preferably has transparency to visible light. Specifically, it is preferable that the transmittance of light having a wavelength of 550 nm in the film-shaped semiconductor encapsulant is 15% or more. If the transmittance of light with a wavelength of 550 nm in the film-shaped semiconductor encapsulating material is 15% or more, the film is formed on the semiconductor chip, the semiconductor wafer, or when the alignment reference mark is formed on the substrate. This is because these reference marks can be recognized by a visible light camera or the like through the shaped semiconductor sealing material.
  • voids are generated when the semiconductor chip is heated and pressed (TCB) to the substrate. It is preferable that it does not occur easily. For example, when the semiconductor chip is heated and pressed (TCB) to the substrate, the semiconductor chip is heated to 230 ° C. or higher. For this reason, there exists a possibility that a void may generate
  • the film-like semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) contains a thermosetting component and its curing agent.
  • the thermosetting component include epoxy resin, bismaleimide resin, polyamide resin, polyimide resin, triazine resin, cyanoacrylate resin, unsaturated polyester resin, melamine resin, urea resin, benzoxazine resin, polyurethane resin, polyisocyanate.
  • Examples include resins, furan resins, resorcinol resins, xylene resins, benzoguanamine resins, diallyl phthalate resins, silicone resins, polyvinyl butyral resins, siloxane-modified epoxy resins, siloxane-modified polyamideimide resins, acrylate resins, and acrylic resins.
  • epoxy resins, benzoxazine resins, siloxane-modified epoxy resins, and siloxane-modified polyamideimide resins are particularly preferable from the viewpoint of heat resistance.
  • the film-shaped semiconductor sealing material may contain a mixture of a polyimide resin and an epoxy resin as a thermosetting component.
  • Examples of the curing agent contained in the film-shaped semiconductor encapsulant include amine-based curing agents such as aliphatic amines, alicyclic amines, aromatic polyamines, and tertiary amines, aliphatic acid anhydrides, and alicyclic acids.
  • Anhydride curing agents such as anhydrides and aromatic anhydrides, phenolic curing agents such as novolak phenol resins, dicyandiamide, organic acid dihydrazide, boron trifluoride amine complexes, imidazoles, polyamides, and organic peroxides Is mentioned. These can be used alone or as a mixture of two or more.
  • the film-like semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) may contain a polymer resin other than the thermosetting component described above.
  • the polymer resin include polyester resin, polyether resin, polyamide resin, polyamideimide resin, polyimide resin, polyacrylate resin, polyvinyl butyral resin, polyurethane resin, phenoxy resin, polyacrylate resin, polybutadiene, and acrylonitrile butadiene copolymer.
  • a polyimide resin and a phenoxy resin are preferable from the viewpoints of heat resistance and film formability.
  • the film-like semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) may contain an inorganic filler for low thermal expansion.
  • the filler type, particle size, blending amount, and the like are set so that the transmittance at a wavelength of 550 nm is 15% or more.
  • the film-like semiconductor encapsulant used in the first to third semiconductor device mounting methods (1) to (3) includes a curing accelerator, a flux agent, a silane coupling agent, and a titanium coupling.
  • Additives such as an agent, an antioxidant, a leveling agent, and an ion trap agent, and an elastomer component may be blended. These may be used alone or in combination of two or more. What is necessary is just to adjust about a compounding quantity so that the effect of each additive may express.
  • a known laminating apparatus can be used when laminating a film-like semiconductor encapsulant on a semiconductor chip or a semiconductor wafer.
  • the laminating apparatus used is not particularly limited, and for example, a roll laminator and a vacuum laminator can be used.
  • the lamination temperature and the lamination time when laminating the film-like semiconductor sealing material on the semiconductor chip or the semiconductor wafer are the films used. Depending on the shape of the semiconductor encapsulant, it can be appropriately selected.
  • the conditions for heat-pressing (TCB) the semiconductor chip to the substrate are not particularly limited, and the film-like semiconductor sealing to be used What is necessary is just to select suitably according to a material and solder.
  • the heating temperature and the heating time when the film-shaped semiconductor encapsulant is heat-cured under a pressure atmosphere are not particularly limited and are used. What is necessary is just to select suitably according to a film-form semiconductor sealing material.
  • Step (a) in the mounting methods (2) and (3) of the first and second semiconductor devices can be carried out by using a general dicing apparatus and performing dry or wet dicing.
  • Step (e) in the third semiconductor device mounting method (3) can be performed by a general back grinder.
  • a known molded semiconductor encapsulant is used for the part where the semiconductor chip is mounted in order to protect from external impact and moisture intrusion. May be sealed. Curing of the mold semiconductor encapsulant may be performed simultaneously with the curing of the film semiconductor encapsulant, or may be performed after curing of the film semiconductor encapsulant.
  • Examples 1 to 11, Comparative Examples 1 to 4 A semiconductor wafer in which 16 7.3 mm square semiconductor chips were connected was prepared. On each semiconductor chip surface, a protruding electrode having a structure in which a copper layer and a solder layer (Sn—Ag solder) are laminated in this order is provided. A film-shaped semiconductor encapsulant having the composition shown in the following table was cut into a 4 cm square and placed on the surface of the semiconductor wafer provided with the protruding electrodes. Furthermore, a film-like semiconductor encapsulant was laminated on the semiconductor wafer under the conditions described in the following table using a vacuum pressure laminator (MVLP-500 / 600, Meiki Seisakusho Co., Ltd.).
  • MVLP-500 / 600 MVLP-500 / 600, Meiki Seisakusho Co., Ltd.
  • Thermosetting component NC3000 Biphenyl aralkyl type epoxy resin, Nippon Kayaku Co., Ltd.
  • YDPN-638 Phenol novolac type epoxy resin, Nippon Steel & Sumikin Chemical Co., Ltd.
  • EXA830-CRP Bisphenol F type liquid epoxy resin
  • DIC Corporation EXA850 -CRP bisphenol A type epoxy resin
  • DIC Corporation curing agent EH105: amine curing agent, ADEKA Corporation KA-1180: phenol resin curing agent, DIC Corporation curing accelerator 2PHZ: imidazole curing accelerator , Shikoku Kasei Kogyo Co., Ltd.
  • inorganic filler Sciqas (0.1 ⁇ m): silica filler, average particle size 0.1 ⁇ m, Sakai Chemical Industry Co., Ltd.
  • polymer resin jER4250 bisphenol A / bisphenol F copolymer phenoxy resin, Mitsubishi Chemical FX316 manufactured by Co., Ltd .: bisphenol A type phenoxy resin, flux agent 8-quinolinol manufactured by Nippon Steel & Sumikin Chemical Co., Ltd .: Elastomer XER-32C manufactured by Sigma-Aldrich Japan LLC Ring agent KBM573: manufactured by Shin-Etsu Chemical Co., Ltd.
  • disconnection was measured in the following procedures.
  • the difference of the maximum height and the minimum height of the surface of the film-like semiconductor sealing material after lamination was measured in the following procedures.
  • Thickness of the film-like semiconductor encapsulant The film-like semiconductor encapsulant formed on the base film (PET film) has a base film surface as a reference height, and a surface roughness / shape measuring machine (manufactured by Tokyo Seimitsu Co., Ltd., The thickness of the film-shaped semiconductor encapsulant was measured using SURFCOM 1500SD2).
  • a semiconductor wafer laminated with a film-like semiconductor encapsulant is used, using a Tokyo Seimitsu dicing machine (model number: A-WD-100A), along the dicing line, speed: 20 mm / sec, blade rotation speed:
  • the test chip of a predetermined size (7.3 mm ⁇ 7.3 mm) was obtained by dicing into pieces by dicing at 30000 rpm.
  • FCB3 flip chip bonder
  • Example 9 the heating pressure welding (TCB) was implemented by the following procedures (b), and the heating pressure welding (TCB) was implemented by the following procedures (a) about the remaining Example and the comparative example.
  • Step (a) After the test chip heated to 80 ° C. was brought into contact with the silicon substrate, the temperature was raised to 260 ° C. in that state, and the protruding electrode of the test chip and the substrate electrode were connected.
  • Step (b) A test chip heated to 80 ° C. was mounted on a silicon substrate. Thereafter, using a flip chip bonder heating head heated to 300 ° C., the test chip mounted on the silicon substrate was pressurized from above to connect the protruding electrode of the test chip and the substrate electrode.
  • the film-shaped semiconductor sealing material was heat-cured under a predetermined pressure atmosphere.
  • Examples 1 to 7, 9, 10, and Comparative Examples 2 to 4 were heat-cured at 175 ° C. for 2 hours under a pressure atmosphere of 0.7 MPa.
  • Example 8 was heat-cured at 175 ° C. for 2 hours under a pressure atmosphere of 0.4 MPa.
  • Example 11 was heat-cured at 185 ° C. for 4 hours under a pressure atmosphere of 0.7 MPa.
  • Comparative Example 1 was heat-cured at 175 ° C. for 2 hours under a pressure atmosphere of 0.3 MPa.
  • One test piece was extracted from the prepared test pieces, and the peripheral portion was observed over one row cross section at the connection cross section cut out by polishing. It was confirmed with a scanning electron microscope whether there was solder wetting at the interface between the solder of the test chip and the pad of the Bottom chip. The case where solder wetting was confirmed was designated as A, and the case where solder wetting was not confirmed was designated as B.
  • Examples 1 to 11 mountability (visibility, scooping up, void, connection) was good.
  • Examples 2 and 3 are examples in which the thickness of the film-shaped semiconductor encapsulant, the height of the protruding electrode of the semiconductor wafer, and the lamination pressure were changed with respect to Example 1.
  • Example 4 is an example in which the thickness of the film-shaped semiconductor encapsulant and the lamination pressure were changed with respect to Example 2.
  • Example 5 is an example in which the thickness of the film-like semiconductor encapsulant was changed with respect to Example 4.
  • Examples 6 and 7 are examples in which the lamination pressure was changed with respect to Example 5.
  • Example 8 is an example in which the pressure condition at the time of curing of the film-shaped semiconductor encapsulant was changed with respect to Example 5.
  • Example 9 is an example in which the procedure of heating and pressure welding (TCB) was changed from procedure (a) to procedure (b) with respect to example 5.
  • Example 10 is an example in which back grinding was performed between lamination and dicing as compared to Example 5.
  • Example 11 is an example in which the composition of the film-shaped semiconductor encapsulant was changed from composition A to composition B with respect to Example 5 and the curing conditions (temperature, heating time) of the film-shaped semiconductor encapsulant were changed. It is an example.
  • Comparative Example 1 is an example in which a film-like semiconductor encapsulant is cured under a pressurized atmosphere of less than 0.4 MPa (0.3 MPa). In Comparative Example 1, the mountability (void) was B.
  • Comparative Example 2 is an example in which the lamination pressure is more than 0.8 MPa (0.9 MPa), and the difference between the maximum height and the minimum height of the semiconductor sealing material surface is more than 2.2 ⁇ m (2.3 ⁇ m).
  • the mountability (void) was B.
  • the thickness of the film-shaped semiconductor encapsulant is less than 0.8 times (0.75) the height of the protruding electrode, and the difference between the maximum height and the minimum height of the semiconductor encapsulant surface is 2. This is an example of more than 2 ⁇ m (2.3 ⁇ m).
  • the mountability (void) was B.
  • Comparative Example 4 is an example in which the thickness of the film-shaped semiconductor sealing material is more than 1.3 times (1.40) the height of the protruding electrode.
  • the mountability (climbing up) was B. Therefore, evaluation of mountability (void, connection) was not performed.
  • the semiconductor device mounting method according to the embodiment of the present disclosure may be the following first to fifth semiconductor device mounting methods.
  • the film-form semiconductor encapsulant is heated and pressed against the substrate, and then In the method of mounting a semiconductor device in which the film-like semiconductor encapsulant is heat-cured and the semiconductor chip is mounted on the substrate, the thickness of the film-like semiconductor encapsulant is 0.8 times the height of the protruding electrode. 1.3 times or less, the difference between the maximum height and the minimum height of the semiconductor sealing material surface laminated on the semiconductor chip is 2.2 ⁇ m or less, and the lamination pressure is 0.1 MPa or more and 0.8 MPa.
  • the heat curing is performed in a pressurized atmosphere of 0.4 MPa or more.
  • the second semiconductor device mounting method includes laminating a film-like semiconductor encapsulant on a semiconductor wafer on which a protruding electrode containing solder is formed, and heat-pressing the film-like semiconductor encapsulant against the substrate,
  • the method of mounting a semiconductor device in which the film-shaped semiconductor encapsulant is laminated by heating and curing the film-form semiconductor encapsulant and mounting the semiconductor chip on the substrate The step of aligning the integrated semiconductor chip with the substrate electrode, the step of press-contacting the aligned semiconductor chip and the substrate while heating, and heating the film-shaped semiconductor encapsulant in a pressure atmosphere after the press-contact And a thickness of the film-shaped semiconductor encapsulant is 0.8 to 1.3 times the height of the protruding electrode, The difference between the maximum height and the minimum height of the semiconductor encapsulant surface that is formed and then singulated is 2.2 ⁇ m or less, the lamination pressure is
  • a third semiconductor device mounting method includes laminating a film-shaped semiconductor encapsulant on a semiconductor wafer on which a protruding electrode containing solder is formed, and heat-pressing the film-form semiconductor encapsulant against a substrate,
  • the step of reducing the thickness of the semiconductor wafer laminated with the film-like semiconductor encapsulant by polishing the step of separating the semiconductor wafer laminated with the film-like semiconductor encapsulant, the step of aligning the separated semiconductor chip with the substrate electrode, heating the aligned semiconductor chip and the substrate
  • the step of heat-curing the film-shaped semiconductor sealing material in a pressure atmosphere after the pressure welding The thickness of the sealing material is 0.8 times or more and 1.3 times or less the height of the protruding electrode, laminated to the semiconductor wafer, and then separated into individual pieces.
  • a fourth semiconductor device mounting method is any one of the first to third semiconductor device mounting methods, wherein the protruding electrode is formed of a copper layer or a solder layer on a semiconductor chip surface or a semiconductor wafer surface. It has a stacked structure.
  • a fifth semiconductor device mounting method is any one of the first to fourth semiconductor device mounting methods, and the height of the protruding electrode is 5 ⁇ m or more and 50 ⁇ m or less.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

ボイド欠陥等の不具合を抑制し、確実な接続を達成できる半導体実装方法の提供。　半導体装置の実装方法は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体チップ上へラミネートすること、前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、前記フィルム状半導体封止材を加熱硬化することによって、前記半導体チップを前記基板へ実装すること、を含み、前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、前記半導体チップにラミネートされた前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、前記ラミネートにおけるラミネーション圧力が０．１ＭＰａ以上かつ０．８ＭＰａ以下であり、前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される。

Description

半導体装置の実装方法
　本開示は、フィルム状半導体封止材を用いた半導体装置の実装方法に関する。
　半導体チップと基板との間のギャップを狭くするという要請に対応するため、フィルム状半導体封止材を用いた半導体実装方法が提案されている。
　フィルム状半導体封止材を用いた半導体実装方法は、以下の手順で実施される。
（１）回路面に電極をする半導体ウエハの一方の面に、フィルム状半導体封止材をラミネートする。
（２）半導体ウエハをダイシングして個片化する。
（３）個片化された半導体ウエハ（半導体チップ）におけるフィルム状半導体封止材がラミネートされた側の面を、フィリップチップボンダー等を用いて、基板に対して加熱圧接（Ｔｈｅｒｍａｌ　Ｃｏｍｐｒｅｓｓｉｏｎ　Ｂｏｎｄｉｎｇ：ＴＣＢ）する。
　フィルム状半導体封止材を用いた半導体実装の封止状態には、接合性が良好であること、およびボイドなどの欠陥が少ないことが求められる。このような封止状態を達成するための、フィルム状半導体の封止材組成、および、フィルム状半導体の実装方法が提案されている。ボイド欠陥を少なくするため、ＴＣＢの実施後、加圧雰囲気下にて、フィルム状半導体封止材を硬化させる手法も検討されている（特許文献１参照）。
特開２０１５－１２６１２０号公報
　ＴＣＢの実施後、加圧雰囲気下にてフィルム状半導体封止材を硬化させる手法は、硬化の際のボイド欠陥を少なくするために効果的である。しかし、この手法では、硬化前のボイド体積が大きすぎると、十分な効果を得ることが困難である。
　本開示における１つの目的は、このような不具合の発生を抑制するために、以下のような半導体実装方法を提供することにある。この方法では、加圧雰囲気下での硬化による効果をより確実に得ることにより、不具合の発生を抑える。
　本願開示の一態様にかかる第１の半導体装置の実装方法（１）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体チップ上へラミネートすること、
　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
　前記フィルム状半導体封止材を加熱硬化することによって、前記半導体チップを前記基板へ実装すること、を含み、
　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
　前記半導体チップにラミネートされた前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａ以上かつ０．８ＭＰａ以下であり、
　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される。
　また、本願開示の一態様にかかる第２の半導体装置の実装方法（２）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、
　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
　前記フィルム状半導体封止材を加熱硬化することによって、半導体チップを前記基板へ実装すること、を含み、
　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハを個片化することによって前記半導体チップを形成すること、
　個片化された前記半導体チップを基板電極と位置合わせをすること
　位置合わせされた前記半導体チップと前記基板とを、加熱しながら圧接すること、および、
　圧接後に圧力雰囲気下にて前記フィルム状半導体封止材を加熱硬化すること、をさらに含み、
　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
　前記半導体ウエハにラミネートされ、その後、個片化された前記半導体チップにおける前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａ以上かつ０．８ＭＰａ以下であり、
　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される。
　また、本願開示の一態様にかかる第３の半導体装置の実装方法（３）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、
　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
　前記フィルム状半導体封止材を加熱硬化することによって、半導体チップを前記基板へ実装すること、を含み、
　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハの厚みを研磨によって薄くすること、
　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハを個片化することによって前記半導体チップを形成すること、
　個片化された前記半導体チップを基板電極と位置合わせをすること、
　位置合わせされた前記半導体チップと前記基板とを、加熱しながら圧接すること、および、
　圧接後に圧力雰囲気下にて前記フィルム状半導体封止材を加熱硬化すること、をさらに含み、
　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
　前記半導体ウエハにラミネートされ、その後、個片化された前記半導体チップにおける前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａかつ以上０．８ＭＰａ以下であり、
　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される。
　第１～第３の半導体装置の実装方法（１）～（３）において、前記突起電極が、前記半導体チップ面上若しくは前記半導体ウエハ面上に、銅層およびはんだ層が、この順に積層された構造を有することが好ましい。
　第１～第３の半導体装置の実装方法（１）～（３）において、前記突起電極の高さは、５μｍ以上かつ５０μｍ以下であることが好ましい。
　第１～第３の半導体装置の実装方法（１）～（３）によれば、ボイド欠陥等の不具合の発生を抑制し、良好な接続を実現できる。
　以下、本開示の一実施形態について、詳細に説明する。
　本実施形態にかかる第１の半導体装置の実装方法（１）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体チップ上へ、ラミネートすること、フィルム状半導体封止材を基板に対して加熱圧接すること、および、フィルム状半導体封止材を加熱硬化することによって半導体チップを基板へ実装すること、を含む。
　さらに、第１の半導体装置の実装方法（１）では、以下に示す条件（Ａ）～（Ｄ）を満たすことが求められる。
条件（Ａ）
　フィルム状半導体封止材の厚みが、突起電極の高さの０．８倍以上かつ１．３倍以下である。
　条件（Ａ）により、フィルム状半導体封止材の過供給および不足を抑制する。フィルム状半導体封止材の厚みが、突起電極の高さの０．８倍未満だと、フィルム状半導体封止材が不足する。このため、ボイド欠陥およびデラミネーションといった実装不良が生じる可能性が高くなる。フィルム状半導体封止材の厚みが、突起電極の高さの１．３倍超だと、フィルム状半導体封止材が過供給となる。このため、フィルム状半導体封止材の半導体チップ上への這い上がりが生じ、実装不良が生じる可能性が高くなる。
　フィルム状半導体封止材の厚みは、好ましくは、突起電極の高さの０．９倍以上かつ１．２５倍以下である。
条件（Ｂ）
　半導体チップにラミネートされたフィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下である。
　条件（Ｂ）により、フィルム状半導体封止材と基板とが接触する際に発生するボイドの体積を小さくすることができる。このため、ボイド欠陥による実装不良の発生を抑制できる。半導体チップにラミネートされたフィルム状半導体封止材の面の最高高さと最低高さとの差が２．２μｍ超だと、フィルム状半導体封止材と基板とが接触する際に発生するボイドの体積が大きくなり、ボイド欠陥による実装不良が生じる可能性が高くなる。
　半導体チップにラミネートされたフィルム状半導体封止材の面の最高高さと最低高さとの差は、より好ましくは２μｍ以下である。
条件（Ｃ）
　フィルム状半導体封止材を半導体チップ上へラミネートする際のラミネーション圧力が、０．１ＭＰａ以上かつ０．８ＭＰａ以下である。
　条件（Ｃ）により、フィルム状半導体封止材と基板とが接触する際に発生するボイドの体積を小さくすることができる。このため、ボイド欠陥による実装不良の発生を抑制できる。ラミネーション圧力が０．８ＭＰａ超だと、フィルム状半導体封止材が薄化し、半導体チップにラミネートされたフィルム状半導体封止材の面の最高高さと最低高さとの差が大きくなる。このため、ボイドが生じ易くなり、実装不良が生じやすくなる。また、突起電極にダメージが生じるおそれがある。ラミネーション圧力が０．１ＭＰａ未満だと、過小圧力によるフィルム状半導体封止材の貼りつき不良が発生し易くなり、接続不良およびボイド欠陥による実装不良が生じ易くなる。
条件（Ｄ）
　フィルム状半導体封止材の加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される。
　条件（Ｄ）により、ボイドの発生および膨張を抑制しながら、フィルム状半導体封止材の硬化を進行させることができる。このため、ボイド欠陥による実装不良の発生を抑制できる。フィルム状半導体封止材の加熱硬化を、０．４ＭＰａ未満の雰囲気下で実施した場合、ボイドの発生および膨張を抑制することが困難となるので、ボイド欠陥による実装不良が生じ易くなる。
　本実施形態にかかる第２の半導体装置の実装方法（２）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、フィルム状半導体封止材を基板に対して加熱圧接すること、および、フィルム状半導体封止材を加熱硬化することによって、半導体チップを基板へ実装すること、を含む。
　さらに、第２の半導体装置の実装方法（２）は、下記工程（ａ）～（ｄ）を有する。
（ａ）フィルム状半導体封止材がラミネートされた半導体ウエハを個片化することによって、半導体チップを形成する工程。
（ｂ）個片化された半導体チップを基板電極と位置合わせをする工程。
（ｃ）位置合わせされた半導体チップと基板とを、加熱しながら圧接する工程。（ｄ）圧接後に圧力雰囲気下にてフィルム状半導体封止材を加熱硬化する工程。
　フィルム状半導体封止材をラミネートする対象は、半導体ウエハである。これに対し、基板上に実装されるものは、半導体チップである。
　そのため、工程（ａ）において、ダイシングにより、半導体ウエハを個片化することによって、フィルム状半導体封止材がラミネートされた半導体チップを得る。
　次に、工程（ｂ）により、半導体チップ上、および、基板上に形成された位置合わせの基準マークを可視光用のカメラ等で認識しながら、個片化された半導体チップを、基板電極と位置合わせする。
　次に、工程（ｃ）により、個片化された半導体チップを、フリップチップボンダー等を用いて、基板に対して加熱圧接（ＴＣＢ）する。ここで、半導体チップの基板へのマウント、および、突起電極と基板電極との接続を、同時に実施してもよい。あるいは、半導体チップを基板へマウントした後、突起電極と基板電極とを接続してもよい。前者の場合、半導体チップをはんだ溶融温度以上に加熱した状態で、ＴＣＢを実施する。後者の場合、半導体チップをフィルム状半導体封止材の軟化温度以上に加熱した状態で、半導体チップを基板上の所定の位置にマウントする。さらに、半導体チップをはんだ溶融温度以上に加熱して、突起電極と基板電極とを接続する。また、後者の場合、半導体チップを個々にはんだ溶融温度以上に加熱して、突起電極と基板電極とを接続してもよい。あるいは、複数個の半導体チップを同時に加熱して、突起電極と基板電極とを接続してもよい。
　次に、工程（ｄ）により、圧力雰囲気下にて、フィルム状半導体封止材を加熱硬化して、半導体チップを基板に実装する。
　第２の半導体装置の実装方法（２）においても、上述した条件（Ａ）～（Ｄ）を満たすことが求められる。第２の半導体装置の実装方法（２）における留意点を以下に示す。
　上記工程（ａ）により、半導体ウエハを個片化することによって半導体チップを得る。このため、半導体ウエハは、個片化後の半導体チップの個数に応じた、複数の突起電極を有している。これら複数の突起電極について、条件（Ａ）を満たすことが求められる。
　一方、条件（Ｂ）は、上記工程（ａ）の実施後、すなわち、個片化された半導体チップに関する条件である。
　本実施形態にかかる第３の半導体装置の実装方法（３）は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、フィルム状半導体封止材を基板に対して加熱圧接すること、および、フィルム状半導体封止材を加熱硬化することによって、半導体チップを基板へ実装することを含む。これらの点は、第２の半導体装置の実装方法（２）と同様である。したがって、第３の半導体装置の実装方法（３）は、上記工程（ａ）～（ｄ）を有する。但し、本開示の半導体装置の実装方法（３）では、上記工程（ａ）の前に実施される以下の工程（ｅ）を有する。
（ｅ）フィルム状半導体封止材がラミネートされた半導体ウエハの厚みを研磨によって薄くする工程
　この工程（ｅ）は、いわゆるバックグラインド工程である。
第３の半導体装置の実装方法（３）においても、上述した条件（Ａ）～（Ｄ）を満たすことが求められる。第３の半導体装置の実装方法（３）における留意点は、第２の半導体装置の実装方法（２）における留意点と同様である。
　第１～第３の半導体装置の実装方法（１）～（３）について、さらに記載する。
　第１の半導体装置の実装方法（１）で使用される半導体チップは、少なくとも１つの突起電極を有している。突起電極の個数は、半導体チップが実装される基板の基板電極の個数と一致する。
　本第１および第２の半導体装置の実装方法（２）および（３）で使用される半導体ウエハは、個片化後の半導体チップの個数に応じた、複数の突起電極を有している。
　これらの突起電極は、たとえば、はんだ、金および銅などの材料を用いて、単独または複合された構造で構成される。ただし、これらの突起電極は、半導体チップ面上、若しくは半導体ウエハ面上に、銅層およびはんだ層が、この順に積層された構造を有することが好ましい。
　また、これらの突起電極の高さは、５μｍ以上かつ５０μｍ以下であることが好ましい。
　なお、半導体チップ若しくは半導体ウエハは、特に限定されず、シリコンチップ若しくはシリコンウエハでもよく、化合物半導体チップもしくは化合物半導体ウエハでもよい。
　第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材は、以下に示す条件を満たすことが好ましい。
　第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材は、可視光に対する透過性を備えていることが好ましい。具体的には、フィルム状半導体封止材における波長５５０ｎｍの光の透過率が、１５％以上であることが好ましい。
　フィルム状半導体封止材における波長５５０ｎｍの光の透過率が１５％以上であれば、半導体チップ上、若しくは半導体ウエハ上、あるいは、基板上に位置合わせの基準マークが形成されている場合に、フィルム状半導体封止材を通して、これらの基準マークを、可視光用のカメラ等で認識できるためである。
　また、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材では、半導体チップを基板に対して加熱圧接（ＴＣＢ）する際に、ボイドが発生しにくいことが好ましい。例えば、半導体チップを基板に対して加熱圧接（ＴＣＢ）する際には、半導体チップを２３０℃以上に加熱する。このため、フィルム状半導体封止材を構成する樹脂材料の熱分解等に起因する樹脂発泡により、ボイドが発生するおそれがある。そのため、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材の材料としては、２３０℃以上で樹脂発泡を起こしにくい材料を選択することが好ましい。
　また、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材は、熱硬化性成分とその硬化剤とを含んでいることが望ましい。この熱硬化性成分としては、例えば、エポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂、および、アクリル樹脂が挙げられる。この中でも特に好ましいのは、耐熱性の観点から、エポキシ樹脂、ベンゾオキサジン樹脂、シロキサン変性エポキシ樹脂、および、シロキサン変性ポリアミドイミド樹脂である。これらは、単独または二種以上の混合物として使用されることができる。例えば、フィルム状半導体封止材が、熱硬化性成分として、ポリイミド樹脂とエポキシ樹脂との混合物を含んでもよい。
　フィルム状半導体封止材に含まれる硬化剤としては、例えば、脂肪族アミン、脂環式アミン、芳香族ポリアミン、および第３級アミンといったアミン系硬化剤、脂肪族酸無水物、脂環式酸無水物、および芳香族酸無水物といった酸無水物系硬化剤、ノボラックフェノール樹脂といったフェノール系硬化剤、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、ポリアミド、ならびに、有機過酸化物が挙げられる。これらは、単独または二種以上の混合物として使用することができる。
　また、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材は、上記した熱硬化性成分以外の高分子樹脂を含んでいてもよい。高分子樹脂としては、例えば、ポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアクリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体、アクリロニトリルブタジエンゴムスチレン樹脂、スチレンブタジエン共重合体、および、アクリル酸共重合体が挙げられる。これらは、単独または二種以上を併用して使用することができる。これらの中でも、耐熱性及びフィルム形成性の観点から、ポリイミド樹脂およびフェノキシ樹脂が好ましい。
　また、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材は、低熱膨張化のために、無機フィラーを含んでいてもよい。この場合、波長５５０ｎｍの透過率が１５％以上になるように、フィラー種、粒径および配合量などを設定する。
　さらに、また、第１～第３の半導体装置の実装方法（１）～（３）で使用されるフィルム状半導体封止材には、硬化促進剤、フラックス剤、シランカップリング剤、チタンカップリング剤、酸化防止剤、レベリング剤、およびイオントラップ剤などの添加剤、ならびに、エラストマー成分が配合されてもよい。これらは、単独で用いられてもよいし、２種以上が組み合わせて用いられてもよい。配合量については、各添加剤の効果が発現するように調整すればよい。
　第１～第３の半導体装置の実装方法（１）～（３）において、フィルム状半導体封止材を、半導体チップ上若しくは半導体ウエハ上にラミネートする際には、公知のラミネート装置を使用できる。使用されるラミネート装置は、特に限定されず、たとえば、ロールラミネーターおよび真空ラミネーターを用いることができる。
　第１～第３の半導体装置の実装方法（１）～（３）において、フィルム状半導体封止材を、半導体チップ上若しくは半導体ウエハ上にラミネートする際のラミネーション温度およびラミネーション時間は、使用するフィルム状半導体封止材に応じて、適宜選択されることができる。
　第１～第３の半導体装置の実装方法（１）～（３）において、基板に対して半導体チップを加熱圧接（ＴＣＢ）する際の条件は、特に限定されず、使用するフィルム状半導体封止材およびはんだに応じて、適宜選択されればよい。
　第１～第３の半導体装置の実装方法（１）～（３）において、圧力雰囲気下でフィルム状半導体封止材を加熱硬化する際の加熱温度および加熱時間は、特に限定されず、使用するフィルム状半導体封止材に応じて、適宜選択されればよい。
　第１および第２の半導体装置の実装方法（２）および（３）における工程（ａ）は、一般的なダイシング装置を使用し、乾式又は湿式ダイシングを行うことによって実施できる。
　第３の半導体装置の実装方法（３）における工程（ｅ）は、一般的なバックグラインダーにより実施できる。
　第１～第３の半導体装置の実装方法（１）～（３）では、密着性および濡れ性等の改善のため、加熱圧接（ＴＣＢ）実施前の基板に対し、プラズマ処理等の表面処理を施してもよい。
　第１～第３の半導体装置の実装方法（１）～（３）では、外部からの衝撃および水分侵入からの保護のため、半導体チップを実装した部位を、公知のモールド半導体封止材を用いて封止してもよい。モールド半導体封止材の硬化は、フィルム状半導体封止材の硬化と同時に実施されてもよく、フィルム状半導体封止材の硬化後に実施されてもよい。
　以下、実施例により、本実施形態を詳細に説明する。ただし、本実施形態の技術は、これらに限定されない。
（実施例１～１１、比較例１～４）
　７．３ｍｍ角の半導体チップが１６個連なった半導体ウエハを準備した。各半導体チップ面上には、銅層およびはんだ層（Ｓｎ－Ａｇはんだ）がこの順に積層された構造の、突起電極が設けられている。半導体ウエハの突起電極が設けられた面上に、下記表に示す組成のフィルム状半導体封止材を、４ｃｍ角にカットして載置した。さらに、真空加圧式ラミネーター（ＭＶＬＰ－５００／６００、株式会社名機製作所）を用いて、下記表に記載した条件で、半導体ウエハ上にフィルム状半導体封止材をラミネートした。
Figure JPOXMLDOC01-appb-T000001
 表中の各成分は以下に示す通り。
熱硬化性成分
ＮＣ３０００：ビフェニルアラルキル型エポキシ樹脂、日本化薬株式会社製
ＹＤＰＮ－６３８：フェノールノボラック型エポキシ樹脂、新日鉄住金化学株式会社製
ＥＸＡ８３０－ＣＲＰ：ビスフェノールＦ型液状エポキシ樹脂、ＤＩＣ株式会社製
ＥＸＡ８５０－ＣＲＰ：ビスフェノールＡ型エポキシ樹脂、ＤＩＣ株式会社製
硬化剤
ＥＨ１０５：アミン系硬化剤、株式会社ＡＤＥＫＡ製
ＫＡ－１１８０：フェノール樹脂系硬化剤、ＤＩＣ株式会社製
硬化促進剤
２ＰＨＺ：イミダゾール系硬化促進剤、四国化成工業株式会社製
無機フィラー
Ｓｃｉｑａｓ（０．１μｍ）：シリカフィラー、平均粒径０．１μｍ、堺化学工業株式会社製
高分子樹脂
ｊＥＲ４２５０：ビスフェノールＡ／ビスフェノールＦ共重合型フェノキシ樹脂、三菱化学株式会社製
ＦＸ３１６：ビスフェノールＡ型フェノキシ樹脂、新日鉄住金化学株式会社製
フラックス剤
８－キノリノール：シグマアルドリッチジャパン合同会社製
エラストマー
ＸＥＲ－３２Ｃ：ブタジエン・アクリロニトリル・メタクリル酸共重合体、ＪＳＲ株式会社製
シランカップリング剤
ＫＢＭ５７３：信越化学株式会社製
　なお、切断前のフィルム状半導体封止材の厚みを、以下の手順で測定した。そして、ラミネート後のフィルム状半導体封止材の面の最高高さと最低高さとの差を、以下の手順で測定した。
フィルム状半導体封止材の厚み
　基材フィルム（ＰＥＴフィルム）上へ形成されたフィルム状半導体封止材を、基材フィルム表面を基準高さとし、表面粗さ・形状測定機（東京精密社製、ＳＵＲＦＣＯＭ１５００ＳＤ２）を用いて、フィルム状半導体封止材の厚みを測定した。
ラミネート後の半導体封止材面の最高高さと最低高さとの差
　半導体チップ（７．３ｍｍ角）上にラミネートされたフィルム状半導体封止材上を、コンフォーカル顕微鏡（レーザーテック社製、ＯＰＴＥＬＩＣＳ　Ｈ１２００）にてスキャンすることによって凹凸を測定した。フィルム表面高さを基準とし、その基準高さから最も高いところを最高高さとし、最も低いところを最低高さとして、両者の高さの差を求めた。
　実施例１０については、半導体ウエハの裏面側を、大きさが異なる研磨砥粒（粗（＃３２０）、仕上げ（＃２０００））を用いて、バックグラインドした。
　次に、フィルム状半導体封止材をラミネートした半導体ウエハを、東京精密製ダイシングマシン（型番：Ａ－ＷＤ－１００Ａ）を使用し、ダイシングラインに沿って、速度：２０ｍｍ／ｓｅｃ、ブレード回転数：３００００ｒｐｍの条件でダイシングすることによって個片化し、所定のサイズ（７．３ｍｍ×７．３ｍｍ）のテスト用チップを得た。
　その後、フリップチップボンダー（パナソニックファクトリーソリューションズ株式会社製、商品名ＦＣＢ３）を用いて、テスト用チップとシリコン基板とを加熱圧接（ＴＣＢ）した。なお、実施例９については、以下の手順（ｂ）で加熱圧接（ＴＣＢ）を実施し、残りの実施例および比較例については、以下の手順（ａ）で加熱圧接（ＴＣＢ）を実施した。
手順（ａ）
　８０℃に加熱したテスト用チップを、シリコン基板へ接触させた後、その状態で２６０℃まで温度を上昇させ、テスト用チップの突起電極と基板電極とを接続した。
手順（ｂ）
　８０℃に加熱したテスト用チップを、シリコン基板上へマウントした。その後、３００℃に加熱したフリップチップボンダーの加熱ヘッドを用いて、シリコン基板上にマウントされたテスト用チップを上から加圧し、テスト用チップの突起電極と基板電極とを接続した。
　次に、所定の圧力雰囲気下で、フィルム状半導体封止材を加熱硬化させた。実施例１～７、９、１０、および、比較例２～４は、０．７ＭＰａの圧力雰囲気下、１７５℃で２時間加熱硬化させた。実施例８は、０．４ＭＰａの圧力雰囲気下、１７５℃で２時間加熱硬化させた。実施例１１は、０．７ＭＰａの圧力雰囲気下、１８５℃で４時間加熱硬化させた。比較例１は、０．３ＭＰａの圧力雰囲気下、１７５℃で２時間加熱硬化させた。
　上記の手順をＮ＝５で実施し、以下の評価を実施した。
視認性：フリップチップボンダーにての位置合わせ工程中、Ｎ＝５の全てで認識エラーが発生しなかった場合はＡとし、１試験片でも認識エラーが発生した場合をＢとした。
這い上がり：作製した試験片を、目視で観察した。Ｎ＝５の全てでフィルム状半導体封止材の這い上がりが観察されなかった場合をＡとし、１試験片でも這い上がりが観察された場合をＢとした。
ボイド：作製した試験片を、超音波探傷装置（Ｓｃａｎｎｉｎｇ　　Ａｃｏｕｓｔｉｃ　　Ｔｏｍｏｇｒａｐｈｙ、ＳＡＴ）を用いて、反射法にて観察した。Ｎ＝５の全てで、画像上にボイド／デラミネーションの陰影が観察されなかった場合をＡとし、１試験片でも陰影が観察された場合をＢとした。
接続：作製した試験片のうち、１試験片を抜き出し、研磨にて削りだした接続断面にて、ペリフェラル部を１列断面にわたって観察した。テスト用チップのはんだとＢｏｔｔｏｍチップのＰａｄとの界面に、はんだ濡れがあるか否かを、走査型電子顕微鏡にて確認した。はんだ濡れが確認された場合をＡとし、はんだ濡れが確認されなかった場合をＢとした。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　実施例１～１１では、実装性（視認性、這い上がり、ボイド、接続）が良好であった。なお、実施例２および３は、実施例１に対し、フィルム状半導体封止材の厚み、半導体ウエハの突起電極の高さ、および、ラミネーション圧力を変えた実施例である。実施例４は、実施例２に対し、フィルム状半導体封止材の厚み、および、ラミネーション圧力を変えた実施例である。実施例５は、実施例４に対し、フィルム状半導体封止材の厚みを変えた実施例である。実施例６および７は、実施例５に対し、ラミネーション圧力を変えた実施例である。実施例８は、実施例５に対し、フィルム状半導体封止材の硬化時の圧力条件を変えた実施例である。実施例９は、実施例５に対し、加熱圧接（ＴＣＢ）の手順を、手順（ａ）から手順（ｂ）に変えた実施例である。実施例１０は、実施例５に対し、ラミネーションとダイシングとの間に、バックグラインドを実施した実施例である。実施例１１は、実施例５に対し、フィルム状半導体封止材の組成を、組成Ａから組成Ｂに変更し、該フィルム状半導体封止材の硬化条件（温度、加熱時間）を変えた実施例である。
　比較例１は、０．４ＭＰａ未満（０．３ＭＰａ）の加圧雰囲気下でフィルム状半導体封止材を硬化させた例である。比較例１では、実装性（ボイド）がＢであった。比較例２は、ラミネーション圧力が０．８ＭＰａ超（０．９ＭＰａ）で、半導体封止材面の最高高さと最低高さとの差が２．２μｍ超（２．３μｍ）の例である。比較例２では、実装性（ボイド）がＢであった。比較例３は、フィルム状半導体封止材の厚みが突起電極の高さの０．８倍未満（０．７５）であり、半導体封止材面の最高高さと最低高さとの差が２．２μｍ超（２．３μｍ）の例である。比較例３では、実装性（ボイド）がＢであった。比較例４は、フィルム状半導体封止材の厚みが突起電極の高さの１．３倍超（１．４０）の例である。比較例４では、実装性（這い上がり）がＢであった。そのため、実装性（ボイド、接続）の評価は実施しなかった。
　なお、本開示の実施形態にかかる半導体装置の実装方法は、以下の第１～第５の半導体装置の実装方法であってもよい。
　第１の半導体装置の実装方法は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体チップ上へラミネートした後、基板に対しフィルム状半導体封止材を加熱圧接し、その後、前記フィルム状半導体封止材を加熱硬化させて半導体チップを前記基板へ実装する半導体装置の実装方法において、前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上１．３倍以下であり、前記半導体チップにラミネートされた前記半導体封止材面の最高高さと、最低高さとの差が２．２μｍ以下であり、ラミネーション圧力が０．１ＭＰａ以上０．８ＭＰａ以下であり、前記加熱硬化が０．４ＭＰａ以上の加圧雰囲気下で実施される。
　第２の半導体装置の実装方法は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートし、基板に対し前記フィルム状半導体封止材を加熱圧接し、その後、前記フィルム状半導体封止材を加熱硬化させて半導体チップを前記基板へ実装する半導体装置の実装方法において、前記フィルム状半導体封止材がラミネートされた半導体ウエハを個片化する工程、個片化された半導体チップを基板電極と位置合わせをする工程、位置合わせされた半導体チップと、基板とを加熱しながら圧接する工程、および、圧接後に圧力雰囲気下にてフィルム状半導体封止材を加熱硬化する工程を有し、前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上１．３倍以下であり、前記半導体ウエハにラミネートされ、その後、個片化された前記半導体封止材面の最高高さと最低高さとの差が２．２μｍ以下であり、ラミネーション圧力が０．１ＭＰａ以上０．８ＭＰａ以下であり、前記加熱硬化が０．４ＭＰａ以上の加圧雰囲気下で実施される。
　第３の半導体装置の実装方法は、フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートし、基板に対し前記フィルム状半導体封止材を加熱圧接し、その後、前記フィルム状半導体封止材を加熱硬化させて半導体チップを前記基板へ実装する半導体装置の実装方法において、前記フィルム状半導体封止材がラミネートされた半導体ウエハの厚みを研磨によって薄くする工程、前記フィルム状半導体封止材がラミネートされた半導体ウエハを個片化する工程、個片化された半導体チップを基板電極と位置合わせをする工程、位置合わせされた半導体チップと、基板とを加熱しながら圧接する工程、および、圧接後に圧力雰囲気下にてフィルム状半導体封止材を加熱硬化する工程を有し、前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上１．３倍以下であり、前記半導体ウエハにラミネートされ、その後、個片化された前記半導体封止材面の最高高さと最低高さとの差が２．２μｍ以下であり、ラミネーション圧力が０．１ＭＰａ以上０．８ＭＰａ以下であり、前記加熱硬化が０．４ＭＰａ以上の加圧雰囲気下で実施される。
　第４の半導体装置の実装方法は、第１～第３のいずれかの半導体装置の実装方法であって、前記突起電極が、半導体チップ面上、若しくは半導体ウエハ面上に銅層、はんだ層の順に積層された構造を有する。
　第５の半導体装置の実装方法は、第１～第４のいずれかの半導体装置の実装方法であって、前記突起電極の高さが５μｍ以上５０μｍ以下である。

Claims (5)

  1. 　フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体チップ上へラミネートすること、
    　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
    　前記フィルム状半導体封止材を加熱硬化することによって、前記半導体チップを前記基板へ実装すること、を含み、
    　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
    　前記半導体チップにラミネートされた前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
    　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａ以上かつ０．８ＭＰａ以下であり、
    　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される、
    半導体装置の実装方法。
  2. 　フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、
    　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
    　前記フィルム状半導体封止材を加熱硬化することによって、半導体チップを前記基板へ実装すること、を含み、
    　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハを個片化することによって前記半導体チップを形成すること、
    　個片化された前記半導体チップを基板電極と位置合わせをすること
    　位置合わせされた前記半導体チップと前記基板とを、加熱しながら圧接すること、および、
    　圧接後に圧力雰囲気下にて前記フィルム状半導体封止材を加熱硬化すること、をさらに含み、
    　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
    　前記半導体ウエハにラミネートされ、その後、個片化された前記半導体チップにおける前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
    　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａ以上かつ０．８ＭＰａ以下であり、
    　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される、
    半導体装置の実装方法。
  3. 　フィルム状半導体封止材を、はんだを含む突起電極が形成された半導体ウエハ上へラミネートすること、
    　前記フィルム状半導体封止材を基板に対して加熱圧接すること、および、
    　前記フィルム状半導体封止材を加熱硬化することによって、半導体チップを前記基板へ実装すること、を含み、
    　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハの厚みを研磨によって薄くすること、
    　前記フィルム状半導体封止材がラミネートされた前記半導体ウエハを個片化することによって前記半導体チップを形成すること、
    　個片化された前記半導体チップを基板電極と位置合わせをすること、
    　位置合わせされた前記半導体チップと前記基板とを、加熱しながら圧接すること、および、
    　圧接後に圧力雰囲気下にて前記フィルム状半導体封止材を加熱硬化すること、をさらに含み、
    　前記フィルム状半導体封止材の厚みが、前記突起電極の高さの０．８倍以上かつ１．３倍以下であり、
    　前記半導体ウエハにラミネートされ、その後、個片化された前記半導体チップにおける前記フィルム状半導体封止材の面の最高高さと最低高さとの差が、２．２μｍ以下であり、
    　前記ラミネートにおけるラミネーション圧力が０．１ＭＰａかつ以上０．８ＭＰａ以下であり、
    　前記加熱硬化が、０．４ＭＰａ以上の加圧雰囲気下で実施される、
    半導体装置の実装方法。
  4. 　前記突起電極が、前記半導体チップの面上若しくは前記半導体ウエハの面上に、銅層およびはんだ層が、この順に積層された構造を有する、
    請求項１～３のいずれかに記載の半導体装置の実装方法。
  5. 　前記突起電極の高さが、５μｍ以上かつ５０μｍ以下である、
    請求項１～４のいずれかに記載の半導体装置の実装方法。
PCT/JP2019/001139 2018-02-01 2019-01-16 半導体装置の実装方法 WO2019150957A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018016426A JP7045052B2 (ja) 2018-02-01 2018-02-01 半導体実装方法
JP2018-016426 2018-07-27

Publications (1)

Publication Number Publication Date
WO2019150957A1 true WO2019150957A1 (ja) 2019-08-08

Family

ID=67479651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/001139 WO2019150957A1 (ja) 2018-02-01 2019-01-16 半導体装置の実装方法

Country Status (3)

Country Link
JP (1) JP7045052B2 (ja)
TW (1) TWI773872B (ja)
WO (1) WO2019150957A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2014192238A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp アンダーフィル材、封止シート及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452660B (zh) * 2011-03-29 2014-09-11 Powertech Technology Inc 非陣列凸塊之覆晶模封構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2014192238A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp アンダーフィル材、封止シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI773872B (zh) 2022-08-11
TW201941323A (zh) 2019-10-16
JP2019134106A (ja) 2019-08-08
JP7045052B2 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
KR101193291B1 (ko) 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
TWI747845B (zh) 保護帶及半導體裝置之製造方法
JP6017398B2 (ja) 半導体装置の製造方法
CN107960096B (zh) 保护带及使用其的半导体装置的制造方法
CN114450374B (zh) 半导体用黏合剂、半导体用黏合剂片及半导体装置的制造方法
US8802776B2 (en) Epoxy resin composition, method for producing composite unit using the epoxy resin composition, and composite unit
TW201523719A (zh) 半導體封裝件之製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2009203338A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW201624578A (zh) 半導體裝置之製造方法
JP5163358B2 (ja) 半導体ウエハのダイシング方法
WO2019150957A1 (ja) 半導体装置の実装方法
JP2014195102A (ja) 半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
TW201735147A (zh) 熱硬化性接著片、及半導體裝置之製造方法
CN113646871A (zh) 半导体装置的制造方法、晶粒接合膜及切割晶粒接合一体型粘合片
JP2004119552A (ja) 半導体装置およびその製造方法
JP2009260213A (ja) 半導体装置の製造方法
WO2022149277A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
KR102561428B1 (ko) 열경화성 수지 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
JP6888806B2 (ja) 半導体実装方法
TW202242057A (zh) 膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19748168

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19748168

Country of ref document: EP

Kind code of ref document: A1