JP2014192238A - アンダーフィル材、封止シート及び半導体装置の製造方法 - Google Patents

アンダーフィル材、封止シート及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014192238A
JP2014192238A JP2013064589A JP2013064589A JP2014192238A JP 2014192238 A JP2014192238 A JP 2014192238A JP 2013064589 A JP2013064589 A JP 2013064589A JP 2013064589 A JP2013064589 A JP 2013064589A JP 2014192238 A JP2014192238 A JP 2014192238A
Authority
JP
Japan
Prior art keywords
underfill material
semiconductor element
adherend
semiconductor
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013064589A
Other languages
English (en)
Other versions
JP6157890B2 (ja
Inventor
Kosuke Morita
浩介 盛田
Hisahide Takamoto
尚英 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013064589A priority Critical patent/JP6157890B2/ja
Priority to CN201480018225.8A priority patent/CN105074904A/zh
Priority to US14/779,839 priority patent/US20160064297A1/en
Priority to PCT/JP2014/057535 priority patent/WO2014156882A1/ja
Priority to KR1020157019821A priority patent/KR20150136044A/ko
Priority to TW103111107A priority patent/TW201446926A/zh
Publication of JP2014192238A publication Critical patent/JP2014192238A/ja
Application granted granted Critical
Publication of JP6157890B2 publication Critical patent/JP6157890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/51—Elastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/10—Materials in mouldable or extrudable form for sealing or packing joints or covers
    • C09K3/1006—Materials in mouldable or extrudable form for sealing or packing joints or covers characterised by the chemical nature of one of its constituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)
  • Sealing Material Composition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 半導体素子と被着体との熱応答挙動の差を緩和可能であり、かつ半導体素子の実装のための位置合わせが簡便なアンダーフィル材及びこれを備える封止シート、並びに該アンダーフィル材を用いる半導体装置の製造方法を提供すること。
【解決手段】 本発明のアンダーフィル材では、熱硬化処理前のヘイズが７０％以下であり、
１７５℃で１時間熱硬化処理した後の貯蔵弾性率Ｅ’［ＭＰａ］及び熱膨張係数α［ｐｐｍ／Ｋ］が２５℃において下記式（１）を満たす。
１００００＜Ｅ’×α＜２５００００［Ｐａ／Ｋ］ ・・・（１）
【選択図】 図２Ｇ

Description

本発明は、アンダーフィル材、封止シート及び半導体装置の製造方法に関する。
電子機器の小型・薄型化による高密度実装の要求が、近年、急激に増加している。このため、半導体パッケージは、従来のピン挿入型に代わり、高密度実装に適した表面実装型が主流になっている。この表面実装型は、リードをプリント基板等に直接はんだ付けする。加熱方法としては、赤外線リフローやベーパーフェーズリフロー、はんだディップなどにより、パッケージ全体を加熱して実装される。
表面実装後には、半導体素子表面の保護や半導体素子と基板との間の接続信頼性を確保するために、半導体素子と基板との間の空間への封止樹脂の充填が行われている。このような封止樹脂としては、液状の封止樹脂が広く用いられているものの、液状の封止樹脂では注入位置や注入量の調節が困難である。そこで、シート状の封止樹脂を用いて半導体素子と基板との間の空間を充填する技術も提案されている（特許文献１）。
一般的に、シート状の封止樹脂（アンダーフィル材）を用いるプロセスとしては、例えば、アンダーフィル材を半導体ウェハに貼り付けた後、半導体ウェハのダイシングを行って半導体素子を形成し、半導体素子を被着体に接続して実装しながら半導体素子と一体となっているアンダーフィル材にて基板等の被着体と半導体素子の間の空間を充填するという手順が採用されている。このプロセスでは被着体と半導体素子との間の空間の充填が容易となる。
特許第４４３８９７３号
ところで、半導体装置の小型化・薄型化には半導体素子の厚さを薄くすればよいものの、半導体素子の薄型化が進むにつれて、半導体素子に対する被着体の熱応答挙動の影響（反りや膨張等）が大きくなってくる。これは一般的に基板等の被着体の熱膨張係数の方が半導体素子の値よりも大きいことに起因する。特に、半導体素子と被着体とを接続するはんだバンプ等の接続部材には半導体素子及び被着体の熱応答挙動の相違に起因する応力が集中しやすく、場合によっては接合部に破断が生じることがある。
他方、半導体素子における回路幅や端子間距離の狭小化に伴い、実装時の接続位置への整合の際にズレがわずかでも生じると、半導体素子の損傷や実装時の接合の不具合等につながり、ひいては半導体装置製造の歩留まりの低下につながるおそれがある。
実装時の位置決めに関し、シート状のアンダーフィル材は半導体素子にあらかじめ積層されているため、アンダーフィル材には半導体素子実装時の半導体素子と基板との位置合わせ時に半導体素子に付与されたアライメント用のマークを認識し得る程度の透過性が必要となる。しかしながら、半導体素子と被着体との熱膨張率の差の緩和のため、アンダーフィル材にシリカフィラー等を添加すると、アンダーフィル材の透過性が低下し、半導体素子の実装時に半導体素子と基板との位置合わせが行うことが困難になることがある。
本発明は、半導体素子と被着体との熱応答挙動の差を緩和可能であり、かつ半導体素子の実装のための位置合わせが簡便なアンダーフィル材及びこれを備える封止シート、並びに該アンダーフィル材を用いる半導体装置の製造方法を提供することを目的とする。
本願発明者らは鋭意検討したところ、下記構成を採用することにより前記目的を達成できることを見出して、本発明を完成させるに至った。
すなわち、本発明のアンダーフィル材では、熱硬化処理前のヘイズが７０％以下であり、
１７５℃で１時間熱硬化処理した後の貯蔵弾性率Ｅ’［ＭＰａ］及び熱膨張係数α［ｐｐｍ／Ｋ］が２５℃において下記式（１）を満たす。
１００００＜Ｅ’×α＜２５００００［Ｐａ／Ｋ］ ・・・（１）
当該アンダーフィル材の熱硬化後の貯蔵弾性率Ｅ’［ＭＰａ］及び熱膨張係数α［ｐｐｍ／Ｋ］が上記式（１）を満たすので、半導体素子と被着体との熱応答挙動の差を緩和することができ、接合部の破断が抑制された接続信頼性の高い半導体装置を得ることができる。上記式（１）では貯蔵弾性率Ｅ’と熱膨張係数αとは反比例の関係にある。貯蔵弾性率Ｅ’が高くなると、アンダーフィル材自体の剛性が向上して応力を吸収ないし分散させることができる。このとき熱膨張係数αは低くなり、アンダーフィル材自体の熱膨張挙動が抑制されるので、隣接する部材（すなわち、半導体素子や被着体）への機械的ダメージを低減することができる。一方、貯蔵弾性率Ｅ’が低くなると、アンダーフィル材自体の柔軟性が向上し、隣接する部材、特に被着体の熱応答挙動を吸収することができる。このとき熱膨張係数αは高くなり、アンダーフィル材の熱応答挙動が被着体の熱応答挙動に同調しつつ、貯蔵弾性率Ｅ’の低下により半導体素子への影響は抑制されて、全体としての応力が緩和されることになる。このように、半導体素子、被着体、及びアンダーフィル材の相互の応力の最適緩和を図ることができるので、接続部材の破断も抑制することができ、その結果、半導体装置の接続信頼性を向上させることができる。その上、熱硬化処理前のヘイズが７０％以下に抑制されているので、半導体素子の実装時の位置整合を正確かつ容易に行うことができる。このように当該アンダーフィル材では、半導体素子と被着体との間の熱応答挙動の緩和と、半導体素子実装時の位置整合の容易化とを効率良くバランスさせることができる。なお、貯蔵弾性率Ｅ’、熱膨張係数α及びヘイズの測定方法は実施例の記載による。
当該アンダーフィル材は、４０〜１００℃における粘度として２００００Ｐａ・ｓ以下となる領域を有し、１００〜２００℃における最低粘度が１００Ｐａ・ｓ以上であることが好ましい。アンダーフィル材は４０〜１００℃における粘度として２００００Ｐａ・ｓ以下の領域を有しているので、貼り合わせの際のアンダーフィル材の半導体素子の凹凸への埋め込み性が良好であり、アンダーフィル材と半導体素子との間でのボイドの発生を防止することができる。また、アンダーフィル材の１００〜２００℃における最低粘度を１００Ｐａ・ｓ以上としているので、アンダーフィル材が貼り合わせの際に押し流されることによるボイドの発生を防止することができ、また、吸湿およびアウトガスに起因するボイドの発生を抑制することができるので、高い信頼性を得ることができる。
本発明には、基材及び該基材上に設けられた粘着剤層を有する粘着テープと、
前記粘着剤層上に積層された当該アンダーフィル材と
を備える封止シートも含まれる。
当該アンダーフィル材と粘着テープとを一体的に用いることにより、半導体ウェハの加工から半導体素子の実装までの製造過程の効率化を図ることができる。
当該封止シートでは、前記アンダーフィル材の前記粘着テープからの剥離力が０．０３〜０．１０Ｎ／２０ｍｍであることが好ましい。これにより、粘着テープからの剥離の際のアンダーフィル材の破断や変形を防止することができるとともに、例えば粘着テープがダイシングテープの場合に半導体ウェハのダイシング後のピックアップを容易に行うことができる。
当該封止シートでは、前記アンダーフィル材の２５℃における破断伸度が１０％以上８００％以下であることが好ましい。これにより、半導体素子への貼り付け前に伸縮作用が働いても破断することなく、加えて、剥離の際に上記剥離力が負荷されてもアンダーフィル材自体の破断を防止することができ、良好な取り扱い性を得ることができる。
前記粘着テープは、半導体ウェハの裏面研削用テープであってもよく、ダイシングテープであってもよい。
本発明には、被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材とを備える半導体装置の製造方法であって、
当該アンダーフィル材が前記半導体素子に貼り合わされたアンダーフィル材付き半導体素子を準備する工程と、
前記被着体と前記半導体素子の間の空間を前記アンダーフィル材で充填しつつ前記半導体素子と前記被着体とを電気的に接続する接続工程と
を含む半導体装置の製造方法も含まれる。
当該製造方法では、所定のアンダーフィル材を用いるので、半導体素子又は被着体に設けられたアライメントマークを的確に認識可能である。これにより、半導体素子の被着体への実装の際の位置整合を正確かつ簡便に行うことができ、電気的接続のミスがなく歩留まり良く半導体装置を製造することができる。また、半導体素子と被着体との間の熱膨張率の差を緩和することができ、接続信頼性の高い半導体装置を製造することができる。
本発明の一実施形態に係る封止シートを示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の一実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。 本発明の他の実施形態に係る半導体装置の製造工程の一工程を示す断面模式図である。
＜第１実施形態＞
以下、本発明の一実施形態について、アンダーフィル材と裏面研削用テープとが一体となった封止シート及びこれを用いる半導体装置の製造方法を例に説明する。従って、本実施形態では、粘着テープとして裏面研削用テープを用いる。以下の説明は基本的にアンダーフィル材単独の場合にも適用することができる。
本実施形態では、裏面研削用テープ上に積層されたアンダーフィル材を備える封止テープを用いて半導体ウェハの裏面研削を行い、その後、ダイシングテープ上でのダイシング、半導体素子のピックアップを行い、最後に半導体素子を被着体に実装する。
本実施形態の代表的な工程としては、裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する準備工程、半導体ウェハの接続部材が形成された回路面と上記封止シートのアンダーフィル材とを貼り合わせる貼合せ工程、上記半導体ウェハの裏面を研削する研削工程、上記アンダーフィル材とともに半導体ウェハを裏面研削用テープから剥離して該半導体ウェハをダイシングテープに貼り付ける固定工程、上記半導体ウェハにおけるダイシング位置を決定するダイシング位置決定工程、上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程、上記アンダーフィル材付きの半導体素子を上記ダイシングテープから剥離するピックアップ工程、上記半導体素子と上記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程、及び上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程を含む。
［準備工程］
準備工程では、裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する。
（封止シート）
図１に示すように、封止シート１０は、裏面研削用テープ１と、裏面研削用テープ１上に積層されたアンダーフィル材２とを備えている。なお、アンダーフィル材２は、図１に示したように、半導体ウェハ３（図２Ａ参照）との貼り合わせに十分なサイズで設けられていればよく、裏面研削用テープ１の全面に積層されていてもよい。
（裏面研削用テープ）
裏面研削用テープ１は、基材１ａと、基材１ａ上に積層された粘着剤層１ｂとを備えている。なお、アンダーフィル材２は、粘着剤層１ｂ上に積層されている。
（基材）
上記基材１ａは封止シート１０の強度母体となるものである。例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフイド、アラミド（紙）、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、金属（箔）、紙等が挙げられる。粘着剤層１ｂが紫外線硬化型である場合、基材１ａは紫外線に対し透過性を有するものが好ましい。
また基材１ａの材料としては、上記樹脂の架橋体等のポリマーが挙げられる。上記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。
基材１ａの表面は、隣接する層との密着性、保持性等を高めるため、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤（例えば、後述する粘着物質）によるコーティング処理を施すことができる。
上記基材１ａは、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材１ａには、帯電防止能を付与するため、上記の基材１ａ上に金属、合金、これらの酸化物等からなる厚さが３０〜５００Å程度の導電性物質の蒸着層を設けることができる。基材に帯電防止剤を添加することによっても帯電防止能を付与することができる。基材１ａは単層又は２種以上の複層でもよい。
基材１ａの厚さは適宜に決定でき、一般的には５μｍ以上２００μｍ以下程度であり、好ましくは３５μｍ以上１２０μｍ以下である。
なお、基材１ａには、本発明の効果等を損なわない範囲で、各種添加剤（例えば、着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤等）が含まれていてもよい。
（粘着剤層）
粘着剤層１ｂの形成に用いる粘着剤は、裏面研削の際にアンダーフィル材を介して半導体ウェハをしっかり保持するとともに、裏面研削後にアンダーフィル材付きの半導体ウェハをダイシングテープへ移行させる際にアンダーフィル材付きの半導体ウェハを剥離可能に制御できるものであれば特に制限されない。例えば、アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性接着剤を用いることができる。上記感圧性接着剤としては、半導体ウェハやガラス等の汚染をきらう電子部品の超純水やアルコール等の有機溶剤による清浄洗浄性などの点から、アクリル系ポリマーをベースポリマーとするアクリル系粘着剤が好ましい。
上記アクリル系ポリマーとしては、アクリル酸エステルを主モノマー成分として用いたものが挙げられる。上記アクリル酸エステルとしては、例えば、（メタ）アクリル酸アルキルエステル（例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、ｓ−ブチルエステル、ｔ−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、２−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数１〜３０、特に炭素数４〜１８の直鎖状又は分岐鎖状のアルキルエステル等）及び（メタ）アクリル酸シクロアルキルエステル（例えば、シクロペンチルエステル、シクロヘキシルエステル等）の１種又は２種以上を単量体成分として用いたアクリル系ポリマー等が挙げられる。なお、（メタ）アクリル酸エステルとはアクリル酸エステル及び／又はメタクリル酸エステルをいい、本発明の（メタ）とは全て同様の意味である。
上記アクリル系ポリマーは、凝集力、耐熱性などの改質を目的として、必要に応じ、上記（メタ）アクリル酸アルキルエステル又はシクロアルキルエステルと共重合可能な他のモノマー成分に対応する単位を含んでいてもよい。このようなモノマー成分として、例えば、アクリル酸、メタクリル酸、カルボキシエチル（メタ）アクリレート、カルボキシペンチル（メタ）アクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー；無水マレイン酸、無水イタコン酸などの酸無水物モノマー；（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル、（４−ヒドロキシメチルシクロヘキシル）メチル（メタ）アクリレートなどのヒドロキシル基含有モノマー；スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート、（メタ）アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー；２−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー；アクリルアミド、アクリロニトリルなどがあげられる。これら共重合可能なモノマー成分は、１種又は２種以上使用できる。これら共重合可能なモノマーの使用量は、全モノマー成分の４０重量％以下が好ましい。
さらに、上記アクリル系ポリマーは、架橋させるため、多官能性モノマーなども、必要に応じて共重合用モノマー成分として含むことができる。このような多官能性モノマーとして、例えば、ヘキサンジオールジ（メタ）アクリレート、（ポリ）エチレングリコールジ（メタ）アクリレート、（ポリ）プロピレングリコールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート、ペンタエリスリトールジ（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、エポキシ（メタ）アクリレート、ポリエステル（メタ）アクリレート、ウレタン（メタ）アクリレートなどがあげられる。これらの多官能性モノマーも１種又は２種以上用いることができる。多官能性モノマーの使用量は、粘着特性等の点から、全モノマー成分の３０重量％以下が好ましい。
上記アクリル系ポリマーは、単一モノマー又は２種以上のモノマー混合物を重合に付すことにより得られる。重合は、溶液重合、乳化重合、塊状重合、懸濁重合等の何れの方式で行うこともできる。清浄な被着体への汚染防止等の点から、低分子量物質の含有量が小さいのが好ましい。この点から、アクリル系ポリマーの数平均分子量は、好ましくは３０万以上、さらに好ましくは４０万〜３００万程度である。
また、上記粘着剤には、ベースポリマーであるアクリル系ポリマー等の数平均分子量を高めるため、外部架橋剤を適宜に採用することもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤などのいわゆる架橋剤を添加し反応させる方法があげられる。外部架橋剤を使用する場合、その使用量は、架橋すべきベースポリマーとのバランスにより、さらには、粘着剤としての使用用途によって適宜決定される。一般的には、上記ベースポリマー１００重量部に対して、５重量部程度以下、さらには０．１〜５重量部配合するのが好ましい。さらに、粘着剤には、必要により、上記成分のほかに、従来公知の各種の粘着付与剤、老化防止剤などの添加剤を用いてもよい。
粘着剤層１ｂは放射線硬化型粘着剤により形成することができる。放射線硬化型粘着剤は、紫外線等の放射線の照射により架橋度を増大させてその粘着力を容易に低下させることができ、アンダーフィル材付きの半導体ウェハの剥離を容易に行うことができる。放射線としては、Ｘ線、紫外線、電子線、α線、β線、中性子線等が挙げられる。
放射線硬化型粘着剤は、炭素−炭素二重結合等の放射線硬化性の官能基を有し、かつ粘着性を示すものを特に制限なく使用することができる。放射線硬化型粘着剤としては、例えば、上記アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性粘着剤に、放射線硬化性のモノマー成分やオリゴマー成分を配合した添加型の放射線硬化性粘着剤を例示できる。
配合する放射線硬化性のモノマー成分としては、例えば、ウレタンオリゴマー、ウレタン（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、テトラメチロールメタンテトラ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ペンタエリストールテトラ（メタ）アクリレート、ジペンタエリストールモノヒドロキシペンタ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、１，４−ブタンジオールジ（メタ）アクリレートなどがあげられる。また放射線硬化性のオリゴマー成分はウレタン系、ポリエーテル系、ポリエステル系、ポリカーボネート系、ポリブタジエン系など種々のオリゴマーがあげられ、その重量平均分子量が１００〜３００００程度の範囲のものが適当である。放射線硬化性のモノマー成分やオリゴマー成分の配合量は、上記粘着剤層の種類に応じて、粘着剤層の粘着力を低下できる量を、適宜に決定することができる。一般的には、粘着剤を構成するアクリル系ポリマー等のベースポリマー１００重量部に対して、例えば５〜５００重量部、好ましくは４０〜１５０重量部程度である。
また、放射線硬化型粘着剤としては、上記説明した添加型の放射線硬化性粘着剤のほかに、ベースポリマーとして、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に有するものを用いた内在型の放射線硬化性粘着剤があげられる。内在型の放射線硬化性粘着剤は、低分子成分であるオリゴマー成分等を含有する必要がなく、または多くは含まないため、経時的にオリゴマー成分等が粘着剤在中を移動することなく、安定した層構造の粘着剤層を形成することができるため好ましい。
上記炭素−炭素二重結合を有するベースポリマーは、炭素−炭素二重結合を有し、かつ粘着性を有するものを特に制限なく使用できる。このようなベースポリマーしては、アクリル系ポリマーを基本骨格とするものが好ましい。アクリル系ポリマーの基本骨格としては、上記例示したアクリル系ポリマーがあげられる。
上記アクリル系ポリマーへの炭素−炭素二重結合の導入法は特に制限されず、様々な方法を採用できるが、炭素−炭素二重結合はポリマー側鎖に導入するのが分子設計が容易である。例えば、予め、アクリル系ポリマーに官能基を有するモノマーを共重合した後、この官能基と反応しうる官能基および炭素−炭素二重結合を有する化合物を、炭素−炭素二重結合の放射線硬化性を維持したまま縮合または付加反応させる方法があげられる。
これら官能基の組合せの例としては、カルボン酸基とエポキシ基、カルボン酸基とアジリジル基、ヒドロキシル基とイソシアネート基などがあげられる。これら官能基の組合せのなかでも反応追跡の容易さから、ヒドロキシル基とイソシアネート基との組合せが好適である。また、これら官能基の組み合わせにより、上記炭素−炭素二重結合を有するアクリル系ポリマーを生成するような組合せであれば、官能基はアクリル系ポリマーと上記化合物のいずれの側にあってもよいが、上記の好ましい組み合わせでは、アクリル系ポリマーがヒドロキシル基を有し、上記化合物がイソシアネート基を有する場合が好適である。この場合、炭素−炭素二重結合を有するイソシアネート化合物としては、例えば、メタクリロイルイソシアネート、２−メタクリロイルオキシエチルイソシアネート、ｍ−イソプロペニル−α，α−ジメチルベンジルイソシアネートなどがあげられる。また、アクリル系ポリマーとしては、上記例示のヒドロキシ基含有モノマーや２−ヒドロキシエチルビニルエーテル、４−ヒドロキシブチルビニルエーテル、ジエチレングルコールモノビニルエーテルのエーテル系化合物などを共重合したものが用いられる。
上記内在型の放射線硬化性粘着剤は、上記炭素−炭素二重結合を有するベースポリマー（特にアクリル系ポリマー）を単独で使用することができるが、特性を悪化させない程度に上記放射線硬化性のモノマー成分やオリゴマー成分を配合することもできる。放射線硬化性のオリゴマー成分等は、通常ベースポリマー１００重量部に対して３０重量部の範囲内であり、好ましくは０〜１０重量部の範囲である。
上記放射線硬化型粘着剤には、紫外線等により硬化させる場合には光重合開始剤を含有させることが好ましい。光重合開始剤としては、例えば、４−（２−ヒドロキシエトキシ）フェニル（２−ヒドロキシ−２−プロピル）ケトン、α−ヒドロキシ−α，α´−ジメチルアセトフェノン、２−メチル−２−ヒドロキシプロピオフェノン、１−ヒドロキシシクロヘキシルフェニルケトンなどのα−ケトール系化合物；メトキシアセトフェノン、２，２−ジメトキシ−２−フェニルアセトフエノン、２，２−ジエトキシアセトフェノン、２−メチル−１−［４−（メチルチオ）−フェニル］−２−モルホリノプロパン−１などのアセトフェノン系化合物；ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、アニソインメチルエーテルなどのベンゾインエーテル系化合物；ベンジルジメチルケタールなどのケタール系化合物；２−ナフタレンスルホニルクロリドなどの芳香族スルホニルクロリド系化合物；１−フェニル−１，２―プロパンジオン−２−（Ｏ−エトキシカルボニル）オキシムなどの光活性オキシム系化合物；ベンゾフェノン、ベンゾイル安息香酸、３，３′−ジメチル−４−メトキシベンゾフェノンなどのベンゾフェノン系化合物；チオキサンソン、２−クロロチオキサンソン、２−メチルチオキサンソン、２，４−ジメチルチオキサンソン、イソプロピルチオキサンソン、２，４−ジクロロチオキサンソン、２，４−ジエチルチオキサンソン、２，４−ジイソプロピルチオキサンソンなどのチオキサンソン系化合物；カンファーキノン；ハロゲン化ケトン；アシルホスフィノキシド；アシルホスフォナートなどがあげられる。光重合開始剤の配合量は、粘着剤を構成するアクリル系ポリマー等のベースポリマー１００重量部に対して、例えば０．０５〜２０重量部程度である。
なお、放射線照射の際に、酸素による硬化阻害が起こる場合は、放射線硬化型の粘着剤層１ｂの表面よりなんらかの方法で酸素（空気）を遮断するのが望ましい。例えば、上記粘着剤層１ｂの表面をセパレータで被覆する方法や、窒素ガス雰囲気中で紫外線等の放射線の照射を行う方法等が挙げられる。
なお、粘着剤層１ｂには、本発明の効果等を損なわない範囲で、各種添加剤（例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤等）が含まれていてもよい。
粘着剤層１ｂの厚さは特に限定されないが、半導体ウェハの研削面の欠け防止、アンダーフィル材２の固定保持の両立性等の観点から１〜５０μｍ程度であるのが好ましい。好ましくは５〜４０μｍ、さらには好ましくは１０〜３０μｍである。
（アンダーフィル材）
本実施形態におけるアンダーフィル材２は、表面実装（例えばフリップチップ実装等）された半導体素子と被着体との間の空間を充填する封止用フィルムとして用いることができる。アンダーフィル材２に熱硬化処理を行う前のヘイズの上限は７０％以下であればよく、好ましくは５０％以下、より好ましくは３０％以下である。アンダーフィル材２のヘイズの下限は低いほど好ましいものの（例えば０％）、物理的限界から１％以上であってもよい。これにより、ダイシングのためのダイシング位置の決定の際、及び実装のための接合位置への整合の際に、半導体素子の位置を精度良く検出することができる。
本実施形態のアンダーフィル材は、１７５℃で１時間熱硬化処理した後の各２５℃における貯蔵弾性率Ｅ’［ＭＰａ］及び熱膨張係数α［ｐｐｍ／Ｋ］が下記式（１）を満たす。
１００００＜Ｅ’×α＜２５００００［Ｐａ／Ｋ］ ・・・（１）
このようなアンダーフィル材により、アライメントマークの視認性は確保しつつ、半導体素子と被着体との熱応答挙動の差を緩和することができ、接合部の破断が抑制された接続信頼性の高い半導体装置を得ることができる。また、半導体素子、被着体、及びアンダーフィル材の相互に働く応力の最適緩和を図ることができるので、接続部材の破断も抑制することができ、半導体装置の接続信頼性を向上させることができる。
上記アンダーフィル材では、上記貯蔵弾性率Ｅ’は１００〜１００００［ＭＰａ］であり、かつ上記熱膨張係数αは１０〜２００［ｐｐｍ／Ｋ］であることが好ましい。貯蔵弾性率Ｅ’及び熱膨張係数αがそれぞれこのような範囲にあることにより、半導体装置全体のシステムの応力を効率的に緩和することができる。
上記アンダーフィル材を１７５℃で１時間熱硬化処理した後のガラス転移温度（Ｔｇ）は１００〜１８０℃であることが好ましく、１３０〜１７０℃であることがより好ましい。熱硬化後のアンダーフィル材のガラス転移温度を上記範囲とすることで、熱サイクル信頼性試験の温度範囲における急激な物性変化を抑制することができ、さらなる信頼性の向上が期待できる。
上記アンダーフィル材の２５℃における破断伸度は１０％以上８００％以下であることが好ましく、２０％以上５００％以下であることがより好ましく、５０％以上２００％以下であることがさらに好ましい。これにより、半導体素子への貼り付け前にアンダーフィル材に対して伸縮作用が働いても破断することなく、加えて、剥離の際に上記剥離力が負荷されてもアンダーフィル材自体の破断を防止することができ、良好な取り扱い性を得ることができる。なお、破断伸度の測定は、引張り試験器（テンシロン）など一般に知られている測定方法で測定することができる。
アンダーフィル材の構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。又、熱可塑性樹脂や熱硬化性樹脂単独でも使用可能である。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴ等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下、特に炭素数４〜１８の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、へキシル基、へプチル基、シクロヘキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はエイコシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマー、アクリロニトリル等のようなシアノ基含有モノマー等が挙げられる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は２種以上を併用して用いることができる。特に、半導体素子を腐食させるイオン性不純物等の含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、臭素化ビスフェノールＡ型、水添ビスフェノールＡ型、ビスフェノールＡＦ型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は２種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
さらに、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５〜２．０当量になるように配合することが好適である。より好適なのは、０．８〜１．２当量である。すなわち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
なお、本発明においては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を用いたアンダーフィル材が特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。この場合の配合比は、アクリル樹脂成分１００重量部に対して、エポキシ樹脂とフェノール樹脂の混合量が１０〜２００重量部である。
エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
アンダーフィル材２には、はんだバンプの表面の酸化膜を除去して半導体素子の実装を容易にするために、フラックスを添加してもよい。フラックスとしては特に限定されず、従来公知のフラックス作用を有する化合物を用いることができ、例えば、ジフェノール酸、アジピン酸、アセチルサリチル酸、安息香酸、ベンジル酸、アゼライン酸、ベンジル安息香酸、マロン酸、２，２−ビス（ヒドロキシメチル）プロピオン酸、サリチル酸、ｏ−メトキシ安息香酸（ｏ−アニス酸）、ｍ−ヒドロキシ安息香酸、コハク酸、２，６−ジメトキシメチルパラクレゾール、安息香酸ヒドラジド、カルボヒドラジド、マロン酸ジヒドラジド、コハク酸ジヒドラジド、グルタル酸ジヒドラジド、サリチル酸ヒドラジド、イミノジ酢酸ジヒドラジド、イタコン酸ジヒドラジド、クエン酸トリヒドラジド、チオカルボヒドラジド、ベンゾフェノンヒドラゾン、４，４’−オキシビスベンゼンスルホニルヒドラジド及びアジピン酸ジヒドラジド等が挙げられる。フラックスの添加量は上記フラックス作用が発揮される程度であればよく、通常、アンダーフィル材に含まれる樹脂成分１００重量部に対して０．１〜２０重量部程度である。
本実施形態では、アンダーフィル材２は、ヘイズが７０％以下となる限り着色しても良い。アンダーフィル材２において、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色、緑色などが好ましい。着色に際しては、顔料、染料などの公知の着色剤の中から適宜選択して用いることができる。
本実施形態のアンダーフィル材２を予めある程度架橋をさせておく場合には、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくのがよい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
前記架橋剤としては、特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、ｐ−フェニレンジイソシアネート、１，５−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。架橋剤の添加量としては、前記の重合体１００重量部に対し、通常０．０５〜７重量部とするのが好ましい。架橋剤の量が７重量部より多いと、接着力が低下するので好ましくない。その一方、０．０５重量部より少ないと、凝集力が不足するので好ましくない。また、この様なポリイソシアネート化合物と共に、必要に応じて、エポキシ樹脂等の他の多官能性化合物を一緒に含ませるようにしてもよい。
また、アンダーフィル材２には、無機充填剤を適宜配合することができる。無機充填剤の配合は、導電性の付与や熱伝導性の向上、貯蔵弾性率の調節等を可能にする。
前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、はんだ等の金属、又は合金類、その他カーボン等からなる種々の無機粉末が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。
無機充填剤の平均粒径は特に限定されないものの、０．００５〜１０μｍの範囲内であることが好ましく、０．０１〜５μｍの範囲内であることがより好ましく、さらに好ましくは０．０５〜２．０μｍである。上記無機充填剤の平均粒径が０．００５μｍを下回ると、粒子の凝集が発生しやすくなり、アンダーフィル材の形成が困難となる場合がある。また、アンダーフィル材の可撓性が低下する原因にもなる。一方、上記平均粒径が１０μｍを超えると、アンダーフィル材と被着体との接合部への無機粒子の噛み込みが発生しやすくなるため、半導体装置の接続信頼性が低下するおそれがある。また、粒子の粗大化によりヘイズが上昇するおそれがある。なお、本発明においては、平均粒径が相互に異なる無機充填剤同士を組み合わせて使用してもよい。また、平均粒径は、光度式の粒度分布計（ＨＯＲＩＢＡ製、装置名；ＬＡ−９１０）により求めた値である。
前記無機充填剤の配合量は、有機樹脂成分１００重量部に対し１０〜４００重量部であることが好ましく、５０〜２５０重量部がより好ましい。無機充填剤の配合量が１０重量部未満であると、貯蔵弾性率が低下しパッケージの応力信頼性が大きく損なわれる場合がある。一方、４００重量部を超えると、ヘイズの上昇の原因となったり、アンダーフィル材２の流動性が低下し基板や半導体素子の凹凸に十分に埋まり込まずにボイドやクラックの原因となったりする場合がある。
なお、アンダーフィル材２には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば難燃剤、シランカップリング剤又はイオントラップ剤等が挙げられる。前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。
本実施形態において、熱硬化処理前の上記アンダーフィル材は４０〜１００℃での粘度として２００００Ｐａ・ｓ以下となる領域を有することが好ましく、１００Ｐａ・ｓ以上１００００Ｐａ・ｓ以下となる領域を有することがより好ましい。上記温度範囲において所定の粘度領域を有することにより、接続部材４（図２Ａ参照）のアンダーフィル材２への進入を容易にすることができる。また、半導体素子５の電気的接続の際のボイドの発生、及び半導体素子５と被着体１６との間の空間からのアンダーフィル材２のはみ出しを防止することができる（図２Ｈ参照）。
熱硬化処理前の上記アンダーフィル材の１００〜２００℃における最低粘度は１００Ｐａ・ｓ以上であることが好ましく、２００Ｐａ・ｓ以上１００００Ｐａ・ｓ以下がより好ましく、５００Ｐａ・ｓ以上５０００Ｐａ・ｓ以下がさらに好ましい。アンダーフィル材の１００〜２００℃における最低粘度を１００Ｐａ・ｓ以上とすることで、アンダーフィル材が貼り合わせの際に押し流されることによるボイドの発生や、吸湿等に由来するアウトガスによるボイドの発生を防止することができる。
なお、上記粘度又は最低粘度の測定は、レオメーター（ＨＡＡＫＥ社製、ＲＳ−１）を用いて、パラレルプレート法により測定した値である。より詳細には、ギャップ１００μｍ、回転コーン直径２０ｍｍ、回転速度５ｓ−１、昇温速度１０℃／分の条件にて、４０℃から２００℃の範囲で溶融粘度を測定し、その際に得られる４０℃から１００℃までの範囲での粘度に２００００Ｐａ・ｓ以下の領域が存在するか否かを確認する。また、１００℃から２００℃までの範囲での粘度の最低値を最低粘度とする。
また、熱硬化前の上記アンダーフィル材２の２３℃における粘度は、０．０１ＭＰａ・ｓ以上１００ＭＰａ・ｓ以下であることが好ましく、０．１ＭＰａ・ｓ以上１０ＭＰａ・ｓ以下であることがより好ましい。熱硬化前のアンダーフィル材が上記範囲の粘度を有することで、裏面研削の際の半導体ウェハ３（図２Ｂ参照）の保持性や作業の際の取り扱い性を向上させることができる。
さらに、熱硬化前の上記アンダーフィル材２の温度２３℃、湿度７０％の条件下における吸水率は、１重量％以下であることが好ましく、０．５重量％以下であることがより好ましい。アンダーフィル材２が上記のような吸水率を有することにより、アンダーフィル材２への水分の吸収が抑制され、半導体素子５の実装時のボイドの発生をより効率的に抑制することができる。なお、上記吸水率の下限は小さいほど好ましく、実質的に０重量％が好ましく、０重量％であることがより好ましい。
アンダーフィル材２の厚さ（複層の場合は総厚）は特に限定されないものの、アンダーフィル材２の強度や半導体素子５と被着体１６との間の空間の充填性を考慮すると１０μｍ以上１００μｍ以下程度であってもよい。なお、アンダーフィル材２の厚さは、半導体素子５と被着体１６との間のギャップや接続部材の高さを考慮して適宜設定すればよい。
封止シート１０のアンダーフィル材２は、セパレータにより保護されていることが好ましい（図示せず）。セパレータは、実用に供するまでアンダーフィル材２を保護する保護材としての機能を有している。セパレータは封止シートのアンダーフィル材２上に半導体ウェハ３を貼着する際に剥がされる。セパレータとしては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルムや紙等も使用可能である。
（封止シートの製造方法）
本実施の形態に係る封止シート１０は、例えば裏面研削用テープ１及びアンダーフィル材２を別々に作製しておき、最後にこれらを貼り合わせることにより作成することができる。具体的には、以下のような手順に従って作製することができる。
まず、基材１ａは、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Ｔダイ押出法、共押出し法、ドライラミネート法等が例示できる。
次に、粘着剤層形成用の粘着剤組成物を調製する。粘着剤組成物には、粘着剤層の項で説明したような樹脂や添加物等が配合されている。調製した粘着剤組成物を基材１ａ上に塗布して塗布膜を形成した後、該塗布膜を所定条件下で乾燥させ（必要に応じて加熱架橋させて）、粘着剤層１ｂを形成する。塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度８０〜１５０℃、乾燥時間０．５〜５分間の範囲内で行われる。また、セパレータ上に粘着剤組成物を塗布して塗布膜を形成した後、上記乾燥条件で塗布膜を乾燥させて粘着剤層１ｂを形成してもよい。その後、基材１ａ上に粘着剤層１ｂをセパレータと共に貼り合わせる。これにより、基材１ａ及び粘着剤層１ｂを備える裏面研削用テープ１が作製される。
アンダーフィル材２は、例えば、以下のようにして作製される。まず、アンダーフィル材２の形成材料である接着剤組成物を調製する。当該接着剤組成物には、アンダーフィル材の項で説明した通り、熱可塑性成分やエポキシ樹脂、各種の添加剤等が配合されている。
次に、調製した接着剤組成物を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、該塗布膜を所定条件下で乾燥させ、アンダーフィル材を形成する。塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度７０〜１６０℃、乾燥時間１〜５分間の範囲内で行われる。また、セパレータ上に接着剤組成物を塗布して塗布膜を形成した後、上記乾燥条件で塗布膜を乾燥させてアンダーフィル材を形成してもよい。その後、基材セパレータ上にアンダーフィル材をセパレータと共に貼り合わせる。
続いて、裏面研削用テープ１及びアンダーフィル材２からそれぞれセパレータを剥離し、アンダーフィル材と粘着剤層とが貼り合わせ面となる様にして両者を貼り合わせる。貼り合わせは、例えば圧着により行うことができる。このとき、ラミネート温度は特に限定されず、例えば３０〜１００℃が好ましく、４０〜８０℃がより好ましい。また、線圧は特に限定されず、例えば０．９８〜１９６Ｎ／ｃｍが好ましく、９．８〜９８Ｎ／ｃｍがより好ましい。次に、アンダーフィル材上の基材セパレータを剥離し、本実施の形態に係る封止シートが得られる。
［貼合せ工程］
貼合せ工程では、半導体ウェハ３の接続部材４が形成された回路面３ａと上記封止シート１０のアンダーフィル材２とを貼り合わせる（図２Ａ参照）。
（半導体ウェハ）
半導体ウェハ３の回路面３ａには、複数の接続部材４が形成されている（図２Ａ参照）。バンプや導電材等の接続部材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等のはんだ類（合金）や、金系金属材、銅系金属材などが挙げられる。接続部材の高さも用途に応じて定められ、一般的には１５〜１００μｍ程度である。もちろん、半導体ウェハ３における個々の接続部材の高さは同一でも異なっていてもよい。
本実施形態に係る半導体装置の製造方法において、アンダーフィル材の厚さとしては、半導体ウェハ表面に形成された接続部材の高さＸ（μｍ）と前記アンダーフィル材の厚さＹ（μｍ）とが、下記の関係を満たすことが好ましい。
０．５≦Ｙ／Ｘ≦２
前記接続部材の高さＸ（μｍ）と前記硬化フィルムの厚さＹ（μｍ）とが上記関係を満たすことにより、半導体素子と被着体との間の空間を十分に充填することができると共に、当該空間からのアンダーフィル材の過剰のはみ出しを防止することができ、アンダーフィル材による半導体素子の汚染等を防止することができる。なお、各接続部材の高さが異なる場合は、最も高い接続部材の高さを基準とする。
（貼り合わせ）
まず、封止シート１０のアンダーフィル材２上に任意に設けられたセパレータを適宜に剥離し、図２Ａに示すように、前記半導体ウェハ３の接続部材４が形成された回路面３ａとアンダーフィル材２とを対向させ、前記アンダーフィル材２と前記半導体ウェハ３とを貼り合わせる（マウント）。
貼り合わせの方法は特に限定されないが、圧着による方法が好ましい。圧着は通常、圧着ロール等の公知の押圧手段により、好ましくは０．１〜１ＭＰａ、より好ましくは０．３〜０．７ＭＰａの圧力を負荷して押圧しながら行われる。この際、４０〜１００℃程度に加熱しながら圧着させてもよい。また、密着性を高めるために、減圧下（１〜１０００Ｐａ）で圧着することも好ましい。
［研削工程］
研削工程では、上記半導体ウェハ３の回路面３ａとは反対側の面（すなわち、裏面）３ｂを研削する（図２Ｂ参照）。半導体ウェハ３の裏面研削に用いる薄型加工機としては特に限定されず、例えば研削機（バックグラインダー）、研磨パッド等を例示できる。また、エッチング等の化学的方法にて裏面研削を行ってもよい。裏面研削は、半導体ウェハが所望の厚さ（例えば、７００〜２５μｍ）になるまで行われる。
［固定工程］
研削工程後、アンダーフィル材２を貼り付けた状態で半導体ウェハ３を裏面研削用テープ１から剥離し、半導体ウェハ３とダイシングテープ１１とを貼り合わせる（図２Ｃ参照）。このとき、半導体ウェハ３の裏面３ｂとダイシングテープ１１の粘着剤層１１ｂとが対向するように貼り合わせる。従って、半導体ウェハ３の回路面３ａに貼り合わされたアンダーフィル材２は露出した状態となる。なお、ダイシングテープ１１は、基材１１ａ上に粘着剤層１１ｂが積層された構造を有する。基材１１ａ及び粘着剤層１１ｂとしては、上記裏面研削用テープ１の基材１ａ及び粘着剤層１ｂの項で示した成分及び製法を用いて好適に作製することができる。
半導体ウェハ３の裏面研削用テープ１からの剥離の際、粘着剤層１ｂが放射線硬化性を有する場合には、粘着剤層１ｂに放射線を照射して粘着剤層１ｂを硬化させることで、剥離を容易に行うことができる。放射線の照射量は、用いる放射線の種類や粘着剤層の硬化度等を考慮して適宜設定すればよい。
本実施形態の封止シートでは、上記アンダーフィル材の上記裏面研削用テープからの剥離力が０．０３〜０．１０Ｎ／２０ｍｍであることが好ましい。このような軽剥離力により、裏面研削用テープからの剥離の際のアンダーフィル材の破断や変形を防止することができるとともに、半導体ウェハの変形を防止することができる。
上記剥離力の測定は、封止シートから幅２０ｍｍのサンプル片を切り出し、これを４０℃のホットプレート上に載置されたシリコンミラーウェハに貼り付ける。約３０分間放置して、引張試験機を用い剥離力を測定する。測定条件は、剥離角度：９０°、引張速度：３００ｍｍ／ｍｉｎとする。なお、剥離力の測定は、温度２３℃、相対湿度５０％の環境下で行う。ただし、粘着剤層が紫外線硬化型である場合は、前記と同様の条件でシリコンミラーウェハに貼り付け、約３０分間放置した後、紫外線の照射条件を下記の通りとして封止シート側から紫外線照射を行い、そのときの剥離力の測定を行う。
＜紫外線の照射条件＞
紫外線（ＵＶ）照射装置：高圧水銀灯
紫外線照射積算光量：５００ｍＪ／ｃｍ２
出力：７５Ｗ
照射強度：１５０ｍＷ／ｃｍ２
［ダイシング位置決定工程］
次に、ダイシング位置決定工程では、図２Ｄに示すように、上記アンダーフィル材付きの半導体ウェハ３のアンダーフィル材２の露出面２ａに対して光Ｌを照射し、半導体ウェハ３におけるダイシング位置を決定する。
具体的には、ダイシングテープ１１に固定された半導体ウェハ３の上方に、撮像装置３１ａ及びリング照明（発光面が円状となっている照明）３２ａを配置する。次に、リング照明３２ａからアンダーフィル材２の露出面２ａに対して光Ｌを照射する。アンダーフィル材２に進入し、半導体ウェハ３で反射した光を撮像装置３１ａで反射像として受け取る。受け取った反射像を画像認識装置で解析し、ダイシングすべき位置を決定する。その後、ダイシング装置（例えば、ダイシングブレード、レーザー発振器等）を移動させダイシング位置に整合させることで本工程が完了する（図示せず）。
光照射のための照明としては、上記のようにリング照明を好適に用いることができるが、これに限定されず、ライン照明（発光面が直線状になっている照明）やスポット照明（発光面が点状となっている照明）等を用いることができる。また、複数のライン照明を多角形状に組み合わせた照明、スポット照明を多角形状又はリング状に組み合わせた照明であってもよい。
照明の光源としては特に限定されず、ハロゲンランプ、ＬＥＤ、蛍光灯、タングステンランプ、メタルハライドランプ、キセノンランプ、ブラックライト等が挙げられる。また、光源から照射される光Ｌは、平行光線又は放射光線（非平行光線）のいずれであってもよいが、照射効率等を考慮すると、平行光線が好ましい。ただし、光Ｌを平行光線として照射するには物理的な限界があることから、実質的な平行光線（半値角が３０°以内）であればよい。また、光Ｌは偏光であってもよい。
上記光の波長としては、半導体ウェハ３からの反射像が得られ、半導体ウェハ３にダメージを与えない限り特に限定されないが、好ましくは３００〜９００ｎｍであり、より好ましくは４００〜８００ｎｍである。光の波長を上記範囲にすると、無機充填剤を含む一般的な材料で形成されたアンダーフィル材に対しても良好な透過性を示すので、ダイシング位置の検出をより容易に行うことができる。
また、光照射による位置検出のための半導体ウェハにおける認識対象としては、図２Ｄでは半導体ウェハ３に形成された接続部材（例えば、バンプ）４となっているが、これに限定されず、アライメントマーク、端子、回路パターン等、任意のマーク又は構造物を認識対象とすることができる。
［ダイシング工程］
ダイシング工程では、上記ダイシング位置決定工程で決定したダイシング位置に基づき、図２Ｅに示すように半導体ウェハ３及びアンダーフィル材２をダイシングしてダイシングされたアンダーフィル材付きの半導体素子５を形成する。ダイシング工程を経ることで、半導体ウェハ３を所定のサイズに切断して個片化（小片化）し、半導体チップ（半導体素子）５を製造する。ここで得られる半導体チップ５は同形状に切断されたアンダーフィル材２と一体になっている。ダイシングは、半導体ウェハ３のアンダーフィル材２を貼り合わせた回路面３ａから常法に従い行われる。
本工程では、例えば、ダイシングブレードによりダイシングテープ１１まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウェハは、ダイシングテープ１１により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウェハの破損も抑制できる。なお、アンダーフィル材がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面においてアンダーフィル材のアンダーフィル材の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着（ブロッキング）することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
なお、ダイシング工程に続いてダイシングテープのエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。
［ピックアップ工程］
ダイシングテープ１１に接着固定された半導体チップ５を回収するために、図２Ｆに示すように、アンダーフィル材２付きの半導体チップ５のピックアップを行って、半導体チップ５とアンダーフィル材２の積層体Ａをダイシングテープ１１より剥離する。
ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップをダイシングテープの基材側からニードルによって突き上げ、突き上げられた半導体チップをピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ５は、回路面３ａに貼り合わされたアンダーフィル材２と一体となって積層体Ａを構成している。
ここでピックアップは、粘着剤層１１ｂが紫外線硬化型の場合、該粘着剤層１１ｂに紫外線を照射した後に行う。これにより、粘着剤層１１ｂの半導体チップ５に対する粘着力が低下し、半導体チップ５の剥離が容易になる。その結果、半導体チップ５を損傷させることなくピックアップが可能となる。紫外線照射の際の照射強度、照射時間等の条件は特に限定されず、適宜必要に応じて設定すればよい。また、紫外線照射に使用する光源としては、例えば低圧水銀ランプ、低圧高出力ランプ、中圧水銀ランプ、無電極水銀ランプ、キセノン・フラッシュ・ランプ、エキシマ・ランプ、紫外ＬＥＤ等を用いることができる。
［位置整合工程］
次に、位置整合工程では、図２Ｇに示すように、上記アンダーフィル材付きの半導体素子５のアンダーフィル材２の露出面２ａに対して光Ｌを照射し、上記半導体素子５と上記被着体１６との相対位置を互いの接続予定位置に整合させる。
具体的には、半導体素子５の接続部材４が形成された面（半導体ウェハ３の回路面３ａに対応）が被着体１６と対向するように、ピックアップした積層体Ａを被着体１６の上方に配置する。次いで、撮像装置３１ｂ及びリング照明３２ｂを積層体Ａと被着体１６との間に配置した後、リング照明３２ｂから積層体Ａに向かってアンダーフィル材２の露出面２ａに対して光Ｌを照射する。アンダーフィル材２に進入し、半導体素子５で反射した光を撮像装置３１ｂで反射像として受け取る。次に、受け取った反射像を画像認識装置で解析し、予め決定されている接続予定位置とのズレを求め、最後に、求めたズレ量だけ積層体Ａを移動させて半導体素子５と被着体１６との相対位置を接続予定位置に整合させる（図示せず）。
この位置整合工程における光照射の態様は、ダイシング位置決定工程における光の照射とはアンダーフィル材の露出面２ａと撮像装置３１ｂ及び照明３２ｂとの位置が上下反転しているだけである。従って、光照射のための諸条件、例えば、光照射のための照明、照明の光源、光の波長、光照射による位置検出のための半導体素子における認識対象等としては、ダイシング位置決定工程の項で説明した条件を好適に採用することができ、同様の効果を得ることができる。
［実装工程］
実装工程では、被着体１６と半導体素子５の間の空間をアンダーフィル材２で充填しつつ接続部材４を介して半導体素子５と被着体１６とを電気的に接続する（図２Ｈ参照）。具体的には、積層体Ａの半導体チップ５を、半導体チップ５の回路面３ａが被着体１６と対向する形態で、被着体１６に常法に従い固定させる。例えば、半導体チップ５に形成されているバンプ（接続部材）４を、被着体１６の接続パッドに被着された接合用の導電材１７（はんだなど）に接触させて押圧しながら導電材を溶融させることにより、半導体チップ５と被着体１６との電気的接続を確保し、半導体チップ５を被着体１６に固定させることができる。半導体チップ５の回路面３ａにはアンダーフィル材２が貼り付けられているので、半導体チップ５と被着体１６との電気的接続と同時に、半導体チップ５と被着体１６との間の空間がアンダーフィル材２により充填されることになる。
一般的に、実装工程における加熱条件としては１００〜３００℃であり、加圧条件としては０．５〜５００Ｎである。また、実装工程での熱圧着処理を多段階で行ってもよい。例えば、１５０℃、１００Ｎで１０秒間処理した後、３００℃、１００〜２００Ｎで１０秒間処理するという手順を採用することができる。多段階で熱圧着処理を行うことにより、接続部材とパッド間の樹脂を効率よく除去し、より良好な金属間接合を得ることが出来る。
被着体１６としては、リードフレームや回路基板（配線回路基板など）等の各種基板、他の半導体素子を用いることができる。基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板、ガラスエポキシ基板等が挙げられる。
なお、実装工程では、接続部材及び導電材の一方又は両方を溶融させて、半導体チップ５の接続部材形成面３ａのバンプ４と、被着体１６の表面の導電材１７とを接続させているが、このバンプ４及び導電材１７の溶融時の温度としては、通常、２６０℃程度（例えば、２５０℃〜３００℃）となっている。本実施形態に係る封止シートは、アンダーフィル材２をエポキシ樹脂等により形成することにより、この実装工程における高温にも耐えられる耐熱性を有するものとすることができる。
［アンダーフィル材硬化工程］
半導体素子５と被着体１６との電気的接続を行った後は、アンダーフィル材２を加熱により硬化させる。これにより、半導体素子５の表面を保護することができるとともに、半導体素子５と被着体１６との間の接続信頼性を確保することができる。アンダーフィル材の硬化のための加熱温度としては特に限定されず、１５０〜２５０℃程度であればよい。なお、実装工程における加熱処理によりアンダーフィル材が硬化する場合、本工程は省略することができる。
［封止工程］
次に、実装された半導体チップ５を備える半導体装置２０全体を保護するために封止工程を行ってもよい。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、１７５℃で６０秒間〜９０秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば１６５℃〜１８５℃で、数分間キュアすることができる。
前記封止樹脂としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂（フェノール樹脂など）や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。
［半導体装置］
次に、当該封止シートを用いて得られる半導体装置について図面を参照しつつ説明する（図２Ｈ参照）。本実施形態に係る半導体装置２０では、半導体素子５と被着体１６とが、半導体素子５上に形成されたバンプ（接続部材）４及び被着体１６上に設けられた導電材１７を介して電気的に接続されている。また、半導体素子５と被着体１６との間には、その空間を充填するようにアンダーフィル材２が配置されている。半導体装置２０は、所定のアンダーフィル材２及び光照射による位置合わせを採用する上記製造方法にて得られるので、半導体素子５と被着体１６との間で良好な電気的接続が達成されている。従って、半導体素子５の表面保護、半導体素子５と被着体１６との間の空間の充填、及び半導体素子５と被着体１６との間の電気的接続がそれぞれ十分なレベルとなり、半導体装置２０として高い信頼性を発揮することができる。
＜第２実施形態＞
第１実施形態では片面に回路が形成された半導体ウェハを用いているのに対し、本実施形態では両面に回路が形成された半導体ウェハを用いて半導体装置を製造する。また、本実施形態で用いる半導体ウェハは目的とする厚さを有していることから、研削工程は省略される。従って、第２実施形態での封止シートとしては、ダイシングテープと該ダイシングテープ上に積層された所定のアンダーフィル材とを備える封止シートを用いる。第２実施形態での位置整合工程より前の代表的な工程として、上記封止シートを準備する準備工程、接続部材を有する回路面が両面に形成された半導体ウェハと上記封止シートのアンダーフィル材とを貼り合わせる貼合せ工程、上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程、上記アンダーフィル材付きの半導体素子を上記封止シートから剥離するピックアップ工程が挙げられる。その後、位置整合工程以降の工程を行って半導体装置を製造する。
［準備工程］
準備工程では、ダイシングテープ４１と該ダイシングテープ４１上に積層された所定のアンダーフィル材４２とを備える封止シートを準備する（図３Ａ参照）。ダイシングテープ４１は、基材４１ａと、基材４１ａ上に積層された粘着剤層４１ｂとを備えている。なお、アンダーフィル材４２は、粘着剤層４１ｂ上に積層されている。このようなダイシングテープ４１の基材４１ａ及び粘着剤層４１ｂ、並びにアンダーフィル材４２としては、第１実施形態と同様のものを用いることができる。
［貼合せ工程］
貼合せ工程では、図３Ａに示すように、接続部材４４を有する回路面が両面に形成された半導体ウェハ４３と上記封止シートのアンダーフィル材４２とを貼り合わせる。なお、所定の厚さに薄型化された半導体ウェハの強度は弱いことから、補強のために半導体ウェハを仮固定材を介してサポートガラス等の支持体に固定することがある（図示せず）。この場合は、半導体ウェハとアンダーフィル材との貼り合わせ後に、仮固定材とともに支持体を剥離する工程を含んでいてもよい。半導体ウェハ４３のいずれの回路面とアンダーフィル材４２とを貼り合わせるかは、目的とする半導体装置の構造に応じて変更すればよい。
半導体ウェハ４３としては、両面に接続部材４４を有する回路面が形成されており、所定の厚さを有している点を除き、第１実施形態の半導体ウェハと同様である。半導体ウェハ４３の両面の接続部材４４同士は電気的に接続されていてもよく、接続されていなくてもよい。接続部材４４同士の電気的接続には、ＴＳＶ形式と呼ばれるビアを介しての接続による接続等が挙げられる。貼り合わせ条件としては、第１実施形態における貼り合わせ条件を好適に採用することができる。
［ダイシング工程］
ダイシング工程では、上記半導体ウェハ４３及びアンダーフィル材４２をダイシングして上記アンダーフィル材付きの半導体素子４５を形成する（図３Ｂ参照）。ダイシング条件としては、第１実施形態における諸条件を好適に採用することができる。なお、ダイシングは、半導体ウェハ４３の露出した回路面に対して行うので、ダイシング位置の検出は容易であるものの、必要に応じて光を照射してダイシング位置を確認した後、ダイシングを行ってもよい。
［ピックアップ工程］
ピックアップ工程では、上記アンダーフィル材４２付きの半導体素子４５を上記ダイシングテープ４１から剥離する（図３Ｃ）。ピックアップ条件としては、第１実施形態における諸条件を好適に採用することができる。
本実施形態の封止シートでは、上記アンダーフィル材の上記ダイシングテープからの剥離力が０．０３〜０．１０Ｎ／２０ｍｍであることが好ましい。これにより、アンダーフィル材付き半導体素子のピックアップを容易に行うことができる。
［位置整合工程］
次に、位置整合工程では、図３Ｄに示すように、上記アンダーフィル材付きの半導体素子４５のアンダーフィル材４２の露出面４２ａ（図３Ｃ参照）に対して光Ｌを照射し、上記半導体素子４５と上記被着体６６との相対位置を互いの接続予定位置に整合させる。位置整合工程における条件は、第１実施形態における諸条件を好適に採用することができる。
［実装工程］
実装工程では、被着体６６と半導体素子４５の間の空間をアンダーフィル材４２で充填しつつ接続部材４４を介して半導体素子４５と被着体６６とを電気的に接続する（図３Ｅ参照）。実装工程における条件は、第１実施形態における諸条件を好適に採用することができる。これにより、本実施形態に係る半導体装置６０を製造することができる。
以降、第１実施形態と同様に、必要に応じてアンダーフィル材硬化工程及び封止工程を行ってもよい。
＜第３実施形態＞
第１実施形態では封止シートの構成部材として裏面研削用テープを用いたが、本実施形態では該裏面研削用テープの粘着剤層を設けずに基材単独を用いる。従って、本実施形態の封止シートとしては、基材上にアンダーフィル材が積層された状態となる。本実施形態では研削工程は任意に行うことができるものの、ピックアップ工程前の紫外線照射は粘着剤層の省略により行わない。これらの点を除けば、第１実施形態と同様の工程を経ることで所定の半導体装置を製造することができる。
＜その他の実施形態＞
第１実施形態から第３実施形態では、ダイシング工程においてダイシングブレードを用いるダイシングを採用しているが、これに代えて、レーザー照射により半導体ウェハ内部に改質部分を形成し、この改質部分に沿って半導体ウェハを分割して個片化するいわゆるステルスダイシングを採用してもよい。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、部とあるのは、重量部を意味する。
［実施例１〜５及び比較例１〜２］
（封止シートの作製）
以下の成分を表１に示す割合でメチルエチルケトンに溶解して、固形分濃度が２３．６〜６０．６重量％となる接着剤組成物の溶液を調製した。
エラストマー１：アクリル酸ブチルーアクリロニトリルを主成分とするアクリル酸エステル系ポリマー（商品名「ＳＧ−２８ＧＭ」、長瀬ケムテックス株式会社製）
エラストマー２：アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ−１９７ＣＭ」、根上工業株式会社製）
エポキシ樹脂１：商品名「エピコート８２８」、ＪＥＲ株式会社製
エポキシ樹脂２：商品名「エピコート１００４」、ＪＥＲ株式会社製
フェノール樹脂：商品名「ミレックスＸＬＣ−４Ｌ」三井化学株式会社製
フィラー１：球状シリカ（商品名「ＹＣ１００Ｃ―ＭＬＣ」株式会社アドマテックス製）
フィラー２：球状シリカ（商品名「ＳＯ−２５Ｒ」、株式会社アドマテックス製）
有機酸：ｏ−アニス酸（商品名「オルトアニス酸」、東京化成株式会社製）
硬化剤：イミダゾール触媒（商品名「２ＰＨＺ−ＰＷ」、四国化成株式会社製）
この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ４５μｍのアンダーフィル材を作製した。
上記アンダーフィル材をバックグラインドテープ（商品名「ＵＢ−２１５４」、日東電工株式会社製）の粘着剤層上にハンドローラーを用いて貼り合わせ、封止シートを作製した。
（ヘイズの測定）
アンダーフィル材のヘイズは、ヘイズメーターＨＭ−１５０（村上色彩技術研究所製、製品番号：ＨＭ−１５０）を用いて測定した。測定は、ＪＩＳ Ｋ ７１３６に従い行った。結果を表１に示す。
（熱膨張率αの測定）
熱膨張率αは、熱機械測定装置（ティーエーインスツルメント社製：形式Ｑ−４００ＥＭ）を用いて測定した。具体的には、測定試料のサイズを長さ１５ｍｍ×幅５ｍｍ×厚さ２００μｍとし、測定試料を上記装置のフィルム引張測定用治具にセットした後、−５０〜３００℃の温度域で、引張荷重２ｇ、昇温速度１０℃／ｍｉｎの条件下におき、２０℃〜６０℃での膨張率から熱膨張係数αを算出した。結果を表に１示す。
（貯蔵弾性率Ｅ’の測定）
貯蔵弾性率の測定は、まず作製したアンダーフィル材を１７５℃で１時間熱硬化処理してから、固体粘弾性測定装置（レオメトリックサイエンティック社製：形式：ＲＳＡ−ＩＩＩ）を用いて測定した。すなわち、サンプルサイズを長さ４０ｍｍ×幅１０ｍｍ×厚さ２００μｍとし、測定試料をフィルム引っ張り測定用治具にセットし−５０〜３００℃の温度域での引張貯蔵弾性率及び損失弾性率を、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎの条件下で測定し、２５℃での貯蔵弾性率（Ｅ’）を読み取ることにより得た。結果を表に１示す。
（ガラス転移温度（Ｔｇ）の測定）
アンダーフィル材のガラス転移温度の測定方法は以下のとおりである。まず、アンダーフィル材を１７５℃で１時間の加熱処理により熱硬化させ、その後厚さ２００μｍ、長さ４０ｍｍ（測定長さ）、幅１０ｍｍの短冊状にカッターナイフで切り出し、固体粘弾性測定装置（ＲＳＡＩＩＩ、レオメトリックサイエンティフィック（株）製）を用いて、−５０〜３００℃における貯蔵弾性率及び損失弾性率を測定した。測定条件は、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎとした。さらに、ｔａｎδ（Ｇ’’（損失弾性率）／Ｇ’（貯蔵弾性率））の値を算出することによりガラス転移温度を得た。結果を表に１示す。
（破断伸度の測定）
ロールラミネーター（装置名「ＭＲＫ−６００」株式会社エム・シー・ケー製）を用いて、７０℃、０．２ＭＰａで作製したアンダーフィル材を積層することによって、厚さ１２０μｍの測定用アンダーフィル材を得た。測定用アンダーフィル材を幅１０ｍｍ×長さ３０ｍｍに切断して試験片とした後、引張試験機として「オートグラフＡＳＧ−５０Ｄ型」（島津製作所製）を用い、引張速度５０ｍｍ／ｍｉｎ、チャック間距離１０ｍｍ、２５℃で引張試験を行った。試験前のチャック間距離に対する試験片が破断した時のチャック間距離の比を求めて破断伸度（％）とした。
（半導体装置の作製）
片面にバンプが形成されている片面バンプ付きシリコンウェハを用意し、この片面バンプ付きシリコンウェハのバンプが形成されている側の面に、作製した封止シートを、アンダーフィル材を貼り合わせ面として貼り合わせた。片面バンプ付きシリコンウェハとしては、以下のものを用いた。また、貼り合わせ条件は以下の通りである。アンダーフィル材の厚さＹ（＝４５μｍ）の接続部材の高さＸ（＝４５μｍ）に対する比（Ｙ／Ｘ）は、１であった。
＜片面バンプ付きシリコンウェハ＞
シリコンウェハの直径：８インチ
シリコンウェハの厚さ：０．７ｍｍ（７００μｍ）
バンプの高さ：４５μｍ
バンプのピッチ：５０μｍ
バンプの材質：はんだ
＜貼り合わせ条件＞
貼り付け装置：商品名「ＤＳＡ８４０−ＷＳ」、日東精機株式会社製
貼り付け速度：５ｍｍ／ｍｉｎ
貼り付け圧力：０．２５ＭＰａ
貼り付け時のステージ温度：８０℃
貼り付け時の減圧度：１５０Ｐａ
上記手順に従って片面バンプ付きシリコンウェハと封止シートとを貼り合わせた後、下記条件にてシリコンウェハの裏面を研削した。
＜研削条件＞
研削装置：商品名「ＤＦＧ−８５６０」、ディスコ社製
半導体ウェハ：厚さ０．７ｍｍ（７００μｍ）から０．２ｍｍ（２００μｍ）に裏面研削
裏面研削後、バックグラインドテープからアンダーフィル材とともにシリコンウェハを剥離し、シリコンウェハをダイシングテープ（ＤＵ−３００、日東電工（株）製）の粘着剤層上に貼り合わせて固定した。このとき、シリコンウェハの裏面と粘着剤層が貼り合わされており、シリコンウェハの回路面に貼り合わされたアンダーフィル材は露出していた。続いて、アンダーフィル材の露出面に対して光を照射し、ダイシング位置を決定した。
次に、決定したダイシング位置に従い、下記条件にて半導体ウェハのダイシングを行った。ダイシングは７．３ｍｍ角のチップサイズとなる様にフルカットした。
＜ダイシング条件＞
ダイシング装置：商品名「ＤＦＤ−６３６１」ディスコ社製
ダイシングリング：「２−８−１」（ディスコ社製）
ダイシング速度：３０ｍｍ／ｓｅｃ
ダイシングブレード：
Ｚ１；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＤＤ」
Ｚ２；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＢＢ」
ダイシングブレード回転数：
Ｚ１；４０，０００ｒｐｍ
Ｚ２；４５，０００ｒｐｍ
カット方式：ステップカット
ウェハチップサイズ：７．３ｍｍ角
次に、各封止シートの基材側からニードルによる突き上げ方式で、アンダーフィル材と片面バンプ付き半導体チップとの積層体をピックアップした。ピックアップ条件は下記のとおりである。
＜ピックアップ条件＞
ピックアップ装置：商品名「ＳＰＡ−３００」株式会社新川社製
ニードル本数：９本
ニードル突き上げ量：５００μｍ（０．５ｍｍ）
ニードル突き上げ速度：２０ｍｍ／秒
ピックアップ時間：１秒
エキスパンド量：３ｍｍ
アンダーフィル材の露出面に光照射による位置整合を行い、最後に、下記の熱圧着条件により、半導体チップのバンプ形成面とＢＧＡ基板とを対向させた状態で半導体チップをＢＧＡ基板に熱圧着して半導体チップの実装を行った。これにより、半導体チップがＢＧＡ基板に実装された半導体装置を得た。なお、本工程では、熱圧着条件１に続いて熱圧着条件２により熱圧着を行う２段階の処理を行った。
＜熱圧着条件１＞
ピックアップ装置：商品名「ＦＣＢ−３」パナソニック製
加熱温度：１５０℃
荷重：９８Ｎ
保持時間：１０秒
＜熱圧着条件２＞
ピックアップ装置：商品名「ＦＣＢ−３」パナソニック製
加熱温度：２６０℃
荷重：９８Ｎ
保持時間：１０秒
（はんだ接合部観察による位置整合の評価）
実施例及び比較例に係る半導体装置を各１０サンプル作成し、半導体装置を包埋用エポキシ樹脂で包埋した。次いで、半導体装置をはんだ接合部が露出するように基板に垂直な方向で切断し、露出したはんだ接合部の断面を研磨した。その後、研磨したはんだ接合部の断面を光学顕微鏡（倍率：１０００倍）により観察し、はんだ接合部が接合されている場合を「○」、１サンプルでもはんだ接合部にずれが生じ、基板側パッドと接合されなかった場合を「×」として評価した。結果を表１に示す。
（半導体装置の信頼性の評価）
実施例及び比較例に係る半導体装置を各１０サンプル作成し、−５５℃〜１２５℃を３０分で１サイクルする熱サイクルを５００サイクル繰り返した後、半導体装置を包埋用エポキシ樹脂で包埋した。次いで、半導体装置をはんだ接合部が露出するように基板に垂直な方向で切断し、露出したはんだ接合部の断面を研磨した。その後、研磨したはんだ接合部の断面を光学顕微鏡（倍率：１０００倍）により観察し、はんだ接合部が破断していない場合を「○」、はんだ接合部が１サンプルでも破断していた場合を「×」として評価した。結果を表１に示す。
Figure 2014192238
表１から分かるように、実施例に係る半導体装置では、はんだ接合部のズレは発生せず、また、はんだ接合部の破断の発生が抑制されていた。一方、比較例１では、アンダーフィル材のヘイズが高すぎ、はんだ接合のための位置整合を行うことができなかったことから、はんだ接合部にずれが生じてしまい、これにより半導体装置の信頼性評価も行うことができなかった。比較例２では、アンダーフィル材のα×Ｅ’の値が規定範囲を超えていたことから、半導体チップとＢＧＡ基板との間の熱応答挙動の緩和することができず、はんだ接合部に破断が生じていた。
１ 裏面研削用テープ
１ａ、１１ａ 基材
１ｂ、１１ｂ 粘着剤層
２、４２ アンダーフィル材
２ａ、４２ａ アンダーフィル材の露出面
３、４３ 半導体ウェハ
３ａ、４３ａ 半導体ウェハの回路面
３ｂ 半導体ウェハの回路面とは反対側の面
４、４４ バンプ（接続部材）
５、４５ 半導体チップ（半導体素子）
６、６６ 被着体
７、６７ 導通材
１０ 封止シート
１１、４１ ダイシングテープ
２０、６０ 半導体装置
３１ａ、３１ｂ 撮像装置
３２ａ、３２ｂ 照明
Ｌ 光

Claims (7)

  1. 熱硬化処理前のヘイズが７０％以下であり、
    １７５℃で１時間熱硬化処理した後の貯蔵弾性率Ｅ’［ＭＰａ］及び熱膨張係数α［ｐｐｍ／Ｋ］が２５℃において下記式（１）を満たすアンダーフィル材。
    １００００＜Ｅ’×α＜２５００００［Ｐａ／Ｋ］ ・・・（１）
  2. ４０〜１００℃における粘度として２００００Ｐａ・ｓ以下となる領域を有し、
    １００〜２００℃における最低粘度が１００Ｐａ・ｓ以上である請求項１に記載のアンダーフィル材。
  3. 基材及び該基材上に設けられた粘着剤層を有する粘着テープと、
    前記粘着剤層上に積層された請求項１又は２に記載のアンダーフィル材と
    を備える封止シート。
  4. 前記アンダーフィル材の前記粘着テープからの剥離力が０．０３〜０．１０Ｎ／２０ｍｍである請求項３に記載の封止シート。
  5. 前記アンダーフィル材の２５℃における破断伸度が１０％以上８００％以下である請求項３又は４に記載の封止シート。
  6. 前記粘着テープは、半導体ウェハの裏面研削用テープ又はダイシングテープである請求項３〜５のいずれか１項に記載の封止シート。
  7. 被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材とを備える半導体装置の製造方法であって、
    請求項１〜３のいずれか１項に記載のアンダーフィル材が前記半導体素子に貼り合わされたアンダーフィル材付き半導体素子を準備する工程と、
    前記被着体と前記半導体素子の間の空間を前記アンダーフィル材で充填しつつ前記半導体素子と前記被着体とを電気的に接続する接続工程と
    を含む半導体装置の製造方法。

JP2013064589A 2013-03-26 2013-03-26 アンダーフィル材、封止シート及び半導体装置の製造方法 Active JP6157890B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013064589A JP6157890B2 (ja) 2013-03-26 2013-03-26 アンダーフィル材、封止シート及び半導体装置の製造方法
CN201480018225.8A CN105074904A (zh) 2013-03-26 2014-03-19 底层填充材料、密封片材及半导体装置的制造方法
US14/779,839 US20160064297A1 (en) 2013-03-26 2014-03-19 Under-fill material, sealing sheet, and method for producing semiconductor device
PCT/JP2014/057535 WO2014156882A1 (ja) 2013-03-26 2014-03-19 アンダーフィル材、封止シート及び半導体装置の製造方法
KR1020157019821A KR20150136044A (ko) 2013-03-26 2014-03-19 언더필재, 밀봉 시트 및 반도체 장치의 제조 방법
TW103111107A TW201446926A (zh) 2013-03-26 2014-03-25 底層塡充材料、密封片材及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013064589A JP6157890B2 (ja) 2013-03-26 2013-03-26 アンダーフィル材、封止シート及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014192238A true JP2014192238A (ja) 2014-10-06
JP6157890B2 JP6157890B2 (ja) 2017-07-05

Family

ID=51623861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013064589A Active JP6157890B2 (ja) 2013-03-26 2013-03-26 アンダーフィル材、封止シート及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20160064297A1 (ja)
JP (1) JP6157890B2 (ja)
KR (1) KR20150136044A (ja)
CN (1) CN105074904A (ja)
TW (1) TW201446926A (ja)
WO (1) WO2014156882A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192237A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp 封止シート、半導体装置の製造方法及び封止シート付き基板
JP2017079233A (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
JP2019042976A (ja) * 2017-08-31 2019-03-22 リンテック株式会社 樹脂シート、半導体装置、および樹脂シートの使用方法
JP2019050251A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050252A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050250A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019054188A (ja) * 2017-09-19 2019-04-04 株式会社ディスコ ウェーハの加工方法
JP2019121719A (ja) * 2018-01-09 2019-07-22 住友ベークライト株式会社 封止用フィルムおよび封止用フィルム被覆電子部品搭載基板
WO2019150957A1 (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体装置の実装方法
JPWO2019107508A1 (ja) * 2017-12-01 2021-01-07 昭和電工マテリアルズ株式会社 半導体装置の製造方法、仮固定材用硬化性樹脂組成物、仮固定材用フィルム、及び仮固定材用積層フィルム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
CN113307471A (zh) * 2015-07-24 2021-08-27 Ａｇｃ株式会社 玻璃基板、捆包体以及玻璃基板的制造方法
JP6174292B1 (ja) * 2016-04-05 2017-08-02 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
JP6860451B2 (ja) * 2017-09-05 2021-04-14 株式会社荏原製作所 機能性チップを備える基板を研磨する方法
CN109085680B (zh) * 2018-08-14 2019-12-31 浙江大学 一种基于机械拉锥的微纳光纤的封装方法
US20220037221A1 (en) * 2019-02-21 2022-02-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor encapsulation material and semiconductor device
DE112020006191T5 (de) * 2019-12-17 2022-11-10 The Yokohama Rubber Co., Ltd. Dichtmittelzusammensetzung
CN112969307B (zh) * 2021-02-01 2024-02-09 深圳瑞君新材料技术有限公司 一种碳基填充材料的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003261834A (ja) * 2002-03-12 2003-09-19 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
JP2005166438A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 回路接続材料、及びこれを用いた回路部材の接続構造
WO2009069783A1 (ja) * 2007-11-29 2009-06-04 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置
WO2011040064A1 (ja) * 2009-09-30 2011-04-07 積水化学工業株式会社 半導体接合用接着剤、半導体接合用接着フィルム、半導体チップの実装方法及び半導体装置
JP2011214006A (ja) * 2011-06-17 2011-10-27 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法
WO2012014563A1 (ja) * 2010-07-26 2012-02-02 日立化成工業株式会社 接着剤組成物、接続構造体、接続構造体の製造方法及び接着剤組成物の応用
JP2012057039A (ja) * 2010-09-08 2012-03-22 Sekisui Chem Co Ltd 電子部品用接着剤及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894207B1 (ko) * 2000-03-31 2009-04-22 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그의 제조 방법, 이것을 사용한 접착 필름,반도체 탑재용 기판 및 반도체 장치
JP4546178B2 (ja) * 2003-10-23 2010-09-15 日東電工株式会社 光学用樹脂シート及び該光学用樹脂シートを含む液晶セル基板、液晶表示装置、画像表示装置用基板、画像表示装置
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
KR101197193B1 (ko) * 2010-01-05 2012-11-02 도레이첨단소재 주식회사 비유동성 언더필용 수지 조성물, 그를 이용한 비유동성 언더필 필름 및 그 비유동성 언더필 필름의 제조방법
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5961015B2 (ja) * 2012-03-06 2016-08-02 日東電工株式会社 アンダーフィル材及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003261834A (ja) * 2002-03-12 2003-09-19 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
JP2005166438A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 回路接続材料、及びこれを用いた回路部材の接続構造
WO2009069783A1 (ja) * 2007-11-29 2009-06-04 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置
WO2011040064A1 (ja) * 2009-09-30 2011-04-07 積水化学工業株式会社 半導体接合用接着剤、半導体接合用接着フィルム、半導体チップの実装方法及び半導体装置
WO2012014563A1 (ja) * 2010-07-26 2012-02-02 日立化成工業株式会社 接着剤組成物、接続構造体、接続構造体の製造方法及び接着剤組成物の応用
JP2012057039A (ja) * 2010-09-08 2012-03-22 Sekisui Chem Co Ltd 電子部品用接着剤及び半導体装置の製造方法
JP2011214006A (ja) * 2011-06-17 2011-10-27 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192237A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp 封止シート、半導体装置の製造方法及び封止シート付き基板
US10483148B2 (en) 2015-10-19 2019-11-19 Dexerials Corporation Protective tape and method for manufacturing semiconductor device
JP2017079233A (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
WO2017069102A1 (ja) * 2015-10-19 2017-04-27 デクセリアルズ株式会社 保護テープ、及び半導体装置の製造方法
JP2019042976A (ja) * 2017-08-31 2019-03-22 リンテック株式会社 樹脂シート、半導体装置、および樹脂シートの使用方法
JP2019050250A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
TWI766094B (zh) * 2017-09-08 2022-06-01 日商迪思科股份有限公司 晶圓之加工方法
JP7013084B2 (ja) 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP2019050252A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP2019050251A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法
JP7007052B2 (ja) 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
JP2019054188A (ja) * 2017-09-19 2019-04-04 株式会社ディスコ ウェーハの加工方法
JPWO2019107508A1 (ja) * 2017-12-01 2021-01-07 昭和電工マテリアルズ株式会社 半導体装置の製造方法、仮固定材用硬化性樹脂組成物、仮固定材用フィルム、及び仮固定材用積層フィルム
JP7196857B2 (ja) 2017-12-01 2022-12-27 昭和電工マテリアルズ株式会社 半導体装置の製造方法、仮固定材用硬化性樹脂組成物、仮固定材用フィルム、及び仮固定材用積層フィルム
JP2019121719A (ja) * 2018-01-09 2019-07-22 住友ベークライト株式会社 封止用フィルムおよび封止用フィルム被覆電子部品搭載基板
JP2019134106A (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体実装方法
WO2019150957A1 (ja) * 2018-02-01 2019-08-08 ナミックス株式会社 半導体装置の実装方法
JP7045052B2 (ja) 2018-02-01 2022-03-31 ナミックス株式会社 半導体実装方法

Also Published As

Publication number Publication date
CN105074904A (zh) 2015-11-18
WO2014156882A1 (ja) 2014-10-02
TW201446926A (zh) 2014-12-16
US20160064297A1 (en) 2016-03-03
KR20150136044A (ko) 2015-12-04
JP6157890B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
JP5976573B2 (ja) 補強シート及び二次実装半導体装置の製造方法
JP6280400B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
KR20130059291A (ko) 언더필재 및 반도체 장치의 제조 방법
JP2014003274A (ja) 半導体装置の製造方法及びアンダーフィル材
JP6222941B2 (ja) アンダーフィルシート、裏面研削用テープ一体型アンダーフィルシート、ダイシングテープ一体型アンダーフィルシート及び半導体装置の製造方法
WO2014162973A1 (ja) アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
KR20130069438A (ko) 반도체 장치의 제조 방법
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
WO2015174184A1 (ja) 半導体装置の製造方法
JP5827878B2 (ja) 半導体装置の製造方法
JP6407684B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
WO2015174183A1 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
WO2016084707A1 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
WO2015174185A1 (ja) シート状樹脂組成物及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R150 Certificate of patent or registration of utility model

Ref document number: 6157890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250