JP2017079233A - 保護テープ、及び半導体装置の製造方法 - Google Patents

保護テープ、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017079233A
JP2017079233A JP2015205647A JP2015205647A JP2017079233A JP 2017079233 A JP2017079233 A JP 2017079233A JP 2015205647 A JP2015205647 A JP 2015205647A JP 2015205647 A JP2015205647 A JP 2015205647A JP 2017079233 A JP2017079233 A JP 2017079233A
Authority
JP
Japan
Prior art keywords
adhesive layer
adhesive
protective tape
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015205647A
Other languages
English (en)
Other versions
JP6595296B2 (ja
Inventor
浩伸 森山
Hironobu Moriyama
浩伸 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2015205647A priority Critical patent/JP6595296B2/ja
Priority to KR1020187003904A priority patent/KR102078223B1/ko
Priority to TW105133488A priority patent/TWI747845B/zh
Priority to PCT/JP2016/080777 priority patent/WO2017069102A1/ja
Priority to CN201680058449.0A priority patent/CN108140570B/zh
Priority to US15/765,358 priority patent/US10483148B2/en
Publication of JP2017079233A publication Critical patent/JP2017079233A/ja
Application granted granted Critical
Publication of JP6595296B2 publication Critical patent/JP6595296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

【課題】ウエハのチッピングを抑制するとともに、半導体チップの実装時におけるはんだ接合性を良好にする。
【解決手段】突起電極２２が形成されたウエハ２１面に、接着剤層１１と、熱可塑性樹脂層１２と、基材フィルム層１３とをこの順で有する保護テープ１０を貼付する工程と、ウエハ２１の保護テープ１０貼付面の反対面をグラインドする工程と、ウエハ２１のグラインド面に粘着テープ３０を貼付する工程と、接着剤層１１を残して保護テープ１０を剥離し、他の層を除去する工程と、粘着テープ３０が貼付されたウエハ２１をダイシングし、個片の半導体チップを得る工程と、ダイシングの前に接着剤層１１を硬化させる工程とを有し、硬化後の接着剤層１１の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、貼付前の保護テープ１０の接着剤層１１の厚さと突起電極２２の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である。
【選択図】図２

Description

本発明は、半導体装置の製造に使用される保護テープ、及び半導体装置の製造方法に関する。
従来、フリップチップ実装用の半導体製造プロセスの後工程は、次のように行われている。先ず、複数の突起電極（バンプ）が形成されたウエハの突起電極形成面に、突起電極の保護目的でバックグラインドテープ（Back Grind Tape）と呼ばれる保護シート又はテープを貼り合わせ、この状態で突起電極形成面の反対面を所定の厚さにまで研削する。研削終了後、バックグラインドテープを剥離し、ウエハをダイシングして個々の半導体チップとする。次いで、半導体チップを、他の半導体チップ又は基板上にフリップチップ実装する。また、アンダーフィルを硬化して半導体チップを補強する。
特許文献１には、バックグラインドテープとして、熱硬化性樹脂層と熱可塑性樹脂層とを積層した積層シートを使用し、この積層シートの熱硬化性樹脂層のみをウエハに残して他の層を除去する方法が記載されている。
特開２００５−２８７３４号公報
ところで、半導体製造プロセスにおいて、ダイシング時のウエハのチッピング（ウエハのクラック）を抑制するとともに、半導体チップの実装時のはんだ接合性を良好にすることが望まれている。
しかしながら、従来のバックグラインドテープでは、熱硬化性樹脂層のみをウエハに残して他の層を除去した際、突起電極上に樹脂が残ってしまい、例えばリフロー時においてはんだ接合を阻害し、接続性を低下させてしまう。そのため、従来のバックグラインドテープでは、ダイシング時のウエハのチッピングの抑制と良好なはんだ接合性との両立が困難であった。
本発明は、このような従来の実情に鑑みて提案されたものであり、ダイシング時のウエハのチッピングを抑制するとともに、半導体チップの実装時のはんだ接合性を良好にすることができる半導体装置の製造方法を提供する。
本発明に係る半導体装置の製造方法は、突起電極が形成されたウエハ面に、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有する保護テープを貼付する工程と、ウエハの保護テープ貼付面の反対面をグラインドする工程と、ウエハのグラインド面に粘着テープを貼付する工程と、接着剤層を残して保護テープを剥離し、他の層を除去する工程と、粘着テープが貼付されたウエハをダイシングし、個片の半導体チップを得る工程と、ダイシングの前に接着剤層を硬化させる工程とを有し、硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、貼付前の保護テープの接着剤層の厚さと突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である。
本発明に係る保護テープは、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有し、突起電極が形成されたウエハ面に接着剤層が貼付されるものであり、硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａの範囲であり、貼付前の接着剤層の厚さと突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である。
本発明は、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有し、硬化後の接着剤層の弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、貼付前の保護テープの接着剤層の厚さと突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である保護テープを用いることにより、ダイシング時のウエハのチッピングを抑制するとともに、半導体チップの実装時のはんだ接合性を良好にすることができる。
図１は、保護テープの概略を示す断面図である。 図２は、保護テープ貼付工程の概略を示す断面図である。 図３は、グラインド工程の概略を示す断面図である。 図４は、粘着テープ貼付工程の概略を示す断面図である。 図５は、保護テープ剥離工程の概略を示す断面図である。 図６は、硬化工程の概略を示す断面図である。 図７は、ダイシング工程の概略を示す断面図である。 図８は、エキスパンド工程の概略を示す断面図である。 図９は、ピックアップ工程の概略を示す断面図である。 図１０は、実装工程の概略を示す断面図である。
以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．保護テープ
２．半導体装置の製造方法
［保護テープ］
本実施の形態に係る保護テープは、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有し、突起電極が形成されたウエハ面に接着剤層が貼付され、硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａの範囲であり、貼付前の保護テープの接着剤層の厚さと突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である。これにより、ウエハのチッピングを抑制するとともに、はんだ接合性を良好にすることができる。
図１は、保護テープの概略を示す断面図である。保護テープ１０は、バックグラインドテープと呼ばれるものであり、グラインド工程において、傷、割れ、汚染などからウエハを保護するものである。図１に示すように、保護テープ１０は、接着剤層１１と、熱可塑性樹脂層１２と、基材フィルム層１３とがこの順に積層されている。
図２は、保護テープ貼付工程の概略を示す断面図である。保護テープ１０は、突起電極２２が形成されたウエハ２１面に接着剤層１１が貼付される。
［接着剤層］
ウエハ２１への貼付前の接着剤層１１の厚さ（以下、単に「接着剤層の厚さ」ともいう。）と突起電極２２の高さとの比（接着剤層の厚さ／突起電極の高さ）は、１／３０〜１／６であり、１／３０〜１／１０であることがより好ましい。接着剤層１１の厚さと突起電極２２の高さとの比が１／３０以上（０．０３以上）であることにより、ウエハ２１がダイシングされる際に突起電極２２を十分に補強することができるため、ウエハ２１のチッピングを抑制することができる。また、接着剤層１１の厚さと突起電極２２の高さとの比が１／６以下（０．１７以下）であることにより、接着剤層１１を残して保護テープ１０を剥離し、他の層（熱可塑性樹脂層１２と基材フィルム層１３）を除去する際、突起電極２２上の樹脂残りが抑制されるため、はんだ接合性を良好にすることができる。
例えば、突起電極２２の高さが１００〜３００μｍである場合、接着剤層１１の厚さは１０〜３０μｍであることが好ましい。
硬化後の接着剤層１１の貯蔵剪断弾性率は、３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、１．０Ｅ＋０９Ｐａ〜４．０Ｅ＋０９Ｐａであることがより好ましい。硬化後の接着剤層１１の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ以上であることにより、ウエハ２１がダイシングされる際に突起電極２２を十分に補強することができるため、ウエハのチッピングを抑制することができる。また、硬化後の接着剤層１１の貯蔵剪断弾性率が５．０Ｅ＋０９Ｐａ以下であることにより、例えば、接着剤層１１中のフィラーの量が多くなりすぎないため、突起電極２２としてはんだバンプが形成された半導体チップと回路基板とのはんだ接合性を良好にすることができる。換言すると、硬化後の接着剤層１１の貯蔵剪断弾性率が５．０Ｅ＋０９Ｐａを超える場合、硬化後の接着剤層１１の貯蔵剪断弾性率が５．０Ｅ＋０９Ｐａ以下の場合と比べて接着剤層１１中のフィラーの添加量を多くする必要があるため、硬化前の接着剤層１１の流動性が低下し、はんだ接合性が悪化してしまう。
接着剤層１１の６０℃での貯蔵剪断弾性率（Ｇｎ）は、１．０Ｅ＋０１Ｐａ〜１．０Ｅ＋０５Ｐａであることが好ましい。接着剤層１１の貯蔵剪断弾性率を１．０Ｅ＋０１Ｐａ以上とすることにより、保護テープ１０をウエハ２１に貼り付けた際に接着剤層１１の樹脂が流れてしまうことをより効果的に抑制することができる。また、接着剤層１１の貯蔵剪断弾性率を１．０Ｅ＋０５Ｐａ以下とすることにより、突起電極２２が接着剤層１１をより容易に貫通することができ、接続性をより良好にすることができる。
接着剤層１１を形成するための接着剤組成物としては、例えば、熱アニオン硬化型、熱カチオン硬化型、熱ラジカル硬化型などの熱硬化型の接着剤組成物、光カチオン硬化型、光ラジカル硬化型などの光硬化型の接着剤組成物、又はこれらを併用した接着剤組成物を用いることができる。
以下、接着剤層１１を形成するための接着剤組成物の一例として、膜形成樹脂と、エポキシ樹脂と、硬化剤と、硬化助剤と、フィラーとを含有する熱硬化型の接着剤組成物について説明する。
膜形成樹脂としては、フェノキシ樹脂、アクリル樹脂、エポキシ樹脂、変性エポキシ樹脂、ウレタン樹脂等の種々の樹脂を用いることができる。これらの膜形成樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂、及びアクリル樹脂が好適に用いられる。
エポキシ樹脂としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α−ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、高接着性、耐熱性の点から、ジシクロペンタジエン型エポキシ樹脂が好適に用いられる。
硬化剤としては、例えば、ノボラック型フェノール樹脂、脂肪族アミン、芳香族アミン、酸無水物などが挙げられ、これらの硬化剤は、１種を単独で用いても、２種類以上を組み合わせて用いてもよい。これらの中でも、硬化物の架橋密度の観点から、ノボラック型フェノール樹脂が好適に用いられる。
硬化助剤としては、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾールなどのイミダゾ−ル類、１，８−ジアザビシクロ（５，４，０）ウンデセン−７塩（ＤＢＵ塩）、２−（ジメチルアミノメチル）フェノールなどの第３級アミン類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。これらの中でも、２−エチル−４−メチルイミダゾールが好ましい。
フィラーとしては、シリカ、窒化アルミニウム、アルミナ等の無機フィラーを用いることができる。フィラーは、表面処理されていることが好ましく、親水性の無機フィラーであることが好ましい。親水性の無機フィラーとしては、無機フィラーが親水性表面処理剤で表面処理されたものが挙げられる。親水性表面処理剤としては、例えば、シランカップリング剤、チタネート系カップリング剤、アルミニウム系カップリング剤、ジルコアルミネート系カップリング剤、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、シリコーン、ステアリン酸アルミニウム等が挙げられ、シランカップリング剤が好ましい。
接着剤組成物中のフィラーの含有量は、３〜３５質量％であることが好ましく、２５〜３５質量％とすることもできる。フィラーの含有量を上記範囲とすることにより、硬化後の接着剤層１１の貯蔵剪断弾性率を上述した範囲に容易に調整することができる。フィラーは、１種単独で使用してもよいし、２種以上を併用してもよい。２種以上のフィラーを併用する場合、その合計量が上記含有量の範囲を満たすことが好ましい。
また、接着剤組成物には、その他の成分として、シランカップリング剤、アクリルゴムなどのエラストマー、カーボンブラックなどの顔料を、目的に応じて適宜配合するようにしてもよい。
［熱可塑性樹脂層］
熱可塑性樹脂層１２は、例えば、エチレン酢酸ビニル共重合体（ＥＶＡ：Ethylene Vinyl Acetate）、ポリエチレン、ポリプロピレン、ポリアミド、ポリアセタール、ポリエチレンテレフタレート、ポリブチレンテレフタレート、フッ素樹脂、ポリフェニレンサルファイド、ポリスチレン、ＡＢＳ（Acrylonitrile Butadiene Styrene）樹脂、アクリル系樹脂、ポリカーボネート、ポリウレタン、ポリ塩化ビニル、ポリフェニレンオキサイドなどの樹脂からなる層である。上記樹脂は、１種単独で使用してもよいし、２種以上を併用してもよい。
熱可塑性樹脂層１２の６０℃での貯蔵剪断弾性率は、１．０Ｅ＋０７Ｐａ以下が好ましい。このような範囲とすることにより、接着剤層１１の突起電極２２の埋め込み性をより向上させることができる。
熱可塑性樹脂層１２の厚さは、例えば、５〜３００μｍとすることができる。
［基材フィルム層］
基材フィルム層１３としては、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、ポリエステルなどのプラスチックフィルムや、紙、布、不織布等からなる多孔質基材を用いることができる。
基材フィルム層１３の厚さは、例えば、２５〜２００μｍとすることができる。
本実施の形態に係る保護テープ１０は、接着剤層１１と、熱可塑性樹脂層１２と、基材フィルム層１３とをこの順で有し、硬化後の接着剤層１１の弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、接着剤層１１の厚さと突起電極２２の高さとの比が１／３０〜１／６であることにより、ウエハのチッピングを抑制するとともに、はんだ接合性を良好にすることができる。
なお、保護テープは、上述した構成に限られることなく、各層の表面や隣接する層間に他の層が形成されていてもよい。
本実施の形態に係る保護テープは、例えば、基材フィルム層１３と熱可塑性樹脂層１２とがこの順に形成されている積層体と、接着剤１３層とをラミネートすることにより得ることができる。接着剤層１１は、例えば上述した熱硬化型の接着剤組成物を調製し、剥離処理された基材にバーコーターを用いて塗布し、乾燥させることにより得ることができる。基材フィルム層１３と熱可塑性樹脂層１２との積層体は、基材フィルム層１３に、熱可塑性樹脂を押し出し溶融成型することにより得ることができる。
＜２．半導体装置の製造方法＞
次に、上述した保護テープを用いた半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、突起電極２２が形成されたウエハ２１面に、上述した保護テープ１０を貼付する工程と、ウエハ２２の保護テープ貼付面の反対面をグラインドする工程と、ウエハ２２のグラインド面に粘着テープを貼付する工程と、接着剤層１１を残して保護テープ１０を剥離し、他の層を除去する工程と、粘着テープが貼付されたウエハ２１をダイシングし、個片の半導体チップを得る工程と、ダイシングの前に接着剤層１１を硬化させる工程とを有する。ここで、接着剤層１１を硬化させる硬化工程は、グラインドする工程、粘着テープを貼付する工程、及びダイシングする工程のいずれかの工程前に行われればよい。このように、接着剤層１１の硬化をダイシングの前に行うことにより、ダイシング、ピックアップ、実装などの後工程において、突起電極２２をより確実に保護することができる。
以下、具体的な半導体装置の製造方法について説明する。具体例として示す半導体装置の製造方法は、上述した保護テープを用い、硬化工程が、粘着テープを貼付する工程とダイシングする工程との間に行われる。すなわち、具体例として示す半導体装置の製造方法は、保護テープ貼付工程（Ａ）と、グラインド工程（Ｂ）と、粘着テープ貼付工程（Ｃ）と、保護テープ剥離工程（Ｄ）と、接着剤層を硬化させる硬化工程（Ｅ）と、ダイシング工程（Ｆ）と、エキスパンド工程（Ｇ）と、ピックアップ工程（Ｈ）と、実装工程（Ｉ）とを有する。
［保護テープ貼付工程（Ａ）］
図１及び図２に示すように、保護テープ貼付工程では、突起電極２２が形成されたウエハ２１面に保護テープ１０を貼り付ける。保護テープ１０を貼り付ける貼付温度は、ボイドの減少、ウエハ密着性の向上およびウエハ研削後のウエハの反り防止の観点から、２５℃〜１００℃が好ましく、４０℃〜８０℃がより好ましい。保護テープ１０は、ウエハ２１への貼付前の状態において、上述した接着剤層１１の厚さと突起電極２２の高さとの比を満たすことが好ましい。
ウエハ２１は、シリコンなどの半導体表面に形成された集積回路と、接続用の突起電極２２とを有する。ウエハ２１の厚みは、特に限定されないが、２００〜１０００μｍであることが好ましい。
突起電極２２としては、例えば、はんだによる低融点バンプ又は高融点バンプ、錫バンプ、銀−錫バンプ、銀−錫−銅バンプ、金バンプ、銅バンプなどが挙げられる。また、突起電極２２の高さは、上述した接着剤層１１の厚さと突起電極２２の高さとの比を満たす範囲で適宜選択することができ、例えば、１００〜３００μｍとすることができる。
保護テープ１０は、突起電極２２の形成面と接着剤層１１とが接する状態で貼り合わされる。図２に示すように、バンプ２２は、接着剤層１１を突き抜け、熱可塑性樹脂層１２に埋め込まれる。
［グラインド工程（Ｂ）］
図３は、グラインド工程の概略を示す断面図である。グラインド工程では、保護テープ１０を貼り付けたウエハ２１の反対面、すなわち、突起電極２２が形成されている面とは反対面を研削装置に固定して研磨する。研磨は、通常ウエハ２１の厚みが５０〜６００μｍになるまで行うことができる。本実施の形態では、上述した接着剤層１１の厚さと突起電極２２の高さとの比を満たすことにより、接着剤層１１により突起電極２２を補強することができるため、ウエハ２１の反対面を５０μｍ以下の厚さまで研磨してもよい。
［粘着テープ貼付工程（Ｃ）］
図４は、粘着テープ貼付工程の概略を示す断面図である。粘着テープ貼付工程では、ウエハ２１のグラインド面に粘着テープ３０を貼付する。粘着テープ３０は、ダイシングテープ（Dicing Tape）と呼ばれるものであり、ダイシング工程（Ｆ）において、ウエハ２１を保護、固定し、ピックアップ工程（Ｈ）まで保持するためのテープである。
粘着テープ３０は、特に限定されず、公知のものを使用することができる。一般に、粘着テープ３０としては、粘着剤層３１と、基材フィルム層３２とを有するものを用いることができる。粘着剤層３１としては、例えば、ポリエチレン系、アクリル系、ゴム系、ウレタン系などの粘着剤が挙げられる。基材フィルム層３２としては、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、ポリエステルなどのプラスチックフィルムや、紙、布、不織布等からなる多孔質基材を用いることができる。また、粘着テープの貼付装置及び条件としては、特に限定されず、公知の装置及び条件を用いることができる。
［保護テープ剥離工程（Ｄ）］
図５は、保護テープ剥離工程の概略を示す断面図である。保護テープ剥離工程では、接着剤層１１を残して保護テープ１０を剥離し、他の層、すなわち、熱可塑性樹脂層１２及び基材フィルム層１３を除去する。これにより、ウエハ２１上には接着剤層１１のみが残る。
［硬化工程（Ｅ）］
図６は、硬化工程の概略を示す断面図である。硬化工程では、接着剤層１１を硬化させる。硬化方法及び硬化条件としては、熱硬化型の接着剤を硬化させる公知の方法を用いることができる。硬化条件は、例えば、１００〜２００℃で１時間以上とすることができる。
［ダイシング工程（Ｆ）］
図７は、ダイシング工程の概略を示す断面図である。ダイシング工程では、粘着テープ３０が貼付されたウエハ２１をダイシングし、個片の半導体チップを得る。ダイシング方法としては、特に限定されず、例えばダイシングソーでウエハ２１を切削して切り出すなどの公知の方法を用いることができる。
［エキスパンド工程（Ｇ）］
図８は、エキスパンド工程の概略を示す断面図である。エキスパンド工程では、例えば分割された複数個の半導体チップが貼着されている粘着テープ３０を水平方向に伸長させ、個々の半導体チップの間隔を広げる。
［ピックアップ工程（Ｈ）］
図９は、ピックアップ工程の概略を示す断面図である。ピックアップ工程では、粘着テープ３０上に貼着固定された半導体チップを、粘着テープ３０の下面より突き上げて剥離させ、この剥離された半導体チップをコレットで吸着する。ピックアップされた半導体チップは、チップトレイに収納されるか、またはフリップチップボンダーのチップ搭載ノズルへと搬送される。
［実装工程（Ｉ）］
図１０は、実装工程の概略を示す断面図である。実装工程では、例えば半導体チップと回路基板とをＮＣＦ（Non Conductive Film）などの回路接続材料を用いて接続する。回路基板としては、特に限定されないが、ポリイミド基板、ガラスエポキシ基板などのプラスチック基板、セラミック基板などを用いることができる。また、接続方法としては、加熱ボンダー、リフロー炉などを用いる公知の方法を用いることができる。
上述した半導体装置の製造方法によれば、ダイシング時のウエハ２１のチッピングを抑制するとともに、半導体チップの実装時のはんだ接合性を良好にすることができる。また、ダイシング工程前に突起電極２２が形成されたウエハ２１面の接着剤層１１が硬化して突起電極２２が補強されるため、ダイシング、ピックアップ、実装などの後工程において、突起電極２２をより確実に保護することができる。また、優れた接続信頼性を有する半導体装置を歩留り良く得ることができる。
上述した半導体装置の製造方法で得られた半導体装置は、突起電極２２形成面に形成された硬化接着剤層を有する半導体チップと、突起電極２２に対向する電極を有する回路基板とを備えることにより、優れた接続信頼性を得ることができる。
以下、本発明の実施例について説明する。本実施例では、接着剤層と、熱可塑性樹脂層と、基材フィルム層とを積層させた保護テープを作製した。保護テープを用いて、保護テープ貼付工程（Ａ）と、グラインド工程（Ｂ）と、粘着テープ貼付工程（Ｃ）と、保護テープ剥離工程（Ｄ）と、硬化工程（Ｅ）と、ダイシング工程（Ｆ）と、エキスパンド工程（Ｇ）と、ピックアップ工程（Ｈ）と、実装工程（Ｉ）とを順次行い、半導体装置を作製した。そして、ダイシング時のウエハのチッピングの有無と、半導体装置のはんだ接合性について評価した。なお、本発明は、これらの実施例に限定されるものではない。
［貯蔵剪断弾性率］
接着剤層及び熱可塑性樹脂層の貯蔵剪断弾性率は、粘弾性測定装置を用いて算出した。測定条件は、測定温度域０〜１２０℃、昇温速度５℃／分、振動数１Ｈｚ、歪み０．１％に設定した。
［保護テープの作製］
＜熱可塑性樹脂層の作製＞
ＰＥＴ（Polyethylene terephthalate）基材（厚み７５μｍ）上に、熱可塑性樹脂（プロピレン・オレフィン共重合体樹脂（Ｎｏｔｉｏ ＰＮ００４０、三井化学（株）社製））を乾燥後の厚みが５００μｍとなるように押し出し溶融成型した。熱可塑性樹脂層の６０℃での貯蔵剪断弾性率は、１．４Ｅ＋０５Ｐａであった。
＜接着剤層の作製＞
表１に示すように、下記成分を配合して接着剤層を作製した。
膜形成樹脂：フェノキシ樹脂（ＰＫＨＨ、ユニオンカーバイド（株）社製）
膜形成樹脂：アクリル酸共重合体（ＳＧ−８０、ナガセケムテックス（株）社製）
エポキシ樹脂：ジシクロペンタジエン型エポキシ樹脂（ＨＰ７２００Ｈ、ＤＩＣ（株）社製）
硬化剤：ノボラック型フェノール樹脂（ＴＤ−２０９３、ＤＩＣ（株）社製）
硬化助剤：２−エチル−４−メチルイミダゾール（２Ｅ４ＭＺ）
フィラー：シリカ（アエロジルＲＹ２００、日本アエロジル（株）社製）
［接着剤層Ｎｏ．１−１］
フェノキシ樹脂１３．０質量部と、エポキシ樹脂５４．８質量部と、硬化剤３２．４質量部と、硬化助剤０．３質量部と、フィラー３３質量部とを配合して接着剤組成物を調製した。この接着剤組成物を、乾燥後の厚みが２０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させて接着剤層Ｎｏ．１−１を得た。
［接着剤層Ｎｏ．１−２］
乾燥後の厚みが１０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させたこと以外は、接着剤層Ｎｏ．１−１と同様の方法で接着剤層Ｎｏ．１−２を得た。
［接着剤層Ｎｏ．１−３］
乾燥後の厚みが３０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させたこと以外は、接着剤層Ｎｏ．１−１と同様の方法で接着剤層Ｎｏ．１−３を得た。
［接着剤層Ｎｏ．１−４］
乾燥後の厚みが５μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させたこと以外は、接着剤層Ｎｏ．１−１と同様の方法で接着剤層Ｎｏ．１−４を得た。
［接着剤層Ｎｏ．１−５］
乾燥後の厚みが４０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させたこと以外は、接着剤層Ｎｏ．１−１と同様の方法で接着剤層Ｎｏ．１−５を得た。
［接着剤層Ｎｏ．２］
アクリル酸共重合体８０．０質量部と、エポキシ樹脂５４．８質量部と、硬化剤３２．４質量部と、硬化助剤０．３質量部と、フィラー５．０質量部とを配合して接着剤組成物を調製した。この接着剤組成物を、乾燥後の厚みが２０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させて接着剤層Ｎｏ．２を得た。
［接着剤層Ｎｏ．３］
フェノキシ樹脂１３．０質量部と、エポキシ樹脂５４．８質量部と、硬化剤３２．４質量部と、硬化助剤０．３質量部と、フィラー５５．０質量部とを配合して接着剤組成物を調製した。この接着剤組成物を、乾燥後の厚みが２０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させて接着剤層Ｎｏ．３を得た。
［接着剤層Ｎｏ．４］
アクリル酸共重合体１６０．０質量部と、エポキシ樹脂５４．８質量部と、硬化剤３２．４質量部と、硬化助剤０．３質量部と、フィラー５．０質量部とを配合して接着剤組成物を調製した。この接着剤組成物を、乾燥後の厚みが２０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させて接着剤層Ｎｏ．４を得た。
［接着剤層Ｎｏ．５］
フェノキシ樹脂１３．０質量部と、エポキシ樹脂５４．８質量部と、硬化剤３２．４質量部と、硬化助剤０．３質量部と、フィラー１００．０質量部とを配合して接着剤組成物を調製した。この接着剤組成物を、乾燥後の厚みが２０μｍとなるように剥離処理されたＰＥＴにバーコーターを用いて塗布し、オーブンで乾燥させて接着剤層Ｎｏ．５を得た。
＜実施例１＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．１−１とをラミネートし、保護テープを作製した。
＜実施例２＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．１−２とをラミネートし、保護テープを作製した。
＜実施例３＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．１−３とをラミネートし、保護テープを作製した。
＜実施例４＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．２とをラミネートし、保護テープを作製した。
＜実施例５＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．３とをラミネートし、保護テープを作製した。
＜比較例１＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．１−４とをラミネートし、保護テープを作製した。
＜比較例２＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．１−５とをラミネートし、保護テープを作製した。
＜比較例３＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．４とをラミネートし、保護テープを作製した。
＜比較例４＞
上記熱可塑性樹脂層と、上記接着剤層Ｎｏ．５とをラミネートし、保護テープを作製した。
［半導体装置の作製］
保護テープの接着剤層面を、はんだバンプ（φ＝２５０μｍ、Ｈ＝２００μｍ、ピッチ＝２５０μｍ）が形成されたウエハ（サイズ：５ｃｍ×５ｃｍ×７００μｍ厚）に貼り付け、真空式ラミネータを用いて６０℃の温度でラミネートした。
次に、グラインダ（製品名：ＤＦＧ８５６０、（株）ディスコ製）でウエハの厚みを３００μｍまでバックグラインドした。その後、接着剤層を残して保護テープを剥離し、他の層（ＰＥＴ基材及び熱可塑性樹脂層）を除去した。ウエハ上の接着剤層を１３０℃のオーブンで２時間加熱して硬化させた。そして、ウエハをダイシングし、チップに個片化した後、マウンターにて基板（フラックス付金電極）に搭載し、最大２６０℃のリフロー炉にてチップと基板とをはんだ接合させた。
［はんだ接合性の評価］
基板の金電極上にフラックスを塗布し、最大２６０℃のリフロー温度ではんだ接合した際に、バンプサイズの面積を１００％として、はんだが濡れ広がった面積を計測した。はんだが濡れ広がった面積が、バンプサイズの面積に対して５０％以上の場合をはんだ接合性が良好と評価し、５０％未満の場合をはんだ接合性が良好でないと評価した。結果を下記表２及び表３に示す。
［ウエハのチッピング］
個片化したチップをマイクロスコープ（１００倍）で観察し、１０μｍ以上のチッピングがある場合を「×」と評価し、１０μｍ以上のチッピングがない場合を「○」と評価した。結果を下記表２及び表３に示す。
実施例１〜５のように、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順に有し、硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８〜５．０Ｅ＋０９であり、接着剤層の厚さと突起電極の高さとの比が１／３０〜１／６である保護テープを用いた場合、ウエハのチッピングを抑制することができ、はんだ接合性も良好であることが分かった。
特に、実施例１、２のように、硬化後の接着剤層の貯蔵剪断弾性率が１．０Ｅ＋０９〜４．０Ｅ＋０９であり、接着剤層の厚さと突起電極の高さとの比が１／３０〜１／１０である保護テープを用いた場合、はんだ接合性がより良好であることが分かった。
比較例１のように、接着剤層の厚さと突起電極の高さとの比が１／３０未満である保護テープを用いた場合、ウエハのチッピングを抑制することが困難であることが分かった。
比較例２のように、接着剤層の厚さと突起電極の高さとの比が１／６を超える保護テープを用いた場合、はんだ接合性が良好ではないことが分かった。
比較例３のように、硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８未満である保護テープを用いた場合、ウエハのチッピングを抑制することが困難であることが分かった。
比較例４のように、硬化後の接着剤層の貯蔵剪断弾性率が５．０Ｅ＋０９を超える保護テープを用いた場合、はんだ接合性が良好ではないことが分かった。
１０ 保護テープ、１１ 接着剤層、１２ 熱可塑性樹脂層、１３ 基材フィルム層、２１ ウエハ、２２ 突起電極、３０ 粘着テープ、３１ 粘着剤層、３２ 基材フィルム層

Claims (9)

  1. 突起電極が形成されたウエハ面に、接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有する保護テープを貼付する工程と、
    上記ウエハの上記保護テープ貼付面の反対面をグラインドする工程と、
    上記ウエハのグラインド面に粘着テープを貼付する工程と、
    上記接着剤層を残して上記保護テープを剥離し、他の層を除去する工程と、
    上記粘着テープが貼付されたウエハをダイシングし、個片の半導体チップを得る工程と、
    上記ダイシングの前に上記接着剤層を硬化させる工程とを有し、
    上記硬化後の接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａであり、
    上記貼付前の保護テープの接着剤層の厚さと上記突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である、半導体装置の製造方法。
  2. 上記接着剤層は、接着剤組成物を用いて形成されており、
    上記接着剤組成物は、膜形成樹脂と熱硬化性樹脂と硬化剤とフィラーとを含有し、上記接着剤組成物中のフィラーの含有量が３〜３５質量％である、請求項１記載の半導体装置の製造方法。
  3. 上記接着剤層は、接着剤組成物を用いて形成されており、
    上記接着剤組成物は、膜形成樹脂と熱硬化性樹脂と硬化剤とフィラーとを含有し、上記接着剤組成物中のフィラーの含有量が２５〜３５質量％である、請求項１記載の半導体装置の製造方法。
  4. 上記貼付前の保護テープの接着剤層の厚さが１０〜３０μｍである、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 上記突起電極の高さが１００〜３００μｍである、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 上記個片の半導体チップの突起電極がはんだバンプであり、
    上記個片の半導体チップと、フラックス付き電極を形成した基板とをリフロー炉で接合させる実装工程をさらに有する、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 接着剤層と、熱可塑性樹脂層と、基材フィルム層とをこの順で有し、突起電極が形成されたウエハ面に上記接着剤層が貼付される保護テープであって、
    硬化後の上記接着剤層の貯蔵剪断弾性率が３．０Ｅ＋０８Ｐａ〜５．０Ｅ＋０９Ｐａの範囲であり、
    上記貼付前の保護テープの接着剤層の厚さと上記突起電極の高さとの比（貼付前の接着剤層の厚さ／突起電極の高さ）が１／３０〜１／６である、保護テープ。
  8. 上記接着剤層は、接着剤組成物を用いて形成されており、
    上記接着剤組成物は、膜形成樹脂と熱硬化性樹脂と硬化剤とフィラーとを含有し、上記接着剤組成物中のフィラーの含有量が３〜３５質量％である、請求項７記載の保護テープ。
  9. 上記接着剤層は、接着剤組成物を用いて形成されており、
    上記接着剤組成物は、膜形成樹脂と熱硬化性樹脂と硬化剤とフィラーとを含有し、上記接着剤組成物中のフィラーの含有量が２５〜３５質量％である、請求項７記載の保護テープ。
JP2015205647A 2015-10-19 2015-10-19 保護テープ、及び半導体装置の製造方法 Active JP6595296B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015205647A JP6595296B2 (ja) 2015-10-19 2015-10-19 保護テープ、及び半導体装置の製造方法
KR1020187003904A KR102078223B1 (ko) 2015-10-19 2016-10-18 보호 테이프 및 반도체 장치의 제조 방법
TW105133488A TWI747845B (zh) 2015-10-19 2016-10-18 保護帶及半導體裝置之製造方法
PCT/JP2016/080777 WO2017069102A1 (ja) 2015-10-19 2016-10-18 保護テープ、及び半導体装置の製造方法
CN201680058449.0A CN108140570B (zh) 2015-10-19 2016-10-18 保护带和半导体装置的制造方法
US15/765,358 US10483148B2 (en) 2015-10-19 2016-10-18 Protective tape and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015205647A JP6595296B2 (ja) 2015-10-19 2015-10-19 保護テープ、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017079233A true JP2017079233A (ja) 2017-04-27
JP6595296B2 JP6595296B2 (ja) 2019-10-23

Family

ID=58557259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015205647A Active JP6595296B2 (ja) 2015-10-19 2015-10-19 保護テープ、及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10483148B2 (ja)
JP (1) JP6595296B2 (ja)
KR (1) KR102078223B1 (ja)
CN (1) CN108140570B (ja)
TW (1) TWI747845B (ja)
WO (1) WO2017069102A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TW202039735A (zh) * 2018-12-20 2020-11-01 日商琳得科股份有限公司 端子保護用雙面帶以及附有電磁波遮蔽膜的半導體裝置的製造方法
DE112019006915T5 (de) * 2019-02-25 2021-11-04 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterelements
US11177156B2 (en) * 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
JP7103515B2 (ja) * 2020-01-29 2022-07-20 株式会社村田製作所 電極付き受動部品及び電極付き受動部品の集合体
CN113514300A (zh) * 2021-07-09 2021-10-19 长鑫存储技术有限公司 半导体结构处理治具及半导体结构处理治具制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159155A (ja) * 2003-11-27 2005-06-16 Three M Innovative Properties Co 半導体チップの製造方法
JP2005239884A (ja) * 2004-02-26 2005-09-08 Nitto Denko Corp 半導体ウエハ加工用粘着シート
JP2009206435A (ja) * 2008-02-29 2009-09-10 Nitto Denko Corp 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法
JP2012074623A (ja) * 2010-09-29 2012-04-12 Sekisui Chem Co Ltd 半導体加工用接着フィルム及び半導体チップ実装体の製造方法
JP2014192238A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp アンダーフィル材、封止シート及び半導体装置の製造方法
JP2015520519A (ja) * 2012-06-05 2015-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 積層基板を成形するためのフィクスチャ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JP5373736B2 (ja) 2010-10-28 2013-12-18 信越化学工業株式会社 接着剤組成物及び接着剤シート、半導体装置保護用材料、及び半導体装置
JP5666335B2 (ja) 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5976573B2 (ja) * 2013-03-13 2016-08-23 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
JP2014210880A (ja) * 2013-04-19 2014-11-13 日東電工株式会社 熱硬化性樹脂組成物及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159155A (ja) * 2003-11-27 2005-06-16 Three M Innovative Properties Co 半導体チップの製造方法
JP2005239884A (ja) * 2004-02-26 2005-09-08 Nitto Denko Corp 半導体ウエハ加工用粘着シート
JP2009206435A (ja) * 2008-02-29 2009-09-10 Nitto Denko Corp 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法
JP2012074623A (ja) * 2010-09-29 2012-04-12 Sekisui Chem Co Ltd 半導体加工用接着フィルム及び半導体チップ実装体の製造方法
JP2015520519A (ja) * 2012-06-05 2015-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 積層基板を成形するためのフィクスチャ
JP2014192238A (ja) * 2013-03-26 2014-10-06 Nitto Denko Corp アンダーフィル材、封止シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN108140570A (zh) 2018-06-08
TWI747845B (zh) 2021-12-01
US20180286737A1 (en) 2018-10-04
CN108140570B (zh) 2022-05-10
KR102078223B1 (ko) 2020-02-17
JP6595296B2 (ja) 2019-10-23
KR20180058222A (ko) 2018-05-31
TW201727729A (zh) 2017-08-01
WO2017069102A1 (ja) 2017-04-27
US10483148B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6347657B2 (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
JP6595296B2 (ja) 保護テープ、及び半導体装置の製造方法
KR102326106B1 (ko) 반도체 장치의 제조 방법
JP6599134B2 (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
KR20090107557A (ko) 열경화형 다이본드 필름
JP2018098228A (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
TWI713650B (zh) 熱硬化性接著片、及半導體裝置之製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法
JP2005353782A (ja) 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190926

R150 Certificate of patent or registration of utility model

Ref document number: 6595296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250