KR102078223B1 - 보호 테이프 및 반도체 장치의 제조 방법 - Google Patents

보호 테이프 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102078223B1
KR102078223B1 KR1020187003904A KR20187003904A KR102078223B1 KR 102078223 B1 KR102078223 B1 KR 102078223B1 KR 1020187003904 A KR1020187003904 A KR 1020187003904A KR 20187003904 A KR20187003904 A KR 20187003904A KR 102078223 B1 KR102078223 B1 KR 102078223B1
Authority
KR
South Korea
Prior art keywords
adhesive
layer
protective tape
wafer
thickness
Prior art date
Application number
KR1020187003904A
Other languages
English (en)
Other versions
KR20180058222A (ko
Inventor
히로노부 모리야마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20180058222A publication Critical patent/KR20180058222A/ko
Application granted granted Critical
Publication of KR102078223B1 publication Critical patent/KR102078223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

웨이퍼의 치핑을 억제함과 더불어, 반도체 칩의 실장 시에서의 땜납 접합성을 양호하게 한다. 돌기 전극(22)이 형성된 웨이퍼(21)면에, 접착제층(11)과, 열가소성 수지층(12)과, 기재 필름층(13)을 이 순서로 갖는 보호 테이프(10)를 부착하는 공정과, 웨이퍼(21)의 보호 테이프(10) 부착면의 반대면을 그라인드하는 공정과, 웨이퍼(21)의 그라인드면에 점착 테이프(30)를 부착하는 공정과, 접착제층(11)을 남기고 보호 테이프(10)를 박리하여, 다른 층을 제거하는 공정과, 점착 테이프(30)가 부착된 웨이퍼(21)를 다이싱하여, 개편의 반도체 칩을 얻는 공정과, 다이싱 전에 접착제층(11)을 경화시키는 공정을 가지며, 경화 후의 접착제층(11)의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa이고, 부착 전의 보호 테이프(10)의 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이다.

Description

보호 테이프 및 반도체 장치의 제조 방법
본 발명은, 반도체 장치의 제조에 사용되는 보호 테이프, 및 반도체 장치의 제조 방법에 관한 것이다. 본 출원은, 일본에서 2015년 10월 19일에 출원된 일본 출원번호 특원 2015-205647을 기초로 하여 우선권을 주장하는 것이며, 이 출원은 참조됨으로써, 본 출원에 원용된다.
종래, 플립칩 실장용의 반도체 제조 프로세스의 후속 공정은, 다음과 같이 행해지고 있다. 우선, 복수의 돌기 전극(범프)이 형성된 웨이퍼의 돌기 전극 형성면에, 돌기 전극의 보호 목적으로 백그라인드 테이프(Back Grind Tape)라고 불리는 보호 시트 또는 테이프를 접합하여, 이 상태로 돌기 전극 형성면의 반대면을 소정의 두께로까지 연삭한다. 연삭 종료 후, 백그라인드 테이프를 박리하고, 웨이퍼를 다이싱하여 개개의 반도체 칩으로 한다. 다음으로, 반도체 칩을 다른 반도체 칩 또는 기판 상에 플립칩 실장한다. 또, 언더필을 경화하여 반도체 칩을 보강한다.
특허문헌 1에는, 백그라인드 테이프로서 열경화성 수지층과 열가소성 수지층을 적층한 적층 시트를 사용하여, 이 적층 시트의 열경화성 수지층만을 웨이퍼에 남기고 다른 층을 제거하는 방법이 기재되어 있다.
일본국 특허공개 2005-28734호 공보
그런데, 반도체 제조 프로세스에서, 다이싱 시의 웨이퍼의 치핑(웨이퍼의 크랙)을 억제함과 더불어, 반도체 칩의 실장 시의 땜납 접합성을 양호하게 하는 것이 요망되고 있다.
그러나, 종래의 백그라인드 테이프에서는, 열경화성 수지층만을 웨이퍼에 남기고 다른 층을 제거하였을 때, 돌기 전극 상에 수지가 남아 버려, 예를 들면 리플로우 시에 있어서 땜납 접합을 저해하여, 접속성을 저하시켜 버린다. 그 때문에, 종래의 백그라인드 테이프에서는, 다이싱 시의 웨이퍼의 치핑의 억제와 양호한 땜납 접합성의 양립이 곤란하였다.
본 발명은, 이러한 종래의 실정을 감안하여 제안된 것이며, 다이싱 시의 웨이퍼의 치핑을 억제함과 더불어, 반도체 칩의 실장 시의 땜납 접합성을 양호하게 할 수 있는 반도체 장치의 제조 방법을 제공한다.
본 발명에 따른 반도체 장치의 제조 방법은, 돌기 전극이 형성된 웨이퍼면에, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 갖는 보호 테이프를 부착하는 공정과, 웨이퍼의 보호 테이프 부착면의 반대면을 그라인드하는 공정과, 웨이퍼의 그라인드면에 점착 테이프를 부착하는 공정과, 접착제층을 남기고 보호 테이프를 박리하여, 다른 층을 제거하는 공정과, 점착 테이프가 부착된 웨이퍼를 다이싱하여, 개편(個片)의 반도체 칩을 얻는 공정과, 다이싱 전에 접착제층을 경화시키는 공정을 가지며, 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa이고, 부착 전의 보호 테이프의 접착제층의 두께와 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이다.
본 발명에 따른 보호 테이프는, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 가지며, 돌기 전극이 형성된 웨이퍼면에 접착제층이 부착되는 것이며, 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa의 범위이고, 부착 전의 접착제층의 두께와 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이다.
본 발명은, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 가지며, 경화 후의 접착제층의 탄성률이 3.0E+08Pa~5.0E+09Pa이고, 부착 전의 보호 테이프의 접착제층의 두께와 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6인 보호 테이프를 이용함으로써, 다이싱 시의 웨이퍼의 치핑을 억제함과 더불어, 반도체 칩의 실장 시의 땜납 접합성을 양호하게 할 수 있다.
도 1은, 보호 테이프의 개략을 도시하는 단면도이다.
도 2는, 보호 테이프 부착 공정의 개략을 도시하는 단면도이다.
도 3은, 그라인드 공정의 개략을 도시하는 단면도이다.
도 4는, 점착 테이프 부착 공정의 개략을 도시하는 단면도이다.
도 5는, 보호 테이프 박리 공정의 개략을 도시하는 단면도이다.
도 6은, 경화 공정의 개략을 도시하는 단면도이다.
도 7은, 다이싱 공정의 개략을 도시하는 단면도이다.
도 8은, 익스팬드 공정의 개략을 도시하는 단면도이다.
도 9는, 픽업 공정의 개략을 도시하는 단면도이다.
도 10은, 실장 공정의 개략을 도시하는 단면도이다.
이하, 본 발명의 실시형태에 대해, 하기 순서로 상세하게 설명한다.
1. 보호 테이프
2. 반도체 장치의 제조 방법
［보호 테이프］
본 실시형태에 따른 보호 테이프는, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 가지며, 돌기 전극이 형성된 웨이퍼면에 접착제층이 부착되며, 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa의 범위이고, 부착 전의 보호 테이프의 접착제층의 두께와 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이다. 이에 따라, 웨이퍼의 치핑을 억제함과 더불어, 땜납 접합성을 양호하게 할 수 있다.
도 1은, 보호 테이프의 개략을 도시하는 단면도이다. 보호 테이프(10)는, 백그라인드 테이프라고 불리는 것이며, 그라인드 공정에서, 상처, 균열, 오염 등으로부터 웨이퍼를 보호하는 것이다. 도 1에 나타내는 바와 같이, 보호 테이프(10)는, 접착제층(11)과, 열가소성 수지층(12)과, 기재 필름층(13)이 이 순서로 적층되어 있다.
도 2는, 보호 테이프 부착 공정의 개략을 도시하는 단면도이다. 보호 테이프(10)는, 돌기 전극(22)이 형성된 웨이퍼(21)면에 접착제층(11)이 부착된다.
［접착제층］
웨이퍼(21)로의 부착 전의 접착제층(11)의 두께(이하, 간단히 「접착제층의 두께」라고도 한다.)와 돌기 전극(22)의 높이의 비(접착제층의 두께/돌기 전극의 높이)는 1/30~1/6이며, 1/30~1/10인 것이 보다 바람직하다. 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비가 1/30 이상(0.03 이상)임으로써, 웨이퍼(21)가 다이싱될 때에 돌기 전극(22)을 충분히 보강할 수 있으므로, 웨이퍼(21)의 치핑을 억제할 수 있다. 또, 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비가 1/6 이하(0.17 이하)임으로써, 접착제층(11)을 남기고 보호 테이프(10)를 박리하여, 다른 층(열가소성 수지층(12)과 기재 필름층(13))을 제거할 때, 돌기 전극(22) 상의 수지 잔여물이 억제되므로, 땜납 접합성을 양호하게 할 수 있다.
예를 들면, 돌기 전극(22)의 높이가 100~300μm인 경우, 접착제층(11)의 두께는 10~30μm인 것이 바람직하다.
경화 후의 접착제층(11)의 저장 전단 탄성률은, 3.0E+08Pa~5.0E+09Pa이고, 1.0E+09Pa~4.0E+09Pa인 것이 보다 바람직하다. 경화 후의 접착제층(11)의 저장 전단 탄성률이 3.0E+08Pa 이상임으로써, 웨이퍼(21)가 다이싱될 때에 돌기 전극(22)을 충분히 보강할 수 있으므로, 웨이퍼의 치핑을 억제할 수 있다. 또, 경화 후의 접착제층(11)의 저장 전단 탄성률이 5.0E+09Pa 이하임으로써, 예를 들면, 접착제층(11) 중의 필러의 양이 너무 많아지므로, 돌기 전극(22)으로서 땜납 범프가 형성된 반도체 칩과 회로 기판의 땜납 접합성을 양호하게 할 수 있다. 환언하면, 경화 후의 접착제층(11)의 저장 전단 탄성률이 5.0E+09Pa를 초과하는 경우, 경화 후의 접착제층(11)의 저장 전단 탄성률이 5.0E+09Pa 이하인 경우와 비교하여 접착제층(11) 중의 필러의 첨가량을 많게 할 필요가 있으므로, 경화 전의 접착제층(11)의 유동성이 저하하여, 땜납 접합성이 악화되어 버린다.
접착제층(11)의 60℃에서의 저장 전단 탄성률(Gn)은 1.0E+01Pa~1.0E+05Pa인 것이 바람직하다. 접착제층(11)의 저장 전단 탄성률을 1.0E+01Pa 이상으로 함으로써, 보호 테이프(10)을 웨이퍼(21)에 부착하였을 때에 접착제층(11)의 수지가 흘러 버리는 것을 보다 효과적으로 억제할 수 있다. 또, 접착제층(11)의 저장 전단 탄성률을 1.0E+05Pa 이하로 함으로써, 돌기 전극(22)이 접착제층(11)을 보다 용이하게 관통할 수 있어, 접속성을 보다 양호하게 할 수 있다.
접착제층(11)을 형성하기 위한 접착제 조성물로서는, 예를 들면, 열음이온 경화형, 열양이온 경화형, 열라디칼 경화형 등의 열경화형의 접착제 조성물, 광양이온 경화형, 광라디칼 경화형 등의 광경화형의 접착제 조성물, 또는 이들을 병용한 접착제 조성물을 이용할 수 있다.
이하, 접착제층(11)을 형성하기 위한 접착제 조성물의 일례로서, 막형성 수지와, 에폭시 수지와, 경화제와, 경화조제와, 필러를 함유하는 열경화형의 접착제 조성물에 대해 설명한다.
막형성 수지로서는, 페녹시 수지, 아크릴 수지, 에폭시 수지, 변성 에폭시 수지, 우레탄 수지 등의 여러 가지 수지를 이용할 수 있다. 이들 막형성 수지는, 1종을 단독으로 이용해도, 2종류 이상을 조합하여 이용해도 된다. 이들 중에서도, 막형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지, 및 아크릴 수지가 적합하게 이용된다.
에폭시 수지로서는, 예를 들면, 디시클로펜타디엔형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 스피로 환형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 테르펜형 에폭시 수지, 테트라브롬 비스페놀 A형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, α-나프톨 노볼락형 에폭시 수지, 브롬화 페놀 노볼락형 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는, 1종을 단독으로 이용해도, 2종류 이상을 조합하여 이용해도 된다. 이들 중에서도, 고접착성, 내열성의 점에서, 디시클로펜타디엔형 에폭시 수지가 적합하게 이용된다.
경화제로서는, 예를 들면, 노볼락형 페놀 수지, 지방족 아민, 방향족 아민, 산무수물 등을 들 수 있으며, 이들 경화제는, 1종을 단독으로 이용해도, 2종류 이상을 조합하여 이용해도 된다. 이들 중에서도, 경화물의 가교 밀도의 관점에서, 노볼락형 페놀 수지가 적합하게 이용된다.
경화조제로서는, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 등의 이미다졸류, 1,8-디아자비시클로(5,4,0)운데센-7염(DBU염), 2-(디메틸아미노메틸)페놀 등의 제3급 아민류, 트리페닐포스핀 등의 포스핀류, 옥틸산주석 등의 금속 화합물 등을 들 수 있다. 이들 중에서도, 2-에틸-4-메틸이미다졸이 바람직하다.
필러로서는, 실리카, 질화 알루미늄, 알루미나 등의 무기 필러를 이용할 수 있다. 필러는, 표면 처리되어 있는 것이 바람직하고, 친수성의 무기 필러인 것이 바람직하다. 친수성의 무기 필러로서는, 무기 필러가 친수성 표면 처리제로 표면 처리된 것을 들 수 있다. 친수성 표면 처리제로서는, 예를 들면, 실란커플링제, 티타네이트계 커플링제, 알루미늄계 커플링제, 지르코어루미네이트계 커플링제, Al2O3, TiO2, ZrO2, 실리콘, 스테아린산알루미늄 등을 들 수 있으며, 실란커플링제가 바람직하다.
접착제 조성물 중의 필러의 함유량은, 3~35질량%인 것이 바람직하고, 25~35질량%로 할 수도 있다. 필러의 함유량을 상기 범위로 함으로써, 경화 후의 접착제층(11)의 저장 전단 탄성률을 상술한 범위로 용이하게 조정할 수 있다. 필러는, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 2종 이상의 필러를 병용하는 경우, 그 합계량이 상기 함유량의 범위를 만족하는 것이 바람직하다.
또, 접착제 조성물에는, 그 외의 성분으로서, 실란커플링제, 아크릴 고무 등의 엘라스토머, 카본블랙 등의 안료를, 목적에 따라 적절히 배합하도록 해도 된다.
［열가소성 수지층］
열가소성 수지층(12)은, 예를 들면, 에틸렌아세트산비닐 공중합체(EVA：Ethylene Vinyl Acetate), 폴리에틸렌, 폴리프로필렌, 폴리아미드, 폴리아세탈, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 불소 수지, 폴리페닐렌설파이드, 폴리스티렌, ABS(Acrylonitrile Butadiene Styrene) 수지, 아크릴계 수지, 폴리카보네이트, 폴리우레탄, 폴리염화비닐, 폴리페닐렌옥사이드 등의 수지로 이루어지는 층이다. 상기 수지는, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
열가소성 수지층(12)의 60℃에서의 저장 전단 탄성률은 1.0E+07Pa 이하가 바람직하다. 이러한 범위로 함으로써, 접착제층(11)의 돌기 전극(22)의 매입(埋入)성을 보다 향상시킬 수 있다.
열가소성 수지층(12)의 두께는, 예를 들면, 5~300μm로 할 수 있다.
［기재 필름층］
기재 필름층(13)으로서는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 이용할 수 있다.
기재 필름층(13)의 두께는, 예를 들면, 25~200μm로 할 수 있다.
본 실시형태에 따른 보호 테이프(10)는, 접착제층(11)과, 열가소성 수지층(12)과, 기재 필름층(13)을 이 순서로 가지며, 경화 후의 접착제층(11)의 탄성률이 3.0E+08Pa~5.0E+09Pa이고, 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비가 1/30~1/6임으로써, 웨이퍼의 치핑을 억제함과 더불어, 땜납 접합성을 양호하게 할 수 있다.
또한 보호 테이프는, 상술한 구성에 한정되지 않으며, 각 층의 표면이나 인접하는 층 사이에 다른 층이 형성되어 있어도 된다.
본 실시형태에 따른 보호 테이프는, 예를 들면, 기재 필름층(13)과 열가소성 수지층(12)이 이 순서로 형성되어 있는 적층체와, 접착제(13)층을 라미네이트함으로써 얻을 수 있다. 접착제층(11)은, 예를 들면 상술한 열경화형의 접착제 조성물을 조제하여, 박리 처리된 기재에 바코터를 이용하여 도포하고, 건조시킴으로써 얻을 수 있다. 기재 필름층(13)과 열가소성 수지층(12)의 적층체는, 기재 필름층(13)에 열가소성 수지를 밀어내어 용융 성형함으로써 얻을 수 있다.
＜2. 반도체 장치의 제조 방법＞
다음으로 상술한 보호 테이프를 이용한 반도체 장치의 제조 방법에 대해 설명한다. 본 실시형태에 따른 반도체 장치의 제조 방법은, 돌기 전극(22)이 형성된 웨이퍼(21)면에, 상술한 보호 테이프(10)를 부착하는 공정과, 웨이퍼(22)의 보호 테이프 부착면의 반대면을 그라인드하는 공정과, 웨이퍼(22)의 그라인드면에 점착 테이프를 부착하는 공정과, 접착제층(11)을 남기고 보호 테이프(10)를 박리하여, 다른 층을 제거하는 공정과, 점착 테이프가 부착된 웨이퍼(21)를 다이싱하여, 개편의 반도체 칩을 얻는 공정과, 다이싱 전에 접착제층(11)을 경화시키는 공정을 갖는다. 여기서, 접착제층(11)을 경화시키는 경화 공정은, 그라인드하는 공정, 점착 테이프를 부착하는 공정, 및 다이싱하는 공정 중 어느 하나의 공정 전에 행하면 된다. 이와 같이, 접착제층(11)의 경화를 다이싱 전에 행함으로써, 다이싱, 픽업, 실장 등의 후속 공정에서, 돌기 전극(22)을 보다 확실하게 보호할 수 있다.
이하, 구체적인 반도체 장치의 제조 방법에 대해 설명한다. 구체예로서 나타내는 반도체 장치의 제조 방법은, 상술한 보호 테이프를 이용하여, 경화 공정이, 점착 테이프를 부착하는 공정과 다이싱하는 공정의 사이에 행해진다. 즉, 구체예로서 나타내는 반도체 장치의 제조 방법은, 보호 테이프 부착 공정(A)과, 그라인드 공정(B)과, 점착 테이프 부착 공정(C)과, 보호 테이프 박리 공정(D)과, 접착제층을 경화시키는 경화 공정(E)과, 다이싱 공정(F)과, 익스팬드 공정(G)과, 픽업 공정(H)과, 실장 공정(I)을 갖는다.
［보호 테이프 부착 공정(A)］
도 1 및 도 2에 나타내는 바와 같이, 보호 테이프 부착 공정에서는, 돌기 전극(22)이 형성된 웨이퍼(21)면에 보호 테이프(10)를 부착한다. 보호 테이프(10)를 부착하는 부착 온도는, 보이드의 감소, 웨이퍼 밀착성의 향상 및 웨이퍼 연삭 후의 웨이퍼의 휨 방지의 관점에서, 25℃~100℃가 바람직하고, 40℃~80℃가 보다 바람직하다. 보호 테이프(10)는, 웨이퍼(21)로의 부착 전의 상태에서, 상술한 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비를 만족하는 것이 바람직하다.
웨이퍼(21)는, 실리콘 등의 반도체 표면에 형성된 집적회로와, 접속용의 돌기 전극(22)을 갖는다. 웨이퍼(21)의 두께는 특별히 한정되지 않지만, 200~1000μm인 것이 바람직하다.
돌기 전극(22)으로서는, 예를 들면, 땜납에 의한 저융점 범프 또는 고융점 범프, 주석 범프, 은-주석 범프, 은-주석-구리 범프, 금 범프, 구리 범프 등을 들 수 있다. 또, 돌기 전극(22)의 높이는, 상술한 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비를 만족하는 범위에서 적절히 선택할 수 있으며, 예를 들면, 100~300μm로 할 수 있다.
보호 테이프(10)는, 돌기 전극(22)의 형성면과 접착제층(11)이 접하는 상태로 접합된다. 도 2에 나타내는 바와 같이, 범프(22)는, 접착제층(11)을 관통하여 열가소성 수지층(12)에 매입된다.
［그라인드 공정(B)］
도 3은, 그라인드 공정의 개략을 도시하는 단면도이다. 그라인드 공정에서는, 보호 테이프(10)를 부착한 웨이퍼(21)의 반대면, 즉, 돌기 전극(22)이 형성되어 있는 면과는 반대면을 연삭 장치에 고정하여 연마한다. 연마는, 통상 웨이퍼(21)의 두께가 50~600μm가 될 때까지 행할 수 있다. 본 실시형태에서는, 상술한 접착제층(11)의 두께와 돌기 전극(22)의 높이의 비를 만족함으로써, 접착제층(11)에 의해 돌기 전극(22)을 보강할 수 있으므로, 웨이퍼(21)의 반대면을 50μm 이하의 두께까지 연마해도 된다.
［점착 테이프 부착 공정(C)］
도 4는, 점착 테이프 부착 공정의 개략을 도시하는 단면도이다. 점착 테이프 부착 공정에서는, 웨이퍼(21)의 그라인드면에 점착 테이프(30)를 부착한다. 점착 테이프(30)는, 다이싱 테이프(Dicing Tape)라고 불리는 것이며, 다이싱 공정(F)에서, 웨이퍼(21)를 보호, 고정하여, 픽업 공정(H)까지 유지하기 위한 테이프이다.
점착 테이프(30)는 특별히 한정되지 않으며, 공지의 것을 사용할 수 있다. 일반적으로, 점착 테이프(30)로서는, 점착제층(31)과, 기재 필름층(32)을 갖는 것을 이용할 수 있다. 점착제층(31)으로서는, 예를 들면, 폴리에틸렌계, 아크릴계, 고무계, 우레탄계 등의 점착제를 들 수 있다. 기재 필름층(32)으로서는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 이용할 수 있다. 또, 점착 테이프의 부착 장치 및 조건으로서는 특별히 한정되지 않으며, 공지의 장치 및 조건을 이용할 수 있다.
［보호 테이프 박리 공정(D)］
도 5는, 보호 테이프 박리 공정의 개략을 도시하는 단면도이다. 보호 테이프 박리 공정에서는, 접착제층(11)을 남기고 보호 테이프(10)를 박리하여, 다른 층, 즉, 열가소성 수지층(12) 및 기재 필름층(13)을 제거한다. 이에 따라, 웨이퍼(21) 상에는 접착제층(11)만이 남는다.
［경화 공정(E)］
도 6은, 경화 공정의 개략을 도시하는 단면도이다. 경화 공정에서는, 접착제층(11)을 경화시킨다. 경화 방법 및 경화 조건으로서는, 열경화형의 접착제를 경화시키는 공지의 방법을 이용할 수 있다. 경화 조건은, 예를 들면, 100~200℃에서 1시간 이상으로 할 수 있다.
［다이싱 공정(F)］
도 7은, 다이싱 공정의 개략을 도시하는 단면도이다. 다이싱 공정에서는, 점착 테이프(30)가 부착된 웨이퍼(21)를 다이싱하여, 개편의 반도체 칩을 얻는다. 다이싱 방법으로서는 특별히 한정되지 않으며, 예를 들면 다이싱 소로 웨이퍼(21)를 절삭하여 잘라내는 등의 공지의 방법을 이용할 수 있다.
［익스팬드 공정(G)］
도 8은, 익스팬드 공정의 개략을 도시하는 단면도이다. 익스팬드 공정에서는, 예를 들면 분할된 복수개의 반도체 칩이 부착되어 있는 점착 테이프(30)를 수평 방향으로 신장시켜, 개개의 반도체 칩의 간격을 넓힌다.
［픽업 공정(H)］
도 9는, 픽업 공정의 개략을 도시하는 단면도이다. 픽업 공정에서는, 점착 테이프(30) 상에 접착 고정된 반도체 칩을, 점착 테이프(30)의 하면으로부터 밀어올려 박리시키고, 이 박리된 반도체 칩을 콜릿으로 흡착한다. 픽업된 반도체 칩은, 칩 트레이에 수납되거나, 또는 플립칩 본더의 칩 탑재 노즐로 반송된다.
［실장 공정(I)］
도 10은, 실장 공정의 개략을 도시하는 단면도이다. 실장 공정에서는, 예를 들면 반도체 칩과 회로 기판을 NCF(Non Conductive Film) 등의 회로 접속 재료를 이용하여 접속한다. 회로 기판으로서는, 특별히 한정되지 않지만, 폴리이미드 기판, 유리 에폭시 기판 등의 플라스틱 기판, 세라믹 기판 등을 이용할 수 있다. 또, 접속 방법으로서는, 가열 본더, 리플로우 노(爐) 등을 이용하는 공지의 방법을 이용할 수 있다.
상술한 반도체 장치의 제조 방법에 의하면, 다이싱 시의 웨이퍼(21)의 치핑을 억제함과 더불어, 반도체 칩의 실장 시의 땜납 접합성을 양호하게 할 수 있다. 또, 다이싱 공정 전에 돌기 전극(22)이 형성된 웨이퍼(21)면의 접착제층(11)이 경화하여 돌기 전극(22)이 보강되므로, 다이싱, 픽업, 실장 등의 후속 공정에서, 돌기 전극(22)을 보다 확실하게 보호할 수 있다. 또, 우수한 접속 신뢰성을 갖는 반도체 장치를 양호한 수율로 얻을 수 있다.
상술한 반도체 장치의 제조 방법으로 얻어진 반도체 장치는, 돌기 전극(22) 형성면에 형성된 경화 접착제층을 갖는 반도체 칩과, 돌기 전극(22)에 대향하는 전극을 갖는 회로 기판을 구비함으로써, 우수한 접속 신뢰성을 얻을 수 있다.
실시예
이하, 본 발명의 실시예에 대해 설명한다. 본 실시예에서는, 접착제층과, 열가소성 수지층과, 기재 필름층을 적층시킨 보호 테이프를 제작하였다. 보호 테이프를 이용하여, 보호 테이프 부착 공정(A)과, 그라인드 공정(B)과, 점착 테이프 부착 공정(C)과, 보호 테이프 박리 공정(D)과, 경화 공정(E)과, 다이싱 공정(F)과, 익스팬드 공정(G)과, 픽업 공정(H)과, 실장 공정(I)을 순차적으로 행하여, 반도체 장치를 제작하였다. 그리고, 다이싱 시의 웨이퍼의 치핑의 유무와, 반도체 장치의 땜납 접합성에 대해 평가하였다. 또한 본 발명은, 이들 실시예에 한정되는 것은 아니다.
［저장 전단 탄성률］
접착제층 및 열가소성 수지층의 저장 전단 탄성률은, 점탄성 측정 장치를 이용하여 산출하였다. 측정 조건은, 측정 온도역 0~120℃, 승온 속도 5℃/분, 진동수 1Hz, 변형 0.1%로 설정하였다.
［보호 테이프의 제작］
＜열가소성 수지층의 제작＞
PET(Polyethylene terephthalate) 기재(두께 75μm) 상에, 열가소성 수지(프로필렌·올레핀 공중합체 수지(Notio PN0040, 미츠이화학(주)사제))를 건조 후의 두께가 500μm가 되도록 밀어내어 용융 성형하였다. 열가소성 수지층의 60℃에서의 저장 전단 탄성률은 1.4E+05Pa였다.
＜접착제층의 제작＞
표 1에 나타내는 바와 같이, 하기 성분을 배합하여 접착제층을 제작하였다.
막형성 수지：페녹시 수지(PKHH, 유니온카바이드(주)사제)
막형성 수지：아크릴산 공중합체(SG-80, 나가세켐텍스(주)사제)
에폭시 수지：디시클로펜타디엔형 에폭시 수지(HP7200H, DIC(주)사제)
경화제：노볼락형 페놀 수지(TD-2093, DIC(주)사제)
경화조제：2-에틸-4-메틸이미다졸(2E4MZ)
필러：실리카(에어로질 RY200, 일본 에어로질(주)사제)
［접착제층 No.1-1］
페녹시 수지 13.0질량부와, 에폭시 수지 54.8질량부와, 경화제 32.4질량부와, 경화조제 0.3질량부와, 필러 33질량부를 배합하여 접착제 조성물을 조제하였다. 이 접착제 조성물을, 건조 후의 두께가 20μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시켜 접착제층 No.1-1을 얻었다.
［접착제층 No.1-2］
건조 후의 두께가 10μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시킨 것 이외는, 접착제층 No.1-1과 동일한 방법으로 접착제층 No.1-2를 얻었다.
［접착제층 No.1-3］
건조 후의 두께가 30μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시킨 것 이외는, 접착제층 No.1-1과 동일한 방법으로 접착제층 No.1-3을 얻었다.
［접착제층 No.1-4］
건조 후의 두께가 5μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시킨 것 이외는, 접착제층 No.1-1과 동일한 방법으로 접착제층 No.1-4를 얻었다.
［접착제층 No.1-5］
건조 후의 두께가 40μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시킨 것 이외는, 접착제층 No.1-1과 동일한 방법으로 접착제층 No.1-5를 얻었다.
［접착제층 No.2］
아크릴산 공중합체 80.0질량부와, 에폭시 수지 54.8질량부와, 경화제 32.4질량부와, 경화조제 0.3질량부와, 필러 5.0질량부를 배합하여 접착제 조성물을 조제하였다. 이 접착제 조성물을, 건조 후의 두께가 20μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시켜 접착제층 No.2를 얻었다.
［접착제층 No.3］
페녹시 수지 13.0질량부와, 에폭시 수지 54.8질량부와, 경화제 32.4질량부와, 경화조제 0.3질량부와, 필러 55.0질량부를 배합하여 접착제 조성물을 조제하였다. 이 접착제 조성물을, 건조 후의 두께가 20μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시켜 접착제층 No.3을 얻었다.
［접착제층 No.4］
아크릴산 공중합체 160.0질량부와, 에폭시 수지 54.8질량부와, 경화제 32.4질량부와, 경화조제 0.3질량부와, 필러 5.0질량부를 배합하여 접착제 조성물을 조제하였다. 이 접착제 조성물을, 건조 후의 두께가 20μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시켜 접착제층 No.4를 얻었다.
［접착제층 No.5］
페녹시 수지 13.0질량부와, 에폭시 수지 54.8질량부와, 경화제 32.4질량부와, 경화조제 0.3질량부와, 필러 100.0질량부를 배합하여 접착제 조성물을 조제하였다. 이 접착제 조성물을, 건조 후의 두께가 20μm가 되도록 박리 처리된 PET에 바코터를 이용하여 도포하고, 오븐에서 건조시켜 접착제층 No.5를 얻었다.
[표 1]
Figure 112018014008871-pct00001
＜실시예 1＞
상기 열가소성 수지층과, 상기 접착제층 No.1-1을 라미네이트하여, 보호 테이프를 제작하였다.
＜실시예 2＞
상기 열가소성 수지층과, 상기 접착제층 No.1-2를 라미네이트하여, 보호 테이프를 제작하였다.
＜실시예 3＞
상기 열가소성 수지층과, 상기 접착제층 No.1-3을 라미네이트하여, 보호 테이프를 제작하였다.
＜실시예 4＞
상기 열가소성 수지층과, 상기 접착제층 No.2를 라미네이트하여, 보호 테이프를 제작하였다.
＜실시예 5＞
상기 열가소성 수지층과, 상기 접착제층 No.3을 라미네이트하여, 보호 테이프를 제작하였다.
＜비교예 1＞
상기 열가소성 수지층과, 상기 접착제층 No.1-4를 라미네이트하여, 보호 테이프를 제작하였다.
＜비교예 2＞
상기 열가소성 수지층과, 상기 접착제층 No.1-5를 라미네이트하여, 보호 테이프를 제작하였다.
＜비교예 3＞
상기 열가소성 수지층과, 상기 접착제층 No.4를 라미네이트하여, 보호 테이프를 제작하였다.
＜비교예 4＞
상기 열가소성 수지층과, 상기 접착제층 No.5를 라미네이트하여, 보호 테이프를 제작하였다.
［반도체 장치의 제작］
보호 테이프의 접착제층면을, 땜납 범프(φ=250μm, H=200μm, 피치=250μm)가 형성된 웨이퍼(사이즈：5cm×5cm×700μm 두께)에 부착하고, 진공식 라미네이터를 이용하여 60℃의 온도로 라미네이트하였다.
다음으로, 그라인더(제품명：DFG8560, (주)디스코제)로 웨이퍼의 두께를 300μm까지 백그라인드하였다. 그 후, 접착제층을 남기고 보호 테이프를 박리하여, 다른 층(PET 기재 및 열가소성 수지층)을 제거하였다. 웨이퍼 상의 접착제층을 130℃의 오븐에서 2시간 가열하여 경화시켰다. 그리고, 웨이퍼를 다이싱하여, 칩으로 개편화한 후, 마운터로 기판(플럭스가 부착된 금 전극)에 탑재하여, 최대 260℃의 리플로우 노에서 칩과 기판을 땜납 접합시켰다.
［땜납 접합성의 평가］
기판의 금 전극 상에 플럭스를 도포하여, 최대 260℃의 리플로우 온도에서 땜납 접합하였을 때에, 범프 사이즈의 면적을 100%로 하여, 땜납이 젖어든 면적을 계측하였다. 땜납이 젖어든 면적이, 범프 사이즈의 면적에 대해 50% 이상인 경우를 땜납 접합성이 양호하다고 평가하고, 50% 미만인 경우를 땜납 접합성이 양호하지 않다고 평가하였다. 결과를 하기 표 2 및 표 3에 나타낸다.
［웨이퍼의 치핑］
개편화한 칩을 현미경(100배)으로 관찰하여, 10μm 이상의 치핑이 있는 경우를 「×」라고 평가하고, 10μm 이상의 치핑이 없는 경우를 「○」라고 평가하였다. 결과를 하기 표 2 및 표 3에 나타낸다.
[표 2]
Figure 112018014008871-pct00002
[표 3]
Figure 112018014008871-pct00003
실시예 1~5와 같이, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 가지며, 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08~5.0E+09이고, 접착제층의 두께와 돌기 전극의 높이의 비가 1/30~1/6인 보호 테이프를 이용한 경우, 웨이퍼의 치핑을 억제할 수 있으며, 땜납 접합성도 양호한 것을 알 수 있었다.
특히, 실시예 1, 2와 같이, 경화 후의 접착제층의 저장 전단 탄성률이 1.0E+09~4.0E+09이고, 접착제층의 두께와 돌기 전극의 높이의 비가 1/30~1/10인 보호 테이프를 이용한 경우, 땜납 접합성이 보다 양호한 것을 알 수 있었다.
비교예 1과 같이, 접착제층의 두께와 돌기 전극의 높이의 비가 1/30 미만인 보호 테이프를 이용한 경우, 웨이퍼의 치핑을 억제하는 것이 곤란한 것을 알 수 있었다.
비교예 2와 같이, 접착제층의 두께와 돌기 전극의 높이의 비가 1/6을 초과하는 보호 테이프를 이용한 경우, 땜납 접합성이 양호하지 않은 것을 알 수 있었다.
비교예 3과 같이, 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08 미만인 보호 테이프를 이용한 경우, 웨이퍼의 치핑을 억제하는 것이 곤란한 것을 알 수 있었다.
비교예 4와 같이, 경화 후의 접착제층의 저장 전단 탄성률이 5.0E+09를 초과하는 보호 테이프를 이용한 경우, 땜납 접합성이 양호하지 않은 것을 알 수 있었다.
10: 보호 테이프 11: 접착제층
12: 열가소성 수지층 13: 기재 필름층
21: 웨이퍼 22: 돌기 전극
30: 점착 테이프 31: 점착제층
32: 기재 필름층

Claims (9)

  1. 돌기 전극이 형성된 웨이퍼면에, 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 갖는 보호 테이프를 부착하는 공정과,
    상기 웨이퍼의 상기 보호 테이프 부착면의 반대면을 그라인드하는 공정과,
    상기 웨이퍼의 그라인드면에 점착 테이프를 부착하는 공정과,
    상기 접착제층을 남기고 상기 보호 테이프를 박리하여, 다른 층을 제거하는 공정과,
    상기 점착 테이프가 부착된 웨이퍼를 다이싱하여, 개편(個片)의 반도체 칩을 얻는 공정과,
    상기 다이싱 전에 상기 접착제층을 경화시키는 공정을 가지며,
    상기 경화 후의 접착제층의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa이고,
    상기 부착 전의 보호 테이프의 접착제층의 두께와 상기 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이고,
    상기 접착제층은, 접착제 조성물을 이용하여 형성되어 있으며,
    상기 접착제 조성물은, 막형성 수지와 열경화성 수지와 경화제와 필러를 함유하고, 상기 접착제 조성물 중의 필러의 함유량이 3~35질량%인, 반도체 장치의 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 접착제층은, 접착제 조성물을 이용하여 형성되어 있으며,
    상기 접착제 조성물은, 막형성 수지와 열경화성 수지와 경화제와 필러를 함유하고, 상기 접착제 조성물 중의 필러의 함유량이 25~35질량%인, 반도체 장치의 제조 방법.
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 부착 전의 보호 테이프의 접착제층의 두께가 10~30μm인, 반도체 장치의 제조 방법.
  5. 청구항 1 또는 청구항 3에 있어서,
    상기 돌기 전극의 높이가 100~300μm인, 반도체 장치의 제조 방법.
  6. 청구항 1 또는 청구항 3에 있어서,
    상기 개편의 반도체 칩의 돌기 전극이 땜납 범프이고,
    상기 개편의 반도체 칩과, 플럭스가 부착된 전극을 형성한 기판을 리플로우 노(爐)에서 접합시키는 실장 공정을 더 갖는, 반도체 장치의 제조 방법.
  7. 접착제층과, 열가소성 수지층과, 기재 필름층을 이 순서로 가지며, 돌기 전극이 형성된 웨이퍼면에 상기 접착제층이 부착되는 보호 테이프로서,
    경화 후의 상기 접착제층의 저장 전단 탄성률이 3.0E+08Pa~5.0E+09Pa의 범위이고,
    상기 부착 전의 보호 테이프의 접착제층의 두께와 상기 돌기 전극의 높이의 비(부착 전의 접착제층의 두께/돌기 전극의 높이)가 1/30~1/6이고,
    상기 접착제층은, 접착제 조성물을 이용하여 형성되어 있으며,
    상기 접착제 조성물은, 막형성 수지와 열경화성 수지와 경화제와 필러를 함유하고, 상기 접착제 조성물 중의 필러의 함유량이 3~35질량%인, 보호 테이프.
  8. 삭제
  9. 청구항 7에 있어서,
    상기 접착제층은, 접착제 조성물을 이용하여 형성되어 있으며,
    상기 접착제 조성물은, 막형성 수지와 열경화성 수지와 경화제와 필러를 함유하고, 상기 접착제 조성물 중의 필러의 함유량이 25~35질량%인, 보호 테이프.
KR1020187003904A 2015-10-19 2016-10-18 보호 테이프 및 반도체 장치의 제조 방법 KR102078223B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-205647 2015-10-19
JP2015205647A JP6595296B2 (ja) 2015-10-19 2015-10-19 保護テープ、及び半導体装置の製造方法
PCT/JP2016/080777 WO2017069102A1 (ja) 2015-10-19 2016-10-18 保護テープ、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180058222A KR20180058222A (ko) 2018-05-31
KR102078223B1 true KR102078223B1 (ko) 2020-02-17

Family

ID=58557259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187003904A KR102078223B1 (ko) 2015-10-19 2016-10-18 보호 테이프 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10483148B2 (ko)
JP (1) JP6595296B2 (ko)
KR (1) KR102078223B1 (ko)
CN (1) CN108140570B (ko)
TW (1) TWI747845B (ko)
WO (1) WO2017069102A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114489A (ko) * 2019-02-25 2021-09-23 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7465816B2 (ja) * 2018-12-20 2024-04-11 リンテック株式会社 端子保護用両面テープ及び電磁波シールド膜付き半導体装置の製造方法
US11177156B2 (en) * 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
CN114051647B (zh) * 2020-01-29 2023-02-03 株式会社村田制作所 带电极的无源部件和带电极的无源部件的集合体
CN113514300A (zh) * 2021-07-09 2021-10-19 长鑫存储技术有限公司 半导体结构处理治具及半导体结构处理治具制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2005239884A (ja) 2004-02-26 2005-09-08 Nitto Denko Corp 半導体ウエハ加工用粘着シート
JP2014179377A (ja) 2013-03-13 2014-09-25 Nitto Denko Corp 補強シート及び二次実装半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405246B2 (ja) 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP5318435B2 (ja) 2008-02-29 2013-10-16 日東電工株式会社 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法
JP2012074623A (ja) * 2010-09-29 2012-04-12 Sekisui Chem Co Ltd 半導体加工用接着フィルム及び半導体チップ実装体の製造方法
JP5373736B2 (ja) * 2010-10-28 2013-12-18 信越化学工業株式会社 接着剤組成物及び接着剤シート、半導体装置保護用材料、及び半導体装置
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
US9059240B2 (en) * 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
JP6157890B2 (ja) * 2013-03-26 2017-07-05 日東電工株式会社 アンダーフィル材、封止シート及び半導体装置の製造方法
JP2014210880A (ja) * 2013-04-19 2014-11-13 日東電工株式会社 熱硬化性樹脂組成物及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2005239884A (ja) 2004-02-26 2005-09-08 Nitto Denko Corp 半導体ウエハ加工用粘着シート
JP2014179377A (ja) 2013-03-13 2014-09-25 Nitto Denko Corp 補強シート及び二次実装半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114489A (ko) * 2019-02-25 2021-09-23 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법
KR102588785B1 (ko) 2019-02-25 2023-10-12 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US10483148B2 (en) 2019-11-19
US20180286737A1 (en) 2018-10-04
WO2017069102A1 (ja) 2017-04-27
TWI747845B (zh) 2021-12-01
KR20180058222A (ko) 2018-05-31
TW201727729A (zh) 2017-08-01
CN108140570B (zh) 2022-05-10
JP6595296B2 (ja) 2019-10-23
CN108140570A (zh) 2018-06-08
JP2017079233A (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6347657B2 (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
KR102078223B1 (ko) 보호 테이프 및 반도체 장치의 제조 방법
KR101140512B1 (ko) 열경화형 다이본드 필름
KR102031529B1 (ko) 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법
KR102321668B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
KR101595696B1 (ko) 비전도성 접착필름용 조성물 및 이를 포함하는 비전도성 접착필름
TWI713650B (zh) 熱硬化性接著片、及半導體裝置之製造方法
JP2018098228A (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法
JP4441335B2 (ja) 半導体装置製造用の接着シート、これを用いた半導体装置の製造方法及びそれにより得られる半導体装置
JP2012007103A (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant