CN113514300A - 半导体结构处理治具及半导体结构处理治具制作方法 - Google Patents
半导体结构处理治具及半导体结构处理治具制作方法 Download PDFInfo
- Publication number
- CN113514300A CN113514300A CN202110779766.4A CN202110779766A CN113514300A CN 113514300 A CN113514300 A CN 113514300A CN 202110779766 A CN202110779766 A CN 202110779766A CN 113514300 A CN113514300 A CN 113514300A
- Authority
- CN
- China
- Prior art keywords
- semiconductor structure
- cover plate
- side plate
- preset
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 273
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000227 grinding Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000012778 molding material Substances 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000003795 chemical substances by application Substances 0.000 claims description 12
- 230000013011 mating Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 15
- 238000001514 detection method Methods 0.000 description 6
- 244000137852 Petrea volubilis Species 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910001651 emery Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004848 polyfunctional curative Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
- G01N2001/2866—Grinding or homogeneising
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明实施例属于半导体制造技术领域,具体涉及一种半导体结构处理治具及半导体结构处理治具制作方法。本发明实施例用以解决相关技术中半导体结构容易碎裂的问题。块体包括盖板以及与盖板垂直设置的侧板,侧板与盖板围设成容置腔,容置腔用于容置半导体结构,且盖板和侧板与半导体结构贴合,在进行研磨时,通过砂纸、砂轮等研磨设备研磨由开口伸出的半导体结构;在研磨过程中,半导体结构与侧板和盖板贴合,在盖板和侧板的包覆下半导体结构受力均匀,以免半导体结构碎裂。
Description
技术领域
本发明实施例涉及半导体制造技术领域,尤其涉及一种半导体结构处理治具及半导体结构处理治具制作方法。
背景技术
半导体结构在加工之后,常需要对半导体结构进行检测和分析,以便确定半导体结构的性能。相关技术中,半导体结构包括芯片以及包裹在芯片外的封装外壳,在进行检测和分析时,工作人员需手持半导体结构,将半导体结构按压在砂纸或砂轮等研磨设备上,以将部分封装外壳去除,暴露内部的芯片,进而便于对芯片进行检测。
然而,相关技术中,在对半导体结构进行研磨的过程中,半导体结构容易发生碎裂,影响后续的检测和分析。
发明内容
本发明实施例提供一种半导体结构处理治具及半导体结构处理治具制作方法,用以解决相关技术中半导体结构容易碎裂的问题。
一方面,本发明实施例一种半导体结构处理治具,包括:块体,所述块体包括盖板以及与所述盖板垂直设置的侧板,所述侧板与所述盖板围设成容置腔,所述容置腔用于容置半导体结构,且所述盖板和所述侧板与所述半导体结构贴合。
在一种可实现的方式中,所述侧板远离所述盖板的预设端面与所述盖板之间平行。
在一种可实现的方式中,所述预设端面与所述盖板靠近所述半导体结构的表面之间具有第一距离,所述第一距离小于所述半导体结构沿垂直于所述预设端面方向的厚度。
在一种可实现的方式中,所述预设端面与所述半导体结构内的预设膜层位于同一平面内。
在一种可实现的方式中,所述盖板靠近所述半导体结构的表面上设置有配合槽,所述配合槽用于容置所述半导体结构上的焊球。
在一种可实现的方式中,所述配合槽的槽壁和槽底用于与所述焊球贴合。
在一种可实现的方式中,所述盖板和所述侧板为一体结构。
在一种可实现的方式中,所述盖板和所述侧板均为树脂板。
另一方面,本发明实施例提供一种半导体结构处理治具制作方法,包括:
提供第一半导体结构,所述第一半导体结构具有第一预设表面和与所述第一预设表面相邻的第二预设表面,所述第一预设表面与所述第一半导体结构的延伸方向平行,所述第二预设表面与所述第一半导体结构的延伸方向垂直;
在所述第一预设表面和所述第二预设表面上覆盖成型材料,以形成块体;所述块体包括与所述第一预设表面贴合的盖板、以及与所述第二预设表面贴合的侧板;
分离所述块体和所述第一半导体结构,所述侧板和所述盖板围设成容置槽。
在一种可实现的方式中,分离所述块体和所述第一半导体结构之后,还包括:
提供第二半导体结构;
将所述第二半导体结构放置在所述容置槽内;
研磨所述侧板和所述第二半导体结构,以使所述侧板背离所述盖板的一端形成与所述盖板平行的预设端面;
分离所述块体和所述第二半导体结构。
在一种可实现的方式中,研磨所述侧板和所述第二半导体结构,以使所述侧板背离所述盖板的一端形成与所述盖板平行的所述预设端面包括:
研磨所述侧板和所述半导体结构直至暴露出所述第二半导体结构的预设膜层。
在一种可实现的方式中,在所述第一预设表面和所述第二预设表面上覆盖成型材料之前还包括:
在所述第一预设表面和所述第二预设表面上形成剥离层;所述剥离层用于在分离所述块体和所述第一半导体结构时,促进所述块体与所述第一半导体结构脱离。
在一种可实现的方式中,所述剥离层包括离型剂层。
在一种可实现的方式中,所述成型材料包括树脂。
在一种可实现的方式中,分离所述块体和所述第一半导体结构,所述侧板和所述盖板围设成所述容置槽包括:
对所述成型材料进行固化处理,待所述成型材料未完全固化时,分离所述块体和所述第一半导体结构。
本发明实施例提供的半导体结构处理治具及半导体结构处理治具制作方法中,块体包括盖板以及与盖板垂直设置的侧板,侧板与盖板围设成容置腔,容置腔用于容置半导体结构,且盖板和侧板与半导体结构贴合,在进行研磨时,通过砂纸、砂轮等研磨设备研磨由开口伸出的半导体结构;在研磨过程中,半导体结构与侧板和盖板贴合,在盖板和侧板的包覆下半导体结构受力均匀,以免半导体结构碎裂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种半导体结构处理治具的剖面示意图;
图2为本发明实施例提供的一种半导体结构的剖面示意图;
图3为本发明实施例提供的一种半导体结构处理治具与半导体结构配合的剖面示意图;
图4为本发明实施例提供的一种使用半导体结构处理治具研磨后的半导体结构的剖面示意图;
图5为本发明实施例提供的一种半导体结构处理治具制作方法的流程示意图;
图6为本发明实施例提供的一种第一半导体结构的剖面示意图;
图7为本发明实施例提供的一种在第一半导体结构上形成剥离层的剖面示意图;
图8为本发明实施例提供的一种在第一半导体结构上形成块体的剖面示意图;
图9为本发明实施例提供的一种与第一半导体结构分离后块体的剖面示意图;
图10为本发明实施例提供的一种将第二半导体结构放置在容置槽内的剖面示意图;
图11为本发明实施例提供的一种研磨侧板和第二半导体结构的剖面示意图;
图12为本发明实施例提供的一种与第二半导体结构分离后块体的剖面示意图;
图13为本发明实施例提供的一种将第三半导体结构放置在容置槽内的剖面示意图。
附图标记说明:
10、块体;11、盖板;111、配合槽;12、侧板;121、预设端面;13、容置腔;
20、半导体结构;21、芯片;22、封装外壳;221、第一预设表面;222、第二预设表面;23、焊球;
30、第一半导体结构;31、芯片;32、封装外壳;321、第一预设表面;322、第二预设表面;33、焊球;34、剥离层;
40、第二半导体结构;41、芯片;42、封装外壳;421、预设膜层;43、焊球;
50、待分析半导体结构;51、待加工表面。
具体实施方式
为了清楚理解本申请的技术方案,首先对相关技术的方案进行详细介绍。
为检测和分析半导体结构,需要使半导体结构的内部膜层暴露出来,以便于后续观察。相关技术中,在进行检测和分析时,工作人员需手持半导体结构,将半导体结构按压在砂纸或砂轮等研磨设备上,以将部分封装外壳去除,暴露内部的芯片,进而便于对芯片进行检测。然而,这种在研磨的过程中,由于手持半导体结构不易控制受力,导致半导体结构容易发生碎裂,影响后续的检测和分析。
有鉴于此,本发明实施例提供一种半导体结构处理治具及半导体结构处理治具加工治具的制作方法,半导体结构处理治具包括用于容置半导体结构的容置腔,在进行研磨时,通过砂纸、砂轮等研磨设备研磨由开口伸出的半导体结构;在研磨过程中,半导体结构与侧板和盖板贴合,在盖板和侧板的包覆下半导体结构受力均匀,以免半导体结构碎裂。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
示例性的,半导体结构可以为DRAM(动态随机存储器),其中,DRAM包括晶体管结构以及与晶体管结构连接的电容结构,电容结构用于存储数据,晶体管结构用于实现电容结构内数据的读取或者向电容结构内写入数据;当然,本实施例并不以此为限,本实施例中的半导体结构还可以为其他的结构。
如图1所示,本发明实施例提供的半导体结构处理治具包括块体10,块体10包括盖板11以及与盖板11垂直设置的侧板12。
如图2所示,需要说明的是,半导体结构20具体包括芯片21以及包裹在芯片21外部的封装外壳22,封装外壳22包括覆盖在芯片21的第一预设表面221,以及与第一预设表面221相邻的第二预设表面222,其中,第一预设表面221与芯片21的延伸方向平行,第二预设表面222与芯片21的延伸方向垂直。第一预设表面221具有多个用于连接外部器件的焊球23。
相应的,盖板11的形状应根据第一预设表面221的形状进行相应的设计,以便盖板11能够覆盖在半导体结构20上,且与半导体结构20的第一预设表面221贴合;侧板12围设在盖板11的边缘,以便侧板12能够与半导体结构20的第二预设表面222贴合。
侧板12与盖板11围设成容置腔13,容置腔13用于容置半导体结构20,以便容置腔13能够包覆在半导体结构20的第一预设表面221和第二预设表面222。
参照图3和图4,在使用本实施例提供的半导体结构处理治具工作时,将待分析的半导体结构20放置在容置腔13内,手持块体10,对半导体结构20暴露在容置腔13外的一端进行研磨;在研磨的过程中,通过观察半导体结构20以确定目前研磨的位置,直至研磨位置位于需要进行检测的膜层为止。
本实施例提供的半导体结构处理治具,块体10具有盖板11以及与盖板11垂直设置的侧板12,侧板12与盖板11围设成一端具有开口的容置腔13,半导体结构20容置在容置腔13内,并且侧板12和盖板11与半导体结构20贴合,部分半导体结构20由开口伸出;在进行研磨时,通过砂纸、砂轮等研磨设备研磨由开口伸出的半导体结构20;在研磨过程中,半导体结构20与侧板12和盖板11贴合,在盖板11和侧板12的包覆下半导体结构20受力均匀,以免半导体结构20碎裂。
可选的,侧板12远离盖板11的预设端面121与盖板11之间平行。示例性的,图示位置中,侧板12的预设端面121位于半导体结构处理治具的下端,预设端面121的形状为环状。由于预设端面121平行于盖板11,在使用半导体结构处理治具研磨半导体结构20时,有利于提高半导体结构20的表面平整度,防止半导体结构20被磨偏,从而影响后续半导体结构20的检测和分析。
可选的,预设端面121与盖板11靠近半导体结构20的表面之间具有第一距离L1,第一距离L1小于半导体结构20沿垂直于预设端面121方向的厚度L2。如图1和图2所示,第一距离L1小于厚度L2,便于半导体结构20在与容置腔13贴合时,半导体结构20背离盖板11的一端能够从容置腔13中伸出,在研磨半导体结构20时,能够避免侧板12被研磨,从而能够提高半导体结构20的研磨效率,进一步提高半导体结构20的表面平整度。
需要说明的是,本实施例中,半导体结构20内部具有需要进行检测和分析的一层或者多层内部结构,该内部结构即为半导体结构20的预设膜层。
可选的,合理的设置第一距离L1,可以使预设端面121与半导体结构20内的预设膜层位于同一平面内。在使用该半导体结构处理治具时,研磨半导体结构20从容置腔13伸出的一端,直至半导体结构20的背离盖板11的一端与预设端面121平齐,此时,半导体结构20的背离盖板11的一端暴露出预设膜层,以便后续对预设膜层进行检测和分析。可见,预设端面121与半导体结构20内的预设膜层位于同一平面内,使得预设端面121能够起到定位的作用,进一步提高了半导体结构处理治具的处理效率和制备精度。
可选的,盖板11靠近半导体结构20的表面上设置有配合槽111,配合槽111用于容置半导体结构20上的焊球23。进一步的,配合槽111的槽壁和槽底用于与焊球23贴合。示例性的,盖板11上可以具有多个配合槽111,多个配合槽111相间隔的设置,配合槽111具有用于与焊球23贴合的球形面,球形面的球心位于盖板11的外部,具体的,球形面的结构应根据焊球23的结构进行相应的设计。如图1所示,半导体结构20的焊球23数量例如可以有六个,则盖板11上具有六个配合槽111。
可选的,盖板11和侧板12为一体结构,以便盖板11和侧板12可以一体形成,进而提高盖板11与侧板12之间的连接强度,延长半导体结构处理治具的使用寿命,有利于半导体结构处理治具进行重复使用。
在一种可能的实现方式中,盖板11和侧板12均为树脂板。具体的,盖板11和侧板12可以使用树脂固化后形成一体的结构,制作方式较为简单,制作成本较为低廉。由于树脂材料本身具有良好的强度和韧性,固化后的树脂不易进入半导体结构20的间隙内,有利于防止半导体结构20受到污染,从而进一步提高半导体材料的检测和分析的准确性。
基于上述的实施例的半导体结构处理治具,本发明另一实施例还提供一种半导体结构处理治具制作方法,采用该半导体结构处理治具制作方法能够制作上述的半导体结构处理治具。
如图5所示,本发明实施例提供一种半导体结构处理治具制作方法包括:
步骤S101、提供第一半导体结构,第一半导体结构具有第一预设表面和与第一预设表面相邻的第二预设表面,第一预设表面与第一半导体结构的延伸方向平行,第二预设表面与第一半导体结构的延伸方向垂直。
如图6所示,本实施例中的第一半导体结构30包括芯片31以及包裹在芯片31外部的封装外壳32,封装外壳32包括覆盖在芯片31的第一预设表面321,以及与第一预设表面321相邻的第二预设表面322,其中,第一预设表面321与芯片31的延伸方向平行,第二预设表面322与芯片31的延伸方向垂直。第一预设表面321具有多个用于连接外部器件的焊球33。
本实施例中,参照图7和图8,可选的,在第一预设表面321和第二预设表面322上覆盖成型材料之前的步骤还包括:在第一预设表面321和第二预设表面322上形成剥离层34;剥离层34用于在分离块体10和第一半导体结构30时,促进块体10与第一半导体结构30脱离。形成剥离层34有利于提高块体10的加工效率,并进一步提高块体10的质量。
在一种可能的实现方式中,剥离层34包括离型剂层。本实施例中,离型剂层的材质可以为薄膜型的外离型剂,具体的,离型剂层可以采用喷涂的方式覆盖在第一预设表面321和第二预设表面322,为保证分离效果可以间隔的喷涂多次离型剂,例如可以喷涂2至3次,每次间隔5至10分钟,待离型剂干燥后即可形成离型剂层。
离型剂层能够增加第一预设表面321和第二预设表面322与后续形成的成型材料之间的润滑性,从而防止成型材料在第一预设表面321和第二预设表面322上粘着,以便第一半导体结构30容易从成型材料中脱离,在保证成型材料成型质量,还能够保证第一半导体结构30完好无损。当然在其他一些示例中,离型剂层的材质还可以包括膏状或者蜡状离型剂,能够促进块体10与第一半导体结构30分离即可,在此不做限定。
步骤S102、在第一预设表面和第二预设表面上覆盖成型材料,以形成块体;块体包括与第一预设表面贴合的盖板、以及与第二预设表面贴合的侧板。
继续参照图8,示例性的,盖板11的形状应根据第一预设表面321的形状进行相应的设计,以便盖板11能够覆盖在第一半导体结构30上,且与第一预设表面321贴合;侧板12围设在盖板11的边缘,以便侧板12能够与第二预设表面322贴合。
可选的,成型材料的材质包括树脂,将树脂覆盖在第一预设表面321和第二预设表面322上,以使成型材料形成的块体10为一体结构,从而提高盖板11与侧板12之间的连接强度,延长半导体结构处理治具的使用寿命,有利于半导体结构处理治具进行重复使用。
覆盖成型材料制作块体10的制作方式较为简单,制作成本较为低廉。进一步的,由于树脂材料本身具有良好的强度和韧性,固化后的树脂不易进入半导体结构的间隙内,有利于防止待分析的半导体结构受到污染,从而进一步提高待分析的半导体材料的检测和分析的准确性。
步骤S103、分离块体和第一半导体结构,侧板和盖板围设成容置腔。
如图9所示,需要说明的是,由于块体10是覆盖在第一半导体结构30的表面形成的,在分离块体10和第一半导体结构30以后,块体10的侧板12和盖板11形成能够容置第一半导体结构30的容置腔13,容置腔13的内壁能够与第一半导体结构30的表面贴合。
示例性的,盖板11靠近第一半导体结构30的表面上设置有配合槽111,配合槽111用于容置第一半导体结构30上的焊球33。进一步的,配合槽111的槽壁和槽底用于与焊球33贴合。示例性的,盖板11上可以具有多个配合槽111,多个配合槽111相间隔的设置,配合槽111具有用于与焊球33贴合的球形面,球形面的球心位于盖板11的外部,具体的,球形面的结构应根据焊球33的结构进行相应的设计。如图9所示,第一半导体结构30的焊球33数量例如可以有六个,则盖板11上具有六个配合槽111。
本发明实施例提供的半导体结构处理治具制作方法中,包括:提供第一半导体结构30,第一半导体结构30具有第一预设表面321和与第一预设表面321相邻的第二预设表面322,第一预设表面321与第一半导体结构30的延伸方向平行,第二预设表面322与第一半导体结构30的延伸方向垂直;在第一预设表面321和第二预设表面322上覆盖成型材料,以形成块体10;块体10包括与第一预设表面321贴合的盖板11、以及与第二预设表面322贴合的侧板12;分离块体10和第一半导体结构30,侧板12和盖板11围设成容置腔13。在进行研磨时,通过砂纸、砂轮等研磨设备研磨由开口伸出的半导体结构;在研磨过程中,半导体结构与侧板12和盖板11贴合,在盖板11和侧板12的包覆下半导体结构受力均匀,以免半导体结构碎裂。
可选的,在分离块体10和第一半导体结构30的步骤中,还包括:对成型材料进行固化处理,待成型材料未完全固化时,分离块体10和第一半导体结构30。
在成型材料为树脂的实施例中,在第一半导体结构30上覆盖树脂以后,需要先对树脂材料进行固化,以确保树脂材料能够形成块体10,并在树脂材料没有完全固化时,分离块体10和第一半导体结构30,能够防止块体10附着在第一半导体结构30上,便于两者分离。
进一步的,在块体10与第一半导体结构30分离以后,需要将树脂材料继续硬化,进一步提高块体10的硬度与强度,使块体10成为半导体结构处理治具,也有利于后续对块体10进行加工,延长块体10的使用寿命,有利于半导体结构处理治具进行重复使用。具体的,树脂材质例如可以为环氧树脂,可以将环氧树脂和硬化剂进行混合,将混合材料进行烘烤以促进固化,混合材料中环氧树脂与硬化剂的比值例如可以为2:1,烘烤温度例如可以为50摄氏度,烘烤时间例如可以为2小时,从而进一步提高块体10的固化时间,缩短块体10的成型效率。
可选的,本实施例中,在分离块体10和第一半导体结构的步骤之后,还包括:提供第二半导体结构40。
由于块体10在第一半导体结构的表面形成,为提高后续块体10的加工精度,需要取用未使用过的第二半导体结构40进行后续的加工。
如图10所示,需要说明的是,第二半导体结构40的形状与第一半导体结构的形状相同。第二半导体结构40包括芯片41以及包裹在芯片41外部的封装外壳42,封装外壳42靠近盖板11的一面具有多个用于连接外部器件的焊球43。
继续参照图10,本实施例中,在提供第二半导体结构40以后,还包括:将第二半导体结构40放置在容置腔13内,以便将第二半导体结构40与块体10配合,方便后续以第二半导体结构40为标准,对块体10进行加工。
本实施例中,在将第二半导体结构40放置在容置腔13内以后,还包括:研磨侧板12和第二半导体结构40,以使侧板12背离盖板11的一端形成与盖板11平行的预设端面121。
参照图11,本实施例中,侧板12远离盖板11一端具有预设端面121,预设端面121与盖板11之间平行。示例性的,图示位置中,侧板12的预设端面121位于半导体结构处理治具的下端,预设端面121的形状为环状。由于预设端面121平行于盖板11,在使用半导体结构处理治具研磨半导体结构时,有利于提高半导体结构的表面平整度,防止半导体结构被磨偏,从而影响后续半导体结构的检测和分析。
可选的,本实施例中,研磨侧板12和第二半导体结构40,以使侧板12背离盖板11的一端形成与盖板11平行的预设端面121包括:研磨侧板12和第二半导体结构40直至暴露出第二半导体结构40的预设膜层421。
需要说明的是,本实施例中,第二半导体结构40内部具有需要进行检测和分析的一层或者多层内部结构,该内部结构即为半导体结构的预设膜层421。
可选的,预设端面121与第二半导体结构40内的预设膜层421位于同一平面内。在使用该半导体结构处理治具时,研磨第二半导体结构40从容置腔13伸出的一端,直至第二半导体结构40的背离盖板11的一端与预设端面121平齐,此时,第二半导体结构40的背离盖板11的一端暴露出预设膜层421,以便后续对预设膜层421进行检测和分析。可见,预设端面121与第二半导体结构40内的预设膜层421位于同一平面内,使得预设端面121能够起到定位的作用,进一步提高了半导体结构处理治具的处理效率和制备精度。
在其他可能的实现方式中,为使半导体结构放置在容置腔13后,一部分半导体结构能够从容置腔13中伸出,也可以在覆盖成型材料时,使成型材料在第二预设表面上的投影位于第二预设表面内部,也即,使得预设端面121与盖板11靠近半导体结构的表面之间距离L1小于第一半导体结构沿垂直于预设端面121方向的厚度。进一步的,还可以通过在覆盖成型材料时,控制预设端面121与盖板11靠近半导体结构的表面之间距离L1,使得在块体10与半导体结构配合时,预设端面121与待分析的膜层平齐。
如图12所示,本实施例中,在研磨侧板12和第二半导体结构40之后,还包括:分离块体10和第二半导体结构40,以形成半导体结构处理治具。
如图13所示,在使用该半导体结构处理治具进行操作时,需要将待分析半导体结构50放置在半导体结构处理治具的容置腔13内,半导体结构的待加工表面51背离盖板11的一端,且从容置腔13中伸出,手持半导体结构处理治具研磨待加工表面51,直到待分析半导体结构50背离盖板11的一端与预设端面121平齐,此时,待分析半导体结构50背离盖板11的一端暴露出待分析的膜层。后续,工作人员可以对暴露出的膜层进行检测和分析。
值得说明的是,该半导体结构处理治具能够重复使用,在处理完一个半导体结构以后,使处理后的半导体结构与块体10分离后,将下一个待处理的半导体结构放置在容置腔13内进行研磨即可,有利于提高半导体结构处理操作的经济性。
本领域技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种半导体结构处理治具,其特征在于,包括:块体,所述块体包括盖板以及与所述盖板垂直设置的侧板,所述侧板与所述盖板围设成容置腔,所述容置腔用于容置半导体结构,且所述盖板和所述侧板与所述半导体结构贴合。
2.根据权利要求1所述的半导体结构处理治具,其特征在于,所述侧板远离所述盖板的预设端面与所述盖板之间平行。
3.根据权利要求2所述的半导体结构处理治具,其特征在于,所述预设端面与所述盖板靠近所述半导体结构的表面之间具有第一距离,所述第一距离小于所述半导体结构沿垂直于所述预设端面方向的厚度。
4.根据权利要求3所述的半导体结构处理治具,其特征在于,所述预设端面与所述半导体结构内的预设膜层位于同一平面内。
5.根据权利要求1-4任一项所述的半导体结构处理治具,其特征在于,所述盖板靠近所述半导体结构的表面上设置有配合槽,所述配合槽用于容置所述半导体结构上的焊球。
6.根据权利要求5所述的半导体结构处理治具,其特征在于,所述配合槽的槽壁和槽底用于与所述焊球贴合。
7.根据权利要求1-4任一项所述的半导体结构处理治具,其特征在于,所述盖板和所述侧板为一体结构。
8.根据权利要求7所述的半导体结构处理治具,其特征在于,所述盖板和所述侧板均为树脂板。
9.一种半导体结构处理治具制作方法,其特征在于,包括:
提供第一半导体结构,所述第一半导体结构具有第一预设表面和与所述第一预设表面相邻的第二预设表面,所述第一预设表面与所述第一半导体结构的延伸方向平行,所述第二预设表面与所述第一半导体结构的延伸方向垂直;
在所述第一预设表面和所述第二预设表面上覆盖成型材料,以形成块体;所述块体包括与所述第一预设表面贴合的盖板、以及与所述第二预设表面贴合的侧板;
分离所述块体和所述第一半导体结构,所述侧板和所述盖板围设成容置槽。
10.根据权利要求9所述的半导体结构处理治具制作方法,其特征在于,分离所述块体和所述第一半导体结构之后,还包括:
提供第二半导体结构;
将所述第二半导体结构放置在所述容置槽内;
研磨所述侧板和所述第二半导体结构,以使所述侧板背离所述盖板的一端形成与所述盖板平行的预设端面;
分离所述块体和所述第二半导体结构。
11.根据权利要求10所述的半导体结构处理治具制作方法,其特征在于,研磨所述侧板和所述第二半导体结构,以使所述侧板背离所述盖板的一端形成与所述盖板平行的所述预设端面包括:
研磨所述侧板和所述半导体结构直至暴露出所述第二半导体结构的预设膜层。
12.根据权利要求9所述的半导体结构处理治具制作方法,其特征在于,在所述第一预设表面和所述第二预设表面上覆盖成型材料之前还包括:
在所述第一预设表面和所述第二预设表面上形成剥离层;所述剥离层用于在分离所述块体和所述第一半导体结构时,促进所述块体与所述第一半导体结构脱离。
13.根据权利要求12所述的半导体结构处理治具制作方法,其特征在于,所述剥离层包括离型剂层。
14.根据权利要求9所述的半导体结构处理治具制作方法,其特征在于,所述成型材料包括树脂。
15.根据权利要求9所述的半导体结构处理治具制作方法,其特征在于,分离所述块体和所述第一半导体结构,所述侧板和所述盖板围设成所述容置槽包括:
对所述成型材料进行固化处理,待所述成型材料未完全固化时,分离所述块体和所述第一半导体结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110779766.4A CN113514300A (zh) | 2021-07-09 | 2021-07-09 | 半导体结构处理治具及半导体结构处理治具制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110779766.4A CN113514300A (zh) | 2021-07-09 | 2021-07-09 | 半导体结构处理治具及半导体结构处理治具制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113514300A true CN113514300A (zh) | 2021-10-19 |
Family
ID=78067162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110779766.4A Pending CN113514300A (zh) | 2021-07-09 | 2021-07-09 | 半导体结构处理治具及半导体结构处理治具制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113514300A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005038980A (ja) * | 2003-07-18 | 2005-02-10 | Casio Comput Co Ltd | 半導体装置の製造方法 |
US20060046433A1 (en) * | 2004-08-25 | 2006-03-02 | Sterrett Terry L | Thinning semiconductor wafers |
TW200733217A (en) * | 2006-02-24 | 2007-09-01 | Advanced Semiconductor Eng | Method for grinding wafer |
CN101150059A (zh) * | 2007-10-31 | 2008-03-26 | 日月光半导体制造股份有限公司 | 晶圆薄化方法 |
CN106971952A (zh) * | 2016-01-13 | 2017-07-21 | 中芯国际集成电路制造(天津)有限公司 | 半导体器件失效分析样品及其制备方法、失效分析方法 |
CN108140570A (zh) * | 2015-10-19 | 2018-06-08 | 迪睿合株式会社 | 保护带和半导体装置的制造方法 |
CN208588600U (zh) * | 2018-07-28 | 2019-03-08 | 中国石油天然气集团有限公司 | 一种金属试样磨样夹持装置 |
CN110235259A (zh) * | 2017-02-02 | 2019-09-13 | 西铁城电子株式会社 | Led封装体及其制造方法 |
CN112378693A (zh) * | 2020-11-30 | 2021-02-19 | 青岛歌尔微电子研究院有限公司 | 芯片焊垫的切片方法 |
CN113008643A (zh) * | 2021-03-12 | 2021-06-22 | 苏试宜特(深圳)检测技术有限公司 | 芯片上方叠层封装的去除方法 |
-
2021
- 2021-07-09 CN CN202110779766.4A patent/CN113514300A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005038980A (ja) * | 2003-07-18 | 2005-02-10 | Casio Comput Co Ltd | 半導体装置の製造方法 |
US20060046433A1 (en) * | 2004-08-25 | 2006-03-02 | Sterrett Terry L | Thinning semiconductor wafers |
TW200733217A (en) * | 2006-02-24 | 2007-09-01 | Advanced Semiconductor Eng | Method for grinding wafer |
CN101150059A (zh) * | 2007-10-31 | 2008-03-26 | 日月光半导体制造股份有限公司 | 晶圆薄化方法 |
CN108140570A (zh) * | 2015-10-19 | 2018-06-08 | 迪睿合株式会社 | 保护带和半导体装置的制造方法 |
CN106971952A (zh) * | 2016-01-13 | 2017-07-21 | 中芯国际集成电路制造(天津)有限公司 | 半导体器件失效分析样品及其制备方法、失效分析方法 |
CN110235259A (zh) * | 2017-02-02 | 2019-09-13 | 西铁城电子株式会社 | Led封装体及其制造方法 |
CN208588600U (zh) * | 2018-07-28 | 2019-03-08 | 中国石油天然气集团有限公司 | 一种金属试样磨样夹持装置 |
CN112378693A (zh) * | 2020-11-30 | 2021-02-19 | 青岛歌尔微电子研究院有限公司 | 芯片焊垫的切片方法 |
CN113008643A (zh) * | 2021-03-12 | 2021-06-22 | 苏试宜特(深圳)检测技术有限公司 | 芯片上方叠层封装的去除方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110003433A1 (en) | Manufacturing method of semiconductor device | |
JP3456462B2 (ja) | 半導体装置及びその製造方法 | |
JP6315859B2 (ja) | 撮像装置、半導体装置および撮像ユニット | |
US20180033781A1 (en) | Methods of manufacturing multi-die semiconductor device packages and related assemblies | |
US20100314746A1 (en) | Semiconductor package and manufacturing method thereof | |
CN107808857B (zh) | 芯片封装结构及其制造方法 | |
US9673121B2 (en) | Carrierless chip package for integrated circuit devices, and methods of making same | |
CN1329970C (zh) | 半导体器件的制造方法 | |
KR900006485B1 (ko) | 집적회로 칩캐리어의 제조방법 및 그 제조방법에 사용하는 작업대 | |
US20180068896A1 (en) | Method of fabricating electronic package | |
US9768067B2 (en) | Chip package and manufacturing method thereof | |
CN113514300A (zh) | 半导体结构处理治具及半导体结构处理治具制作方法 | |
CN114730716A (zh) | 适于组装到电线元件的功能芯片的制造方法 | |
US20180313697A1 (en) | Process monitoring device | |
US9721911B2 (en) | Chip package and manufacturing method thereof | |
CN116026664A (zh) | 一种对封装芯片进行截面研磨分析和开封分析的方法 | |
US8217508B2 (en) | Method of packaging integrated circuit devices using preformed carrier | |
US20200229742A1 (en) | A diagnostic sensor | |
JP3921946B2 (ja) | セラミック電子部品の製造方法 | |
US20030232580A1 (en) | Method of machining silicon wafer | |
US20130168868A1 (en) | Semiconductor stack structure and fabrication method thereof | |
CN114147624A (zh) | 一种用于化学机械研磨设备的研磨头的挡圈 | |
CN113856953A (zh) | 喷涂治具装置及喷涂方法 | |
WO2020068738A1 (en) | Methods of thinning silicon on epoxy mold compound for radio frequency (rf) applications | |
US20100167469A1 (en) | Resin sealing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |