JP6315859B2 - 撮像装置、半導体装置および撮像ユニット - Google Patents

撮像装置、半導体装置および撮像ユニット Download PDF

Info

Publication number
JP6315859B2
JP6315859B2 JP2017019401A JP2017019401A JP6315859B2 JP 6315859 B2 JP6315859 B2 JP 6315859B2 JP 2017019401 A JP2017019401 A JP 2017019401A JP 2017019401 A JP2017019401 A JP 2017019401A JP 6315859 B2 JP6315859 B2 JP 6315859B2
Authority
JP
Japan
Prior art keywords
imaging
chip
resin
sealing member
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017019401A
Other languages
English (en)
Other versions
JP2017103478A (ja
Inventor
紀幸 藤森
紀幸 藤森
考俊 五十嵐
考俊 五十嵐
和洋 吉田
和洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JP2017103478A publication Critical patent/JP2017103478A/ja
Application granted granted Critical
Publication of JP6315859B2 publication Critical patent/JP6315859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/52—Elements optimising image sensor operation, e.g. for electromagnetic interference [EMI] protection or temperature control by heat transfer or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

本発明は、ＷＬ−ＣＳＰ法により製造される撮像装置、半導体装置および撮像ユニットに関する。
半導体装置の小型化のため、チップサイズパッケージ（ＣＳＰ）法が用いられている。ＣＳＰでは、第１の主面に半導体回路部が形成された半導体チップに、第２の主面に到達する貫通配線が形成され、第２の主面の外部接続端子が配線板と接続される。
ここで、小型の撮像装置では、半導体回路部である受光部が形成された撮像チップの第１の主面には受光部を保護する透明支持部材が接合されている。複数の撮像装置を一括して作製するために、ウエハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）法が用いられている。ＷＬ−ＣＳＰでは、複数の受光部が形成された撮像チップ基板と透明支持基板とが接着層を介して接着された接合ウエハの状態で貫通配線形成等の加工がされた後に、個々の撮像装置に個片化される。
しかし、従来のＷＬ−ＣＳＰでは、撮像チップ基板の撮像チップの歩留まりが低い場合には、不良受光部のある撮像チップも撮像装置として加工されるため、製造コストが増大する。また、半導体ウエハの大口径化に伴い、加工設備も全て大口径に対応する必要があり、設備投資費が増大し製造コストが増大するため、生産性が低下する。
また、従来のＷＬ−ＣＳＰ法で製造された撮像装置は、半導体からなる撮像チップおよび接着層が、側面に露出している。このため撮像装置の側面に金属部材が接触するとノイズが発生したりするおそれがあった。また接着層によっては、耐湿性が不十分なため、接着面で剥離が生じたり、変色したりするおそれがあった。すなわち、従来のＷＬ−ＣＳＰで製造された撮像装置は、信頼性が高くはない場合があった。
なお、日本国特開２０１１−２４３５９６号公報には、シリコンウエハの実装面に実装した半導体チップを封止樹脂で封止した後に、シリコンウエハを実装面と反対面から研磨加工等を行い、さらに個々のパッケージ部品に個片化するＣＳＰ法によるパッケージ部品の製造方法が開示されている。
すなわち、上記製造方法では、半導体チップは加工されず、シリコンウエハが加工され半導体チップのインターポーザーとなる。
ＷＬ−ＣＳＰ法で製造された撮像装置は超小型であるため、内視鏡の挿入部の先端部に配設するのに、特に適している。
しかし、内視鏡の先端部は、消毒／滅菌工程等において、高温高湿度に曝される。このため、撮像装置の撮像チップの封止部材に透湿度が良くない樹脂を用いた場合には、撮像装置の信頼性を確保することは容易ではない。例えば、封止樹脂を介して水分が侵入すると、受光部と透明支持部材との間に透明接着層がある場合には、接着層が変質して局所的に不透明になり撮像画像に映り込んでしまうおそれがある。また、受光部と透明支持部材との間に、空気または不活性ガスからなるエアギャップがある場合には、エアギャップ内に浸入した水分が結露して、やはり撮像画像に映り込んでしまうおそれがある。
本発明の実施形態は、信頼性の高い撮像装置、信頼性の高い半導体装置および信頼性の高い撮像ユニットを提供することを目的とする。
本発明の実施形態の撮像装置は、受光部および前記受光部の周囲に形成された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する撮像チップと、前記撮像チップよりも平面視寸法が大きい透明な支持基板部と、前記撮像チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、前記撮像チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる封止部材と、を具備し、前記撮像チップとの前記支持基板部との接着面の外周部に額縁状の段差部が形成され、前記透明な樹脂が前記段差部にも配設されている。
また、別の実施形態の半導体装置は、半導体回路部および前記半導体回路部の周囲に形成された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する半導体チップと、前記半導体チップよりも平面視寸法が大きい透明な支持基板部と、前記半導体チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、前記半導体チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる封止部材と、を具備し、外周部を隙間無く囲む切り欠き部があり、前記切り欠き部が、前記支持基板部の外周に配設された前記接着層の前記樹脂と、前記支持基板部および前記半導体チップの外周に配設された前記封止部材の前記樹脂と、により充填されている。
さらに別の実施形態の撮像ユニットは、受光部と前記受光部と接続された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する撮像チップと、前記撮像チップよりも平面視寸法が大きい透明な支持基板部と、前記撮像チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、前記撮像チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる第１の封止部材と、を具備する撮像装置と、被写体像を前記受光部に結像するレンズユニットと、前記外部接続端子と配線板を介して接続された信号ケーブルと、前記撮像装置と前記配線板とが第２の封止部材により封止され収容された、金属材料からなるシールドケースと、を具備し、前記シールドケースの内面の平面視寸法と前記第１の封止部材の前記外周平面視寸法とが等しく、前記シールドケースが前記撮像装置の全外周を密着して覆っている。
第１実施形態の撮像装置の断面図である。 第１実施形態の撮像装置の製造方法を説明するための斜視図である。 第１実施形態の撮像装置の製造方法を説明するためのフローチャートである。 第１実施形態の撮像装置の透明基板の平面図および部分拡大図である。 第１実施形態の撮像装置の撮像チップの斜視図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の変形例１の撮像装置の断面図である。 第１実施形態の変形例２の撮像装置の断面図である。 第１実施形態の変形例３の撮像装置の製造方法を説明するための断面図である。 第１実施形態の変形例３の撮像装置の断面図である。 第１実施形態の変形例４の撮像装置の断面図である。 第２実施形態の撮像装置の断面図である。 図１２のＸＩＩＩ−ＸＩＩＩ線に沿った断面図である。 第２実施形態の変形例１の撮像装置の断面図である。 第２実施形態の変形例２の撮像装置の断面図である。 第２実施形態の変形例３の撮像装置の断面図である。
＜実施形態＞
図１に示すように、半導体装置である撮像装置１０は、撮像チップ（イメージャチップ）３０と、支持基板部（透明平板部）であるカバーガラス２０と、が、透明樹脂からなる接着層４１を介して接着されている。撮像チップ３０の第１の主面３０ＳＡには、半導体回路部である受光部３１が形成されており、さらに、第１の主面３０ＳＡの受光部３１の周囲には、受光部３１と配線（不図示）により接続された複数の電極パッド３２が形成されている。そして、電極パッド３２は、貫通配線３３を介して、第２の主面３０ＳＢの外部接続電極３４および外部接続端子３５と接続されている。すなわち、複数の電極パッド３２は、受光部３１へ電力を供給するとともに、受光部３１との間で入出力信号を送受信する。さらに、撮像チップ３０の外周部および接着層４１の外周部は、封止部材４２により隙間なく覆われている。
絶縁層４３は、貫通ビアの壁面を覆うことで撮像チップ３０の母材であるシリコンと貫通配線３３とを絶縁するだけでなく、封止部材４２の表面および撮像チップ３０の第２の主面３０ＳＢを覆い保護している。さらに、第２の主面３０ＳＢの外部接続端子形成領域以外は、絶縁層４３および保護層４４により覆われている。
すなわち、撮像装置１０では、カバーガラス２０の平面視寸法（外寸）は、撮像チップ３０の平面視寸法（外寸）よりも大きい。これは、図２に示すように、撮像装置１０が、複数の撮像チップ３０を接着層４１を介してカバーガラス２０となる透明支持基板であるガラスウエハ２０Ｗに所定間隔だけ離して接着された接合ウエハ４０Ｗの切断（個片化）により作製されているためである。後述するように、ガラスウエハ２０Ｗには、それぞれの撮像チップ３０を所定位置に配置するためのアライメントマーク２１が形成されている。すなわち、ガラスウエハ２０Ｗは、透明であるため、アライメントマーク２１形成面の反対面から、アライメントマーク（第１のアライメントマーク）２１と、撮像チップ３０のアライメントマーク（第２のアライメントマーク）３６（図５参照）の位置合わせができる。
次に、図３（Ａ）および図３（Ｂ）のフローチャートに従い、実施形態の撮像装置１０の製造方法を詳細に説明する。
＜ステップＳ１０＞ガラスウエハ作製工程
図４に示すように、透明支持基板であるガラスウエハ２０Ｗに、撮像チップ３０を所定位置に配置するためのアライメントマーク２１が形成される。なお、図４には、説明のため、撮像チップ配置領域３０Ｓを破線で示している。切断されカバーガラス２０となるガラスウエハ２０Ｗは、撮像する光の波長帯域において透明であればよく、例えば、ホウケイ酸ガラス、石英ガラス、または単結晶サファイア等を用いる。
なお、アライメントマーク２１形成時に、同時に、アライメントマーク２２およびアライメントマーク２３が形成される。アライメントマーク２２は個片化のときのダイシング用であり、アライメントマーク２３は撮像チップ３０の貫通配線３３形成等の加工用である。アライメントマーク２１等は、例えば、全面にＡｌ等からなる金属層を成膜したのちに、フォトリソグラフィによりパターニングすることにより形成される。正確な位置決めのためには、それぞれのアライメントマークは、１回の位置決め処理用に２個あることが好ましい。なお、アライメントマーク２１等は、ガラスウエハ２０Ｗを部分的にエッチングすることにより形成してもよい。
なお、以降の工程において加工されない、ガラスウエハ２０Ｗの裏面（アライメントマーク２１形成面の反対面）をフォトレジストなどによって覆うことにより保護してもよい。
＜ステップＳ１１＞撮像チップ作製工程
シリコンウエハ等の半導体ウエハの第１の主面３０ＳＡに、公知の半導体プロセスにより、複数の半導体回路部である受光部３１と、それぞれの受光部３１と接続された複数の電極パッド３２と、複数のアライメントマーク３６と、が形成されることで、撮像チップ基板３０Ｗ（図２参照）が作製される。そして、撮像チップ基板（半導体チップ基板）３０Ｗが切断により個片化されることで、図５に示す複数の撮像チップ（半導体チップ）３０が作製される。
製作しようとする撮像装置の形態および仕様等に応じて、撮像チップ基板およびガラスウエハ２０Ｗのサイズは、使用可能な製造設備等に合わせて選択される。また、撮像チップ基板とガラスウエハ２０Ｗを、異なるサイズとすることもできる。例えば、大口径の１２インチ（３００ｍｍ）φ、または、さらに大きい基板で形成された撮像チップであっても、個片化した個々の撮像チップ３０を８インチ（２００ｍｍ）φのガラスウエハ２０Ｗに再配列（接着）して加工を行うことで、大口径ウエハ対応の設備等を用いることなく、８インチ（２００ｍｍ）φ用の設備で製造することが可能となる。さらに、設備および装置等に応じて、例えば８インチ（２００ｍｍ）φの撮像チップ基板と６インチ（１５０ｍｍ）角のガラスウエハ２０Ｗという異なる形状の基板およびウエハを用いてもよい。このように、使用可能な製造設備等（製造装置、治具および工具等）に適した大きさまたは形状の、撮像チップ基板およびガラスウエハ２０Ｗを使用できるので、現有設備等を有効に活用して撮像装置を製造することが可能となる。
また、以降の工程では、検査工程で良品と判断された撮像チップ３０だけが使用される。すなわち、良品ではない「不良チップ」は以降の工程において使用されることがないので、撮像チップ基板３０Ｗの撮像チップ３０の歩留まりが低い場合であっても、再配列され再加工されて得られる撮像チップの歩留まり低下につながることはない。なお、撮像チップの良否を判断する検査は、個片化された状態の個々の撮像チップ３０毎に行ってもよいが、作業効率上、基板３０Ｗの状態で行うのが好ましい。
アライメントマーク３６は、ガラスウエハ２０Ｗのアライメントマーク２１と対応している。図５に示すように、アライメントマーク３６は、撮像チップ３０の中心をはさんで対向する外周部に、それぞれ形成されていることが好ましい。ガラスウエハ２０Ｗと撮像チップ３０とに、それぞれアライメントマークを形成しておくことで、実装装置を用いて高精度に自動で撮像チップ３０の搭載ができる。
また、撮像チップ３０の第１の主面３０ＳＡの外周部には、段差部３７が形成されている。段差部３７は、撮像チップ基板３０Ｗをステップカットにてダイシングすることで作製される。段差部３７がある撮像チップ３０は、ガラスウエハ２０Ｗとの接着時に接着剤４１Ｌの撮像チップ３０の外側への広がり（フィレット）を防止するために、隣接チップとの間隔Ｌを小さくできる。また、受光部３１の上に、マイクロレンズ群が配設されていてもよい。
＜ステップＳ１２＞接着工程
図６Ａに示すように、複数の撮像チップ３０が、ガラスウエハ２０Ｗに、所定の間隔Ｌだけ離して接着され接合ウエハ４０Ｗが作製される。すなわち、撮像チップ基板３０Ｗに所定の配列条件で形成された複数の撮像チップ３０が、切断後に、今度はガラスウエハ２０Ｗに再配列される。
間隔Ｌは、後述するダイシング工程にて用いるダイシングブレードの厚みよりも長い必要がある。しかし、間隔Ｌが長すぎると、１枚のガラスウエハ２０Ｗから作製できる撮像装置の数が少なくなると同時に、後述する封止部材充填工程において封止部材の体積が大きくなり、硬化収縮応力が大きくなることでクラックが生じやすくなる。このため、間隔Ｌは、ダイシングブレードの厚みよりも少し長い１５μｍ以上５００μｍ以下が好ましい。
また、間隔Ｌは全ての撮像チップ３０の間で一定とすることにより、後述の封止部材充填工程において、作業性を良くできるとともに、封止部材を均一に充填することが可能となり、硬化収縮応力の不均一によるクラックを防ぐことができる。
例えば、最初に、液体状の接着剤４１Ｌが、ガラスウエハ２０Ｗの撮像チップ配置領域３０Ｓの５箇所に適量が塗布される。撮像チップ配置領域３０Ｓは、対角線上に配置されている２つのアライメントマーク２１により把握可能である。塗布方法としては、例えば、ディスペンサの先端ノズルから溶液を押し出して塗布するディスペンス法を用いる。
接着剤４１Ｌは、透明性が高い（例えば可視波長での透過率が９０％以上）、接着力が強い、および後工程における熱等により劣化しない、などの特性を満足する、ＢＣＢ（ベンゾシクロブテン)樹脂、エポキシ系樹脂、またはシリコーン系樹脂等を用いる。
そして、例えば、フリップチップボンダを用いて、ガラスウエハ２０Ｗの第１のアライメントマーク２１と、撮像チップ３０の第１の主面３０ＳＡの第２のアライメントマーク３６と、が位置合わせされた状態で、撮像チップ３０がガラスウエハ２０Ｗに接着される。第１のアライメントマーク２１と第２のアライメントマーク３６とは位置合わせしやすいように設定されている。例えば、図４に示すように第１のアライメントマーク２１は十字形であり、図５に示すように第２のアライメントマーク３６は、４つの矩形からなる。
なお、それぞれの撮像チップ専用のアライメントマークを形成しないで、ガラスウエハ２０Ｗに基準マークを形成しておき、基準マークをもとに、所定のピッチで撮像チップ３０を配置してもよい。このような方法を用いるとスループットを上げることができる。また、第２のアライメントマーク３６に替えて、撮像チップ３０に形成された電極パッド３２等のパターンを用いて位置合わせを行ってもよい。
液状の接着剤４１Ｌは、アライメントマークが位置合わせされた状態で、硬化され、接着層４１となる。ウエハ状の押さえ冶具により、撮像チップの第２の主面を所定の圧力で押圧しながら完全硬化させると、撮像チップの主面とガラスウエハ２０Ｗの主面との平行度が高くなる。
接着剤４１Ｌの硬化方法も、所望の特性を満足すれば、樹脂に応じて、熱硬化法、ＵＶ硬化法、ＵＶ硬化法＋熱硬化法、ＵＶ硬化法＋湿気硬化法、または、常温硬化法等のいずれでもよい。加熱部またはＵＶ照射部等の接着剤４１Ｌの硬化手段を備えたフリップチップボンダを用いることで、撮像チップ３０の所定位置への配置と、接着剤４１Ｌの硬化とを同時に行うことができる。
なお、フリップチップボンダにより接着剤４１Ｌを完全硬化してもよいが、急速な硬化により、ボイドが生じやすい接着剤４１Ｌの場合には注意が必要である。この場合には、例えば、フリップチップボンダによる硬化は、所定位置に配設した撮像チップ３０が移動して位置ずれを起こさない程度の半硬化とし、ガラスウエハ２０Ｗに複数の撮像チップ３０を配設した後に、一括して接着剤４１Ｌを完全硬化し接着層４１とすることが好ましい。
＜ステップＳ１３＞封止部材充填工程
図６Ｂに示すように、ガラスウエハ２０Ｗの上に、配設された複数の撮像チップ３０の間に、例えばディスペンス法により充填された液状の封止樹脂４２Ｌが硬化されて封止部材４２となる。ディスペンス法に替えて封止樹脂４２Ｌを隙間に流し込んでもよい。
複数の撮像チップ３０の配置間隔Ｌを１５μｍ以上５００μｍ以下とすることで、複数の撮像チップ３０の間に毛細管現象により封止部材を充填できる。なお、複数の撮像チップ３０の頂点が対峙する領域は、封止樹脂４２Ｌを充填したときに高さ（厚さ）が低くなりやすい。このため、封止樹脂を一度硬化させた後、複数の撮像チップ３０の頂点が対峙する部分にだけ封止樹脂を再度、塗布しても良い。
封止部材４２は、撮像装置１０の耐湿性向上のために透湿度が低く、また、後工程における熱またはプラズマにより劣化しにくいことが好ましく、例えば、ＢＣＢ樹脂またはポリイミド等を用いる。なお、封止部材４２は接着層４１と同じものでもよいし、異なる材料でもよい。
また、封止部材４２は、外光が受光部に入射するのを防止する遮光部材の機能を有することが好ましい。このためには、封止部材４２は接着層４１と同じ樹脂であっても、染料または黒色系顔料等の遮光材料を混合して用いることが好ましい。なお、封止部材４２は絶縁体である必要があるので、顔料等を用いる場合には非導電性材料が用いられる。
封止部材４２の厚さ、すなわち充填する高さは、ステップＳ１４で薄厚化した後の撮像チップ３０の厚さよりも大きければよい。すなわち、封止部材４２は、薄厚化加工前の複数の撮像チップ３０の間の空間を完全に充填している必要はない。逆に、封止部材４２が、撮像チップ３０の間の空間から、はみ出していてもよい。
なお、封止樹脂４２Ｌの硬化時の収縮応力によるクラック発生防止のために、封止樹脂４２Ｌの硬化においては急加熱、急冷却を行わないことが好ましい。また、ボイド発生防止のためには、硬化前に真空中で脱泡したり、真空中で硬化したりすることが好ましい。
なお、封止部材４２としては、硬化された液状の樹脂に限られるものではない。例えば、シート状の樹脂部材を、真空熱プレスまたは真空ラミネートによって撮像チップ３０を埋め込みながら撮像チップ３０の間の空間を充填した後に、硬化してもよい。
＜ステップＳ１４＞撮像チップ加工工程
撮像チップ加工サブルーチンを、図３（Ｂ）に示す。
＜ステップＳ２０＞厚さ減少加工工程
図６Ｃに示すように、接合ウエハ４０Ｗが薄厚化されることで、撮像チップ接着面（第２の主面３０ＳＢ）側が平坦化される。すなわち、第２の主面３０ＳＢ側からバックグラインド工程とＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程とが行われる。
バックグラインド工程では、バックグラインディングホイールと呼ばれるダイヤモンドホイールが用いられる。ＣＭＰ工程は、バックグラインド処理により研削された表面の表面粗さを小さくするために行われる。
なお、封止部材充填後の接合ウエハ４０Ｗの表面の凹凸が大きい場合は、バックグラインド工程の前に別の手段による前処理を行うことが好ましい。例えば前処理として、撮像チップ３０の間からはみ出した封止部材４２が刃物により削られる。
なお、バックグラインド工程およびＣＭＰ工程によって、封止部材４２の表面の中央部が凹となるディッシングが生じることがある。しかし、凹部分はダイシング工程において除去されるため、問題とはならない。
薄厚化後の接合ウエハ４０Ｗの撮像チップ３０の第２の主面３０ＳＢと封止部材４２の表面とは、平坦面を形成している。このため、薄厚化された接合ウエハ４０Ｗに対しては、通常の半導体ウエハと同様のプロセスを行うことができる。
すなわち、図６Ｄに示すように、撮像チップ３０の第１の主面３０ＳＡに形成された電極パッド３２と接続された貫通配線３３を形成するための貫通ビア３３Ｓが、通常の半導体ウエハプロセスで、形成される。
＜ステップＳ２１＞エッチングマスク形成工程
図６Ｄに示すように、貫通ビア形成のために、電極パッド３２の直上領域に開口のあるエッチングマスク３９が、撮像チップ３０上と封止部材４２上に成膜される。エッチングマスク３９は、後の工程で用いられる薬品およびプラズマから撮像チップ３０および封止部材４２を保護する保護層でもある。
エッチングマスク３９としては、シリコン酸化膜、もしくはシリコン窒化膜等の無機膜、または、フォトレジスト、ポリイミド、もしくはＢＣＢ等の有機膜を用いる。エッチングマスク３９として無機膜を用いる場合には、プラズマＣＶＤまたは光ＣＶＤなどを用いて成膜する。これらの成膜法は低温であるため、撮像チップ３０に形成された半導体回路部（受光部３１）等にダメージを与えることがない。シリコン酸化膜を形成する場合の原料ガスとしては、テトラエトキシシラン（ＴＥＯＳ）、または、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）などを用いる。また、シリコン窒化膜を形成する場合の原料ガスとしては、ＳｉＨ４＋ＮＨ３、ＳｉＨ２ＣＬ２＋ＮＨ３、ＳｉＨ４＋Ｎ２、またはＳｉＨ４＋ＮＨ３＋Ｎ２などの混合ガスを用いる。
一方、エッチングマスク３９として有機膜を用いる場合には、スピンコート、スプレーコートまたはスクリーン印刷等によって形成する。
エッチングマスク３９は、後の工程で剥離するため、エッチングマスク３９は封止部材４２と異なる材質のものを用いる。例えば、封止部材４２がポリイミドの場合には、エッチングマスク３９としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いる。エッチングマスク３９の成膜方法として低温で成膜することができ、撮像チップ３０に形成された半導体回路部等にダメージを与えることがないため、プラズマＣＶＤを好ましく用いる。
なお、エッチングマスク３９に開口を形成するためのパターニングマスク（不図示）を形成するときのフォトマスクの位置合わせにはガラスウエハ２０Ｗに形成しておいた貫通配線形成用のアライメントマーク２３が用いられる。
エッチングマスク３９としてシリコン酸化膜、シリコン窒化膜、または非感光性樹脂を用いた場合には、開口パターンのあるフォトレジストをマスクにエッチングすることで開口を形成する。シリコン酸化膜等では、ＣＦ４、ＣＨＦ３、またはＣ２Ｆ６等のフッ素系ガスを用いたドライエッチングを行う。一方、感光性樹脂を用いた場合には、フォトリソグラフィパターニングにより、開口のあるエッチングマスク３９を形成できる。
＜ステップＳ２２＞貫通ビア形成工程
エッチングマスク３９を用いて貫通ビア３３Ｓが、通常の半導体ウエハプロセスで形成される。
例えば、ＫＯＨまたはＴＭＡＨ等のアルカリ溶液によるウェットエッチング、または、ＩＣＰ-ＲＩＥ法等によるドライエッチングにより、電極パッド３２まで達する貫通ビア３３Ｓが形成される。
ウェットエッチングにより形成された貫通ビア３３Ｓは、第２の主面３０ＳＢの開口サイズよりも第１の主面３０ＳＡの開口サイズが小さいテーパ形状である。撮像チップ３０が単結晶シリコン（１００）からなる場合には、＜１００＞面方向のエッチング速度が＜１１１＞面方向のエッチング速度より相対的に早い異方性エッチングとなるためである。
さらに、貫通ビア３３Ｓエッチングでは、第２の主面３０ＳＢの開口サイズがエッチングマスク３９の開口サイズよりも大きくなるサイドエッチングが生じる。このため、エッチングマスク３９の開口サイズは目標の第２の主面３０ＳＢの開口サイズよりも小さくしておく。貫通ビア形成工程において、エッチングマスク３９は、アルカリ溶液から封止部材４２を保護する。
なお、貫通ビア３３Ｓは、ＩＣＰ-ＲＩＥ等のドライエッチングまたはレーザー加工等の物理的加工方法により形成してもよい。
＜ステップＳ２３＞エッチングマスク剥離工程
エッチングマスク３９が剥離される。剥離方法としては、エッチングマスク３９と封止部材４２とのエッチング選択比が高い除去方法が選択される。例えば、封止部材４２がポリイミドで、エッチングマスク３９がシリコン酸化膜の場合には、ＢＨＦ等のフッ酸系溶液を用いたウェット剥離法を用いる。
＜ステップＳ２４＞絶縁層形成工程
図６Ｅに示すように、撮像チップ３０の第２の主面３０ＳＢ、封止部材４２の表面、および貫通ビア３３Ｓの壁面を覆いながら、電極パッド３２は露出するように、貫通ビア３３Ｓの底面に開口がパターニングされている絶縁層４３が形成される。絶縁層４３には、エッチングマスク３９と同様の絶縁性材料を用いる。絶縁層形成方法および開口パターニング方法は、エッチングマスク３９と同様の形成方法でも良く、または異なる形成方法であってもよい。
絶縁層４３は、以降の工程で剥離されることはないため、以降の工程において封止部材４２を保護する。例えば、絶縁層４３は、ステップＳ２５の貫通配線形成工程における、パターニング時の薬品処理またはプラズマ処理等から封止部材４２を保護する。
＜ステップＳ２５＞貫通配線形成工程
図６Ｆに示すように、貫通ビア３３Ｓの内部（底面および壁面）に導電体からなる貫通配線３３が形成される。貫通配線３３は、アルミニウムまたは銅などの導電膜をスパッタ法または蒸着法を用いて成膜した後に、パターニングすることで形成される。なお、貫通配線形成工程においては、めっきプロセスを用いてもよい。
＜ステップＳ２６＞外部接続電極形成工程
そして、エッチングマスク３９の除去後に、撮像チップ３０の第２の主面３０ＳＢに貫通配線３３と接続された外部接続電極３４が形成される。なお、貫通配線形成時に、外部接続電極３４を同時に形成してもよい。
＜ステップＳ２８＞外部接続端子形成工程
外部接続電極３４の上に、外部と電気的接続を行うための凸状の外部接続端子３５が配設される。外部接続端子３５には、金スタッドバンプまたは、はんだボールなどを用いる。
＜ステップＳ１５＞個片化工程（ダイシング工程）
接合ウエハ４０Ｗを、切断する個片化工程により、１枚の接合ウエハ４０Ｗから、多数の撮像装置１０が作製される。
切断は、図６Ｆおよび図６Ｇに示す、二段ダイシング法が好ましい。すなわち、ガラスウエハ２０Ｗの表面（図中上側）から１０〜２００μｍ程度までをハーフカットした後、ガラスウエハ２０Ｗをフルカットダイシングすることで、応力によるクラックの発生および封止部材４２の剥離を防止できる。さらに、二段ダイシング法では、封止部材４２のダイシングには、樹脂に適したブレード品種（ボンド材、砥粒径、集中度）および加工条件（送り速度、回転数）を用い、ガラスウエハ２０Ｗのダイシングにはガラスに適したブレード品種および加工条件を用いることで、加工品質（樹脂のバリ、ガラスのチッピング、樹脂層のデラミネーション）を向上できる。また、樹脂用ブレードをガラス用ブレードより厚みの大きいものにして、個片化後の撮像チップ３０端部に段差ができるステップカットとしてもよい。
また、ダイシングライン上の封止部材４２をレーザーダイシングまたはエッチングにより除去したのち、ガラス用のブレードダイシングまたはレーザーダイシングによりガラスウエハ２０Ｗをフルカットダイシングすることで、個片化してもよい。
ダイシングのアライメントには、最初にガラスウエハ２０Ｗに形成したアライメントマーク２２を用いる。なお、アライメントマーク２２に替えて、貫通配線形成工程等において、撮像チップ３０の第２の主面３０ＳＢ、または撮像チップ３０の間の封止樹脂の上にダイシング用のアライメントマークを形成してもよい。
実施形態の製造方法では、撮像チップ基板３０Ｗの撮像素子の歩留まりが低い場合であっても、良品の撮像チップ３０だけを用いて接合ウエハ４０Ｗを作製する。このため、不良チップが撮像装置になることがないため、低コストで撮像装置１０を製造でき、生産性が高い。
また、実施形態の製造方法では、撮像チップ基板３０Ｗの口径に関係なく、所定の口径の接合ウエハ４０Ｗにより製造できる。大口径に対応した加工設備が不要であるため、生産性が高い。
さらに、ガラスウエハ２０Ｗに接着するのは、加工前の厚さが厚い撮像チップであるため、ハンドリングが容易である。すなわち、貫通配線を形成するために薄厚化された撮像チップは、破損しやすく、また接着時の応力等で変形しやすい。しかし、実施形態の製造方法では、厚い状態で撮像チップをガラスウエハ２０Ｗに接着できる。
また、支持基板が透明なガラスウエハ２０Ｗであるため、図２に示したように撮像チップ接合面の反対面からアライメントマークによる位置合わせができる。
さらに、接合ウエハ４０Ｗを第２の主面３０ＳＢ側からウエハプロセスにより加工するときに、封止部材４２はエッチングマスク３９または絶縁層４３により覆われて保護されている。このため、封止部材４２が劣化することがないため、本実施形態の撮像装置の製造方法は、信頼性の高い撮像装置を製造できる。
また、チップ配置間隔を一定にしているために、封止樹脂４２Ｌの充填が容易であり、封止樹脂４２Ｌのクラックを防止できるため、製造歩留まりが高い。
さらに、ＣＭＰによって撮像チップ３０の外面と封止部材４２の外面とを面一に揃える平坦化加工により、一枚のウエハとして扱うことが可能となり、チップ状部品に対しても半導体ウエハ工程を施すことができ、高精度・高密度な加工が行える。
そして、撮像装置１０は、半導体回路部である受光部３１が第１の主面３０ＳＡに形成された半導体チップである撮像チップ３０と、撮像チップ３０よりも平面視寸法が大きい支持基板部であるカバーガラス２０と、撮像チップ３０の第１の主面３０ＳＡと撮像チップ３０とを接着する透明な接着層４１と、撮像チップ３０の側面および接着層４１の側面を覆う、カバーガラス２０と同じ外寸（平面視寸法）の絶縁材料からなる封止部材４２と、を具備する。
従来のＷ−ＣＳＰ法により作製される撮像装置では、ガラスウエハと撮像素子基板とを接合した接合基板を切断していたため、撮像チップと支持基板部の平面視寸法（外寸）が同じであった。これに対して、撮像チップ３０は側面が封止部材４２により覆われ、撮像チップ３０が外部に露出していない。さらに、撮像チップ３０は第２の主面３０ＳＢも外部接続端子３５を除いて絶縁層４３により覆われている。すなわち、撮像チップ３０の表面は、全て電気的に絶縁されている。このため、撮像装置１０は、電気絶縁性および耐湿性に優れている。
なお、上記実施形態の撮像装置１０に、さらに機能部材を付加してもよい。例えば、ガラスウエハ２０Ｗの撮像チップ３０が接着されている面と反対の面に、対物レンズユニットを撮像チップ３０に対して位置合わせして接合してもよい。また、撮像チップ３０の第２の主面３０ＳＢに、撮像信号を処理するデジタルシグナルプロセッサ （ＤＳＰ ：Digital Signal Processor）チップを接合してもよい。
また、支持基板に撮像チップ３０の配線層側を接着し、撮像チップ３０の間に封止樹脂を充填し、撮像チップ３０を３μｍ程度に薄厚化して受光部３１を露出させた後、受光部３１の上にカラーフィルタおよびマイクロレンズを形成し、電極上のシリコン層を除去して電極を露出させる工程を経て、裏面照射型撮像装置を製造することもできる。
また、半導体チップは撮像チップに限らず、一般的な半導体チップ、各種センサまたはアクチュエータ等、その種類は問わず、製造される半導体装置も撮像装置に限られるものではない。
上記実施形態および変形例の撮像装置は、超小型でありながら信頼性が高いため、特に電子内視鏡の先端部、またはカプセル型内視鏡に配設される撮像装置に好ましく用いることができる。
＜第１実施形態の変形例＞
次に本発明の第１実施形態の撮像装置１０の変形例１〜４の撮像装置１０Ａ〜１０Ｄについて説明する。変形例の撮像装置１０Ａ〜１０Ｄは実施形態の撮像装置１０と類似し同じ効果を有しているため、同じ構成要素には同じ符号を付し説明は省略する。
図７に示すように、変形例の撮像装置１０Ａでは、撮像チップ３０Ａの断面が台形である。そして、第１の主面３０ＳＡの電極パッド３２と、第２の主面３０ＳＢの外部接続電極３４と、が撮像チップ３０Ａの側面に形成された側面配線３３Ａにより接続されている。撮像チップ３０Ａの側面は封止部材４２により覆われている。
側面配線３３Ａは、シリコン貫通ビア（ＴＳＶ：Through Silicon Via）および貫通配線よりも形成が容易である。このため、撮像装置１０Ａは、撮像装置１０よりも製造が容易である。
次に、図８に示す、変形例２の撮像装置１０Ｂでは、保護層４４が、撮像チップ３０Ｂの第２の主面３０ＳＢの外部接続端子形成領域を覆っている。すなわち、保護層４４には外部接続電極３４の一部が露出する開口がある。保護層４４は、エッチングマスク３９等と同様の材料および形成方法でも良く、または異なる材料および形成方法であってもよい。
撮像装置１０Ｂは、絶縁層４３を形成する必要がないため、撮像装置１０よりも製造が容易である。
もちろん、撮像装置１０または撮像装置１０Ａにおいても、保護層４４を形成してもよい。
次に、変形例４の撮像装置１０Ｃについて説明する。図９（Ａ）に示すように、撮像装置１０Ｃの製造においては、接着工程の前に、ガラスウエハ２０ＷＣの、それぞれの撮像チップ配置領域３０Ｓの外周部に、例えばダイシングブレードにより額縁状の溝２６が形成される。溝２６はエッチングによって形成してもよい。
図９（Ｂ）および図９（Ｃ）に示すように、例えば、フリップチップボンダを用いて、撮像チップ３０Ｃが、位置合わせされた状態で加熱・加圧され、ガラスウエハ２０ＷＣに接着される。撮像装置１０Ｃでは、過剰な接着剤４１Ｌは溝２６に流れこむ。このため、フィレットは水平方向（主面平行方向）にも垂直方向（主面垂直方向）にも広がらない。フィレットが水平方向に広がらないため、接合ウエハ４０ＷＣは、撮像チップ３０の配置間隔Ｌを小さくして、１枚から多くの撮像装置１０Ｃが作製できる。
また、図９（Ｄ）〜図９（Ｆ）に示すように、垂直方向に接着剤４１Ｌのフィレットが広がらないため、撮像装置１０Ｃは、封止部材充填工程で封止部材４２が、撮像チップ３０の外周部まで確実に充填される。封止部材４２は接着層４１よりも封止効果が高い樹脂を使用可能である。
このため、図１０に示す、撮像装置１０Ｃは、接着層４１が外面に露出している撮像装置１０等よりも信頼性が高い。
さらに、ダイシングブレードにより形成された溝２６の壁面および底面は、表面粗さが、例えば、算術平均粗さ：Ｒａ（ＪＩＳ Ｂ ０６０１：２００１）が、０．１５μｍ以上と大きい。このため、溝２６方向に入射した光である迷光は散乱する。すなわち、表面粗さの小さい内面の溝のように、迷光が反射して受光部３１に入射するおそれがない。
次に、図１１に示すように、変形例４の撮像装置１０Ｄでは、撮像チップ３０Ｄが受光部３１の上にマイクロレンズ３８を有し、受光部３１とカバーガラス２０との間にキャビティ（空隙部）４６がある。マイクロレンズ３８は受光部３１の画素に対応してそれぞれ形成されており、集光効率を上げることで、撮像装置１０Ｄの感度を向上している。
キャビティ４６の内部には空気または不活性ガスが注入されるが、外部から内部に湿気等が侵入すると、カバーガラス２０の裏面または撮像チップ３０Ｄの表面に結露し、撮像時に画像が不鮮明になるおそれがある。しかし、撮像装置１０Ｄでは、キャビティ４６が封止部材４２で封止されているため、耐湿性が向上している。
＜第２実施形態＞
次に本発明の第２実施形態の撮像ユニット１について説明する。撮像ユニット１は、例えば、撮像装置１０、１０Ａ〜１０Ｄ等を有しているため、同じ構成要素には同じ符号を付し説明は省略する。
図１２に示すように、内視鏡２は挿入部の先端部に、撮像装置１０と、レンズユニット５０と、配線板５２と、信号ケーブル５３と、シールドケース５１と、を具備する撮像ユニット１が配設されている。枠部材５０Ａと枠部材５０Ａに保持された撮像光学系５０Ｂとからなるレンズユニット５０は、被写体像を撮像装置１０の受光部に結像する。配線板５２は撮像装置１０の外部接続端子と接続されている。信号ケーブル５３は配線板５２を介して外部接続端子と接続されている。金属材料からなるシールドケース５１には撮像装置１０と配線板５２とが収容され、撮像装置１０の後部側と配線板５２とは第２の封止部材５５により封止されている。配線板５２にはチップコンデンサ等の電子部品５４が表面実装されている。
図１３に示すように、撮像ユニット１では、撮像装置１０の外周は絶縁材料からなる封止部材４２で覆われているため、金属からなるシールドケース５１と接触していても問題は発生しない。
第２の封止部材５５は、例えば、シリコーンゴムに金属酸化物を混合した熱伝導性の高い樹脂であり、撮像装置１０、配線板５２および信号ケーブル５３などをシールドケース５１内部に固定している。シールドケース５１は、撮像装置１０を電気的にシールドし、また、機械的に補強しているだけでなく、撮像装置１０の封止機能を大幅に補強する。
すでに説明したように、従来のＷ−ＣＳＰ法により作製される撮像装置では、半導体からなる撮像チップの側面が外面に露出していた。このため、撮像チップ側面と金属からなるシールドケースが接触すると不具合動作の恐れがあり、撮像チップ側面を電気的に絶縁する必要があるため、外寸（平面視寸法）が大きくなっていた。
これに対して撮像装置１０では、撮像チップ３０の外面は、カバーガラス２０、封止部材４２、または絶縁層４３のいずれかで覆われ、電気的に絶縁されている。また、絶縁層４３は絶縁性だけでなく、水分等が内部に浸入するのを防止する封止性も有する。
このため、撮像装置１０は、超小型でありながら信頼性が高いため、特に内視鏡２の先端部、またはカプセル型内視鏡に配設される撮像装置に好ましく用いることができる。
さらに、図１３の長手垂直方向の断面図に示すように、撮像ユニット１では、シールドケース５１の内面の平面視寸法と撮像装置１０の封止部材４２の平面視寸法とが等しく、シールドケース５１が撮像装置１０の全外周を、隙間無く密着して覆っている。シールドケース５１の内部に撮像装置１０を密着状態で収容するには、例えば、シールドケース５１を加熱し膨張させた状態で撮像装置１０を収容したり、撮像装置１０に沿って金属板を曲げ加工し端面を接合しシールドケース５１を作成したりする。また、シールドケース５１と撮像装置１０との間に、透湿度の低い樹脂またはガラス等の材料を介在させてもよい。
以上の説明のように、撮像ユニット１は、撮像装置１０、１０Ａ〜１０Ｄ等を有し、さらに、撮像装置の封止部材の側面が全周にわたって、水分が侵入するおそれのある隙間（空間）の無い密着した状態で透湿性の極めて低い金属板からなるシールドケースに覆われている。
撮像装置１０の封止樹脂は、シールドケースにより隙間無く覆われているため、封止樹脂を介して水分が侵入しにくく、高温高湿度に曝されても、撮像ユニット１（内視鏡２）は、高い信頼性を維持できる。
＜変形例＞
次に、第２実施形態の変形例１〜３について説明する。変形例１〜３は、第２実施形態の撮像ユニット１（内視鏡２）に類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
図１４に示す変形例１の撮像ユニット１Ｅ（内視鏡２Ｅ）は、撮像装置１０Ｅが収容されたシールドケース５１Ｅが、枠部材５０Ｅから一体的に延出している。そして、シールドケース５１Ｅが撮像光学系５０Ｂの一部のレンズを保持する枠部材５０Ａの機能も有している。撮像ユニット１Ｅ（内視鏡２Ｅ）は、枠部材５０Ａとシールドケース５１Ｅとが一体のため、枠部材５０Ａとシールドケース５１Ｅとの継ぎ目からの水分の侵入が発生しないので、撮像装置１０Ｅ（撮像ユニット１Ｅ）を有する内視鏡２Ｅは、より信頼性が高い。
また、シールドケースの長軸方向の垂直面の断面形状（平面視形状）は、図１３に示した略矩形に限られるものではない。例えば、図１５に示す変形例２の撮像装置１０Ｆ（撮像ユニット１Ｆ、内視鏡２Ｆ）のシールドケース５１Ｆように、角部が大きく面取りされていてもよいし、図１５に示す変形例３の撮像装置１０Ｇ（撮像ユニット１Ｇ、内視鏡２Ｇ）のシールドケース５１Ｇのように、円形であってもよい。
いずれの場合も、撮像チップは封止樹脂により絶縁されており、シールドケースは絶縁樹脂の外周を隙間無く覆っているため、撮像装置（撮像ユニット、内視鏡）は信頼性が高い。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。

Claims (14)

  1. 受光部および前記受光部の周囲に形成された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する撮像チップと、
    前記撮像チップよりも平面視寸法が大きい透明な支持基板部と、
    前記撮像チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、
    前記撮像チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる封止部材と、を具備し、
    前記撮像チップとの前記支持基板部との接着面の外周部に額縁状の段差部が形成され、前記透明な樹脂が前記段差部にも配設されていることを特徴とする撮像装置。
  2. 前記封止部材の樹脂は前記接着層の樹脂と同じであることを特徴とする請求項１に記載の撮像装置。
  3. 前記封止部材の樹脂は、ベンゾシクロブテン樹脂またはポリイミドであることを特徴とする請求項１または請求項２に記載の撮像装置。
  4. 半導体回路部および前記半導体回路部の周囲に形成された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する半導体チップと、
    前記半導体チップよりも平面視寸法が大きい透明な支持基板部と、
    前記半導体チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、
    前記半導体チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる封止部材と、を具備し、
    外周部を隙間無く囲む切り欠き部があり、前記切り欠き部が、前記支持基板部の外周に配設された前記接着層の前記樹脂と、前記支持基板部および前記半導体チップの外周に配設された前記封止部材の前記樹脂と、により充填されていることを特徴とする半導体装置。
  5. 前記封止部材の樹脂は前記接着層の樹脂と同じであることを特徴とする請求項４に記載の半導体装置。
  6. 前記封止部材の樹脂は、ベンゾシクロブテン樹脂またはポリイミドであることを特徴とする請求項４または請求項５に記載の半導体装置。
  7. 前記半導体チップの前記第２の主面が絶縁層により覆われていることを特徴とする請求項４から請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体回路部が、受光部であり、
    撮像装置であることを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体チップの前記受光部と、前記支持基板部との間に空洞部が形成されていることを特徴とする請求項８に記載の半導体装置。
  10. 受光部と前記受光部と接続された電極パッドを第１の主面に有し、前記電極パッドと貫通配線を介して接続された外部接続端子を第２の主面に有する撮像チップと、
    前記撮像チップよりも平面視寸法が大きい透明な支持基板部と、
    前記撮像チップの前記第１の主面と前記支持基板部とを接着する透明な樹脂からなる接着層と、
    前記撮像チップの側面および前記接着層の側面を覆う、前記支持基板部と同じ外周平面視寸法の絶縁材料からなる第１の封止部材と、を具備する撮像装置と、
    被写体像を前記受光部に結像するレンズユニットと、
    前記外部接続端子と配線板を介して接続された信号ケーブルと、
    前記撮像装置と前記配線板とが第２の封止部材により封止され収容された、金属材料からなるシールドケースと、を具備し、
    前記シールドケースの内面の平面視寸法と前記第１の封止部材の前記外周平面視寸法とが等しく、前記シールドケースが前記撮像装置の全外周を密着して覆っていることを特徴とする撮像ユニット。
  11. 前記第１の封止部材の樹脂は前記接着層の樹脂と同じであることを特徴とする請求項１０に記載の撮像ユニット。
  12. 前記第１の封止部材の樹脂は、ベンゾシクロブテン樹脂またはポリイミドであることを特徴とする請求項１０または請求項１１に記載の撮像ユニット。
  13. 前記撮像チップの前記第２の主面が絶縁層により覆われていることを特徴とする請求項１０に記載の撮像ユニット。
  14. 内視鏡に配設されることを特徴とする請求項１０から請求項１２のいずれか１項に記載の撮像ユニット。
JP2017019401A 2012-05-30 2017-02-06 撮像装置、半導体装置および撮像ユニット Active JP6315859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012123224 2012-05-30
JP2012123224 2012-05-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014518323A Division JPWO2013179766A1 (ja) 2012-05-30 2013-04-04 撮像装置、半導体装置および撮像ユニット

Publications (2)

Publication Number Publication Date
JP2017103478A JP2017103478A (ja) 2017-06-08
JP6315859B2 true JP6315859B2 (ja) 2018-04-25

Family

ID=49672974

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014518323A Pending JPWO2013179766A1 (ja) 2012-05-30 2013-04-04 撮像装置、半導体装置および撮像ユニット
JP2017019401A Active JP6315859B2 (ja) 2012-05-30 2017-02-06 撮像装置、半導体装置および撮像ユニット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014518323A Pending JPWO2013179766A1 (ja) 2012-05-30 2013-04-04 撮像装置、半導体装置および撮像ユニット

Country Status (5)

Country Link
US (1) US10249672B2 (ja)
EP (1) EP2858105A4 (ja)
JP (2) JPWO2013179766A1 (ja)
CN (1) CN104364894B (ja)
WO (1) WO2013179766A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605662B2 (en) 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380466B (zh) * 2012-05-30 2017-05-24 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
US10790407B2 (en) 2014-08-06 2020-09-29 The Boeing Company Fabrication of sensor chip assemblies with microoptics elements
CN107431767A (zh) 2015-04-17 2017-12-01 奥林巴斯株式会社 摄像装置
CN106793930B (zh) * 2015-06-16 2018-08-07 奥林巴斯株式会社 摄像模块、内窥镜系统以及摄像模块的制造方法
JP6595232B2 (ja) 2015-07-02 2019-10-23 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡用撮像装置、内視鏡装置、及び内視鏡用ケーブル
JP6727948B2 (ja) * 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
IN2015CH05184A (ja) 2015-09-28 2015-10-16 Wipro Ltd
US10636714B2 (en) * 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
JP2017130610A (ja) * 2016-01-22 2017-07-27 ソニー株式会社 イメージセンサ、製造方法、及び、電子機器
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
JPWO2018030140A1 (ja) 2016-08-08 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、および電子機器
DE112016007427T5 (de) * 2016-11-11 2019-08-01 Olympus Corporation Bildaufnahmenmodul und Endoskop
CN106791319A (zh) * 2016-12-30 2017-05-31 广州华友明康光电科技有限公司 一种高清医疗摄像头模组
WO2018198188A1 (ja) * 2017-04-25 2018-11-01 オリンパス株式会社 内視鏡、および、撮像モジュール
JP2019050338A (ja) * 2017-09-12 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
WO2019138440A1 (ja) 2018-01-09 2019-07-18 オリンパス株式会社 撮像装置、内視鏡、および、撮像装置の製造方法
WO2019138442A1 (ja) 2018-01-09 2019-07-18 オリンパス株式会社 撮像装置、内視鏡、および、撮像装置の製造方法
JP7104582B2 (ja) * 2018-08-07 2022-07-21 株式会社ディスコ パッケージ基板の製造方法、基板及び粘着性部材
WO2020105119A1 (ja) * 2018-11-20 2020-05-28 オリンパス株式会社 内視鏡用撮像装置、および内視鏡
WO2020129185A1 (ja) * 2018-12-19 2020-06-25 オリンパス株式会社 撮像装置、および、撮像装置の製造方法
KR20210027578A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
KR20220018698A (ko) 2020-08-07 2022-02-15 삼성전자주식회사 언더필이 구비된 이미지 센서 패키지 및 이를 포함하는 이미지 센서 모듈
US20240014238A1 (en) * 2020-10-15 2024-01-11 Sony Semiconductor Solutions Corporation Light receiving apparatus and electronic appliance
WO2023058413A1 (ja) * 2021-10-07 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081164A (ja) 1973-11-16 1975-07-01
JPS5161775A (ja) 1974-11-27 1976-05-28 Hitachi Ltd Peretsutobondeinguhoho
JPS5648142A (en) 1979-09-27 1981-05-01 Sanyo Electric Co Ltd Adherence of semiconductor pellet
JPH05182997A (ja) * 1991-04-17 1993-07-23 Oki Electric Ind Co Ltd ガラス又は半導体からなるブロックの形成方法及びそのブロックと金属性の基台の接合方法
JPH05166853A (ja) 1991-12-17 1993-07-02 Nikko Kyodo Co Ltd 半導体装置の製造方法
JP2827795B2 (ja) 1992-02-17 1998-11-25 サンケン電気株式会社 半導体発光素子及びその製造方法
JPH06177178A (ja) * 1992-12-01 1994-06-24 Nissan Motor Co Ltd 半導体チップの構造
GB2365999B (en) * 1997-01-13 2002-04-17 Asahi Optical Co Ltd Electronic endoscope
JP4234269B2 (ja) * 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
US6472247B1 (en) 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
JP3971087B2 (ja) * 2000-06-26 2007-09-05 株式会社リコー 固体撮像装置
JP4530497B2 (ja) * 2000-07-24 2010-08-25 オリンパス株式会社 撮像装置
JP2002231920A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP3839271B2 (ja) 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
JP2002358640A (ja) * 2001-05-28 2002-12-13 Sony Corp 光記録装置、レーザパワー制御方法
JP5044878B2 (ja) * 2001-09-19 2012-10-10 ソニー株式会社 固体撮像装置
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2003335922A (ja) * 2002-05-20 2003-11-28 Kyocera Chemical Corp 封止用樹脂組成物および樹脂封止型半導体装置
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004296739A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP4137726B2 (ja) * 2003-07-04 2008-08-20 オリンパス株式会社 撮像装置
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP3945482B2 (ja) * 2004-01-26 2007-07-18 松下電工株式会社 半導体封止用樹脂組成物とそれを用いた半導体装置
JP2007014653A (ja) * 2005-07-11 2007-01-25 Pentax Corp 電子内視鏡用撮像装置
AU2007219649A1 (en) * 2006-03-03 2007-09-07 Keystone Medical Pty Ltd Fluid flow indicator
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2009064839A (ja) 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
JP2009158873A (ja) * 2007-12-28 2009-07-16 Panasonic Corp 光学デバイスおよび光学デバイスの製造方法
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP2010040672A (ja) 2008-08-01 2010-02-18 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
JP2010212297A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
WO2010119762A1 (ja) * 2009-04-15 2010-10-21 オリンパスメディカルシステムズ株式会社 半導体装置、半導体装置の製造方法
JP2011082215A (ja) * 2009-10-02 2011-04-21 Olympus Corp 撮像素子、撮像ユニット
JP2011243596A (ja) 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
JP2012123224A (ja) 2010-12-09 2012-06-28 Seiko Epson Corp 情報表示端末
JP2013254984A (ja) 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605662B2 (en) 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element

Also Published As

Publication number Publication date
JP2017103478A (ja) 2017-06-08
US20150085094A1 (en) 2015-03-26
US10249672B2 (en) 2019-04-02
WO2013179766A1 (ja) 2013-12-05
EP2858105A1 (en) 2015-04-08
JPWO2013179766A1 (ja) 2016-01-18
CN104364894B (zh) 2019-04-23
CN104364894A (zh) 2015-02-18
EP2858105A4 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
TWI539538B (zh) 半導體裝置及其製造方法
JP4542768B2 (ja) 固体撮像装置及びその製造方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US20050056903A1 (en) Semiconductor package and method of manufacturing same
US20080224192A1 (en) Packaging methods for imager devices
US9966400B2 (en) Photosensitive module and method for forming the same
JP5101157B2 (ja) 半導体装置の製造方法
KR101571964B1 (ko) 로우 프로파일 이미지 센서
TW202412294A (zh) 影像感測器封裝結構及相關方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6315859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250