JP6395600B2 - 撮像装置の製造方法および半導体装置の製造方法 - Google Patents

撮像装置の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6395600B2
JP6395600B2 JP2014518322A JP2014518322A JP6395600B2 JP 6395600 B2 JP6395600 B2 JP 6395600B2 JP 2014518322 A JP2014518322 A JP 2014518322A JP 2014518322 A JP2014518322 A JP 2014518322A JP 6395600 B2 JP6395600 B2 JP 6395600B2
Authority
JP
Japan
Prior art keywords
imaging
manufacturing
main surface
bonded
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014518322A
Other languages
English (en)
Other versions
JPWO2013179765A1 (ja
Inventor
考俊 五十嵐
考俊 五十嵐
紀幸 藤森
紀幸 藤森
和洋 吉田
和洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2014518322A priority Critical patent/JP6395600B2/ja
Publication of JPWO2013179765A1 publication Critical patent/JPWO2013179765A1/ja
Application granted granted Critical
Publication of JP6395600B2 publication Critical patent/JP6395600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、複数の撮像チップ（半導体チップ）が支持基板に接合された接合ウエハを切断する工程を具備する撮像装置の製造方法および半導体装置の製造方法に関する。
半導体装置の小型化のため、チップサイズパッケージ（ＣＳＰ）法が用いられている。ＣＳＰ法では、第１の主面に半導体回路部が形成された半導体チップに、第２の主面に到達する貫通配線が形成され、第２の主面の外部接続端子が配線板と接続される。
ここで、小型の撮像装置では、半導体回路部である受光部が形成された撮像チップの第１の主面には受光部を保護する透明支持部材が接合されている。複数の撮像装置を一括して作製するために、ウエハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）法が用いられている。ＷＬ−ＣＳＰ法では、複数の受光部が形成された撮像チップ基板と透明支持基板とが接着層を介して接着された接合ウエハの状態で貫通配線形成等の加工がされた後に、個々の撮像装置に個片化される。
しかし、従来のＷＬ−ＣＳＰ法では、撮像チップ基板の撮像チップの歩留まりが低い場合には、不良受光部のある撮像チップも撮像装置として加工されるため、製造コストが増大する。また、半導体ウエハの大口径化に伴い、加工設備も全て大口径に対応する必要があり、設備投資費が増大し製造コストが増大するため、生産性が低下する。
なお、日本国特開２０１１−２４３５９６号公報には、シリコンウエハの実装面に実装した半導体チップを封止樹脂で封止した後に、シリコンウエハを実装面と反対面から研磨加工等を行い、さらに個々のパッケージ部品に個片化するＣＳＰ法によるパッケージ部品の製造方法が開示されている。
すなわち、上記製造方法では、半導体チップは加工されず、シリコンウエハが加工され半導体チップのインターポーザーとなる。
本発明の実施形態は、生産性の高い撮像装置の製造方法および生産性の高い半導体装置の製造方法を提供することを目的とする。
本発明の実施形態の撮像装置の製造方法は、第１の主面と前記第１の主面と対向する第２の主面とを有し、複数の受光部が前記第１の主面に形成され、それぞれの受光部の周囲に電極パッドが形成された撮像チップ基板を切断し、複数の撮像チップを作製する工程と、検査により良品と判断された撮像チップの前記第１の主面を、透明な樹脂からなる接着層を介して、大きさまたは形状の少なくともいずれかが前記撮像チップ基板と異なる透明な第１の支持基板に接着し接合ウエハを作製する工程と、前記接合ウエハに接着された前記複数の撮像チップの間を封止部材で充填する工程と、前記接合ウエハを、前記複数の撮像チップの第２の主面側から前記接合ウエハの厚さを薄く加工し、加工面を平坦化する工程と、前記電極パッドと接続された貫通配線を形成する工程と、を含む加工工程と、前記貫通配線を介して前記電極パッドと接続された外部接続電極を前記第２の主面に形成する工程と、前記接合ウエハを切断し個片化する工程と、を具備し、前記封止部材の樹脂は、前記接着層の前記透明な樹脂と同じであり、かつ、絶縁体である前記封止部材の前記樹脂には非導電性の顔料からなる遮光材料が混合されている。
実施形態の撮像装置の断面図である。 実施形態の撮像装置の製造方法を説明するための斜視図である。 実施形態の撮像装置の製造方法を説明するためのフローチャートである。 実施形態の撮像装置の透明基板の平面図および部分拡大図である。 実施形態の撮像装置の撮像チップの斜視図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。 変形例１の撮像装置の透明基板の部分拡大図である。 変形例２の撮像装置の製造方法を説明するための平面図である。 変形例３の撮像装置の製造方法を説明するための平面図である。 変形例３の撮像装置の製造方法を説明するための断面図である。 変形例４の撮像装置の製造方法を説明するための平面図である。 変形例４の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例５の撮像装置の製造方法を説明するための断面図である。 変形例６の撮像装置の製造方法を説明するための断面図である。 変形例６の撮像装置の製造方法を説明するための断面図である。 変形例６の撮像装置の製造方法を説明するための断面図である。 変形例６の撮像装置の製造方法を説明するための断面図である。
＜実施形態＞
図１に示すように、半導体装置である撮像装置１０は、撮像チップ（イメージャチップ）３０と、支持基板部（透明平板部）であるカバーガラス２０と、が透明樹脂からなる接着層４１を介して接着されている。撮像チップ３０の第１の主面３０ＳＡには、半導体回路部である受光部３１が形成されており、さらに、第１の主面３０ＳＡの受光部３１の周囲には、受光部３１と配線（不図示）により接続された複数の電極パッド３２が形成されている。そして、電極パッド３２は、貫通配線３３を介して、第２の主面３０ＳＢの外部接続電極３４および外部接続端子３５と接続されている。すなわち、複数の電極パッド３２は、受光部３１へ電力を供給するとともに、受光部３１との間で入出力信号を送受信する。さらに、撮像チップ３０の外周部および接着層４１の外周部は、封止部材４２により隙間なく覆われている。
すなわち、撮像装置１０では、カバーガラス２０の平面視寸法は、撮像チップ３０の平面視寸法よりも大きい。これは、図２に示すように、撮像装置１０が、複数の撮像チップ３０を接着層４１を介してカバーガラス２０となる透明支持基板であるガラスウエハ２０Ｗに所定間隔離して接着された接合ウエハ４０Ｗの切断（個片化）により作製されているためである。後述するように、ガラスウエハ２０Ｗには、それぞれの撮像チップ３０を所定位置に配置するためのアライメントマーク２１が形成されている。すなわち、ガラスウエハ２０Ｗは、透明であるため、アライメントマーク２１形成面の反対面から、アライメントマーク（第１のアライメントマーク）２１と、撮像チップ３０のアライメントマーク（第２のアライメントマーク）３６（図５参照）の位置合わせを行うことができる。
次に、図３のフローチャートに従い、実施形態の撮像装置１０の製造方法を詳細に説明する。
＜ステップＳ１０＞ガラスウエハ作製工程
図４に示すように、透明支持基板であるガラスウエハ２０Ｗに、撮像チップ３０を所定位置に配置するためのアライメントマーク２１が形成される。なお、図４には、説明のため、撮像チップ配置領域３０Ｓを破線で示している。切断されカバーガラス２０となるガラスウエハ２０Ｗは、撮像する光の波長帯域において透明であればよく、例えば、ホウケイ酸ガラス、石英ガラス、または単結晶サファイア等を用いる。
なお、アライメントマーク２１形成時に、同時に、アライメントマーク２２およびアライメントマーク２３が形成される。アライメントマーク２２は個片化のときのダイシング用であり、アライメントマーク２３は撮像チップ３０の貫通配線３３形成等の加工用である。アライメントマーク２１等は、例えば、全面にＡｌ等からなる金属層を成膜したのちに、フォトリソグラフィによりパターニングすることにより形成される。正確な位置決めのためには、それぞれのアライメントマークは、１回の位置決め処理用に２個あることが好ましい。なお、アライメントマーク２１等は、ガラスウエハ２０Ｗを部分的にエッチングすることにより形成してもよい。
なお、以降の工程において加工されない、ガラスウエハ２０Ｗの裏面（アライメントマーク２１形成面の反対面）をフォトレジストなどによって覆うことにより保護してもよい。
＜ステップＳ１１＞撮像チップ作製工程
シリコンウエハ等の半導体ウエハの第１の主面３０ＳＡに、公知の半導体プロセスにより、複数の半導体回路部である受光部３１と、それぞれの受光部３１と接続された複数の電極パッド３２と、複数のアライメントマーク３６と、が形成されることで、撮像チップ基板３０Ｗ（図２参照）が作製される。そして、撮像チップ基板（半導体チップ基板）３０Ｗが切断され、図５に示す複数の撮像チップ（半導体チップ）３０が作製される。
製作しようとする撮像装置の形態および仕様等に応じて、撮像チップ基板およびガラスウエハ２０Ｗのサイズは、使用可能な製造設備等に合わせて選択される。また、撮像チップ基板とガラスウエハ２０Ｗを、異なるサイズとすることもできる。例えば、大口径の１２インチ（３００ｍｍ）φ、または、さらに大きい基板で形成された撮像チップであっても、個片化した個々の撮像チップ３０を８インチ（２００ｍｍ）φのガラスウエハ２０Ｗに再配列（接着）して加工を行うことで、大口径ウエハ対応の設備等を用いることなく、８インチ（２００ｍｍ）φ用の設備で製造することが可能となる。さらに、設備および装置等に応じて、例えば８インチ（２００ｍｍ）φの撮像チップ基板と６インチ（１５０ｍｍ）角のガラスウエハ２０Ｗという異なる形状の基板およびウエハを用いてもよい。このように、使用可能な製造設備等（製造装置、治具および工具等）に適した大きさまたは形状の、撮像チップ基板およびガラスウエハ２０Ｗを使用できるので、現有設備等を有効に活用して撮像装置を製造することが可能となる。
また、以降の工程では、検査工程で良品と判断された撮像チップ３０だけが使用される。すなわち、良品ではない「不良チップ」は以降の工程において使用されることがないので、撮像チップ基板３０Ｗの撮像チップ３０の歩留まりが低い場合であっても、再配列され再加工されて得られる撮像チップの歩留まり低下につながることはない。なお、撮像チップの良否を判断する検査は、個片化された状態の個々の撮像チップ３０毎に行ってもよいが、作業効率上、撮像チップ基板３０Ｗの状態で行うのが好ましい。
アライメントマーク３６は、ガラスウエハ２０Ｗのアライメントマーク２１と対応している。図５に示すように、アライメントマーク３６は、撮像チップ３０の中心をはさんで対向する外周部に、それぞれ形成されていることが好ましい。ガラスウエハ２０Ｗと撮像チップ３０とに、それぞれアライメントマークを形成しておくことで、実装装置を用いて高精度に自動で撮像チップ３０の搭載ができる。
また、撮像チップ３０の第１の主面３０ＳＡの外周部には、段差部３７が形成されている。段差部３７は、撮像チップ基板３０Ｗをステップカットにてダイシングすることで作製される。段差部３７がある撮像チップ３０は、ガラスウエハ２０Ｗとの接着時に接着剤４１Ｌの撮像チップ３０の外側への広がり（フィレット）を防止するために、隣接チップとの間隔Ｌを小さくできる。また、受光部３１の上に、マイクロレンズ群が配設されていてもよい。
＜ステップＳ１２＞接着工程
図６Ａに示すように、複数の撮像チップ３０が、ガラスウエハ２０Ｗに、所定の間隔Ｌだけ離して接着され接合ウエハ４０Ｗが作製される。すなわち、撮像チップ基板３０Ｗに所定の配列条件で形成された複数の撮像チップ３０が、切断後に、今度はガラスウエハ２０Ｗに再配列される。
間隔Ｌは、後述するダイシング工程にて用いるダイシングブレードの厚みよりも長い必要がある。しかし、間隔Ｌが長すぎると、１枚のガラスウエハ２０Ｗから作製できる撮像装置の数が少なくなると同時に、後述する封止部材充填工程において封止部材の体積が大きくなり、硬化収縮応力が大きくなることでクラックが生じやすくなる。このため、間隔Ｌは、ダイシングブレードの厚みよりも少し長い１５μｍ以上５００μｍ以下が好ましい。
また、間隔Ｌは全ての撮像チップ３０の間で一定とすることにより、後述の封止部材充填工程において、作業性を良くできるとともに、封止部材を均一に充填することが可能となり、硬化収縮応力の不均一によるクラックを防ぐことができる。
例えば、最初に、液体状の接着剤４１Ｌが、ガラスウエハ２０Ｗの撮像チップ配置領域３０Ｓの５箇所に適量が塗布される。撮像チップ配置領域３０Ｓは、対角線上に配置されている２つのアライメントマーク２１により把握可能である。塗布方法としては、例えば、ディスペンサの先端ノズルから溶液を押し出して塗布するディスペンス法を用いる。
接着剤４１Ｌは、透明性が高い（例えば可視波長での透過率が９０％以上）、接着力が強い、および後工程における熱等により劣化しない、などの特性を満足する、ＢＣＢ(ベンゾシクロブテン)樹脂、エポキシ系樹脂、またはシリコーン系樹脂等を用いる。
そして、例えば、フリップチップボンダを用いて、ガラスウエハ２０Ｗの第１のアライメントマーク２１と、撮像チップ３０の第１の主面３０ＳＡの第２のアライメントマーク３６と、が位置合わせされた状態で、撮像チップ３０がガラスウエハ２０Ｗに接着される。第１のアライメントマーク２１と第２のアライメントマーク３６とは位置合わせしやすいように設定されている。例えば、図４に示すように第１のアライメントマーク２１は十字形であり、図５に示すように第２のアライメントマーク３６は、４つの矩形からなる。
なお、それぞれの撮像チップ専用のアライメントマークを形成しないで、ガラスウエハ２０Ｗに基準マークを形成しておき、基準マークをもとに、所定のピッチで撮像チップ３０を配置してもよい。このような方法を用いるとスループットを上げることができる。また、第２のアライメントマーク３６に替えて、撮像チップ３０に形成された電極パッド３２等のパターンを用いて位置合わせを行ってもよい。
液状の接着剤４１Ｌは、アライメントマークが位置合わせされた状態で、硬化され、接着層４１となる。ウエハ状の押さえ冶具により、撮像チップの第２の主面を所定の圧力で押圧しながら完全硬化させると、撮像チップの主面とガラスウエハ２０Ｗの主面との平行度が高くなる。
接着剤４１Ｌの硬化方法も、所望の特性を満足すれば、樹脂に応じて、熱硬化法、ＵＶ硬化法、ＵＶ硬化法＋熱硬化法、ＵＶ硬化法＋湿気硬化法、または、常温硬化法等のいずれでもよい。加熱部またはＵＶ照射部等の接着剤４１Ｌの硬化手段を備えたフリップチップボンダを用いることで、撮像チップ３０の所定位置への配置と、接着剤４１Ｌの硬化とを同時に行うことができる。
なお、フリップチップボンダにより接着剤４１Ｌを完全硬化してもよいが、急速な硬化により、ボイドが生じやすい接着剤４１Ｌの場合には注意が必要である。この場合には、例えば、フリップチップボンダによる硬化は、所定位置に配設した撮像チップ３０が移動して位置ずれを起こさない程度の半硬化とし、ガラスウエハ２０Ｗに複数の撮像チップ３０を配設した後に、一括して接着剤４１Ｌを完全硬化し接着層４１とすることが好ましい。
＜ステップＳ１３＞封止部材充填工程
図６Ｂに示すように、ガラスウエハ２０Ｗの上に、配設された複数の撮像チップ３０の間に、例えばディスペンス法により充填された液状の封止樹脂４２Ｌが硬化されて封止部材４２となる。ディスペンス法に替えて封止樹脂４２Ｌを隙間に流し込んでもよい。
複数の撮像チップ３０の配置間隔Ｌを１５μｍ以上５００μｍ以下とすることで、複数の撮像チップ３０の間に毛細管現象により封止部材を充填できる。なお、複数の撮像チップ３０の頂点が対峙する領域は、封止樹脂４２Ｌを充填したときに高さ（厚さ）が低くなりやすい。このため、封止樹脂を一度硬化させた後、複数の撮像チップ３０の頂点が対峙する部分にだけ封止樹脂を再度、塗布しても良い。
封止部材４２は、撮像装置１０の耐湿性向上のために透湿度が低く、また、後工程における熱またはプラズマにより劣化しにくいことが好ましく、例えば、ＢＣＢ樹脂またはポリイミド等を用いる。なお、封止部材４２は接着層４１と同じものでもよいし、異なる材料でもよい。
また、封止部材４２は、外光が受光部に入射するのを防止する遮光部材の機能を有することが好ましい。このためには、封止部材４２は接着層４１と同じ樹脂であっても、染料または黒色系顔料等の遮光材料を混合して用いることが好ましい。なお、封止部材４２は絶縁体である必要があるので、顔料等を用いる場合には非導電性材料が用いられる。
封止部材４２の厚さ、すなわち充填する高さは、ステップＳ１４で薄厚化した後の撮像チップ３０の厚さよりも大きければよい。すなわち、封止部材４２は、薄厚化加工前の複数の撮像チップ３０の間の空間を完全に充填している必要はない。逆に、封止部材４２が、撮像チップ３０の間の空間から、はみ出していてもよい。
なお、封止樹脂４２Ｌの硬化時の収縮応力によるクラック発生防止のために、封止樹脂４２Ｌの硬化においては急加熱、急冷却を行わないことが好ましい。また、ボイド発生防止のためには、硬化前に真空中で脱泡したり、真空中で硬化したりすることが好ましい。
なお、封止部材４２としては、硬化された液状の樹脂に限られるものではない。例えば、シート状の樹脂部材を、真空熱プレスまたは真空ラミネートによって撮像チップ３０を埋め込みながら撮像チップ３０の間の空間を充填した後に、硬化してもよい。
＜ステップＳ１４＞撮像チップ加工工程
図６Ｃに示すように、接合ウエハ４０Ｗが薄厚化されることで、撮像チップ３０の第２の主面３０ＳＢ側が平坦化される。すなわち、第２の主面３０ＳＢ側からバックグラインド工程とＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程とが行われ加工面が平坦化される。
バックグラインド工程では、バックグラインディングホイールと呼ばれるダイヤモンドホイールが用いられる。ＣＭＰ工程は、バックグラインド処理により研削された表面の表面粗さを小さくするために行われる。
なお、封止部材充填後の接合ウエハ４０Ｗの表面の凹凸が大きい場合は、バックグラインド工程の前に別の手段による前処理を行うことが好ましい。例えば前処理として、撮像チップ３０の間からはみ出した封止部材４２が刃物により削られる。
なお、バックグラインド工程およびＣＭＰ工程によって、封止部材４２の表面の中央部が凹となるディッシングが生じることがある。しかし、凹部分はダイシング工程において除去されるため、問題とはならない。
薄厚化加工後の接合ウエハ４０Ｗの撮像チップ３０の第２の主面３０ＳＢと封止部材４２の表面とは、平坦面を形成している。加工面が平坦化された接合ウエハ４０Ｗに対しては、表面に凹凸があるウエハと異なり、通常の半導体ウエハと同様のプロセスを行うことができる。
すなわち、図６Ｄに示すように、撮像チップ３０の第１の主面３０ＳＡに形成された電極パッド３２と接続された貫通配線３３を形成するための貫通ビア３３Ｓが、通常の半導体ウエハプロセスで、形成される。貫通ビア形成のために、電極パッド３２の直上領域に開口のあるエッチングマスク３９が、撮像チップ３０上と封止部材４２上に成膜される。エッチングマスクは、後の工程で用いられる薬品およびプラズマから撮像チップ３０および封止部材４２を保護する保護膜でもある。エッチングマスク３９としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いる。エッチングマスク３９の成膜方法として低温で成膜することができ、撮像チップ３０に形成された半導体回路部等にダメージを与えることがないため、プラズマＣＶＤを好ましく用いる。
なお、エッチングマスク３９に開口を形成するためのパターニングマスク（不図示）を形成するときのフォトマスクの位置合わせにはガラスウエハ２０Ｗに形成しておいた貫通配線形成用のアライメントマーク２３が用いられる。
ＫＯＨまたはＴＭＡＨ等のアルカリ溶液によるウェットエッチング、または、ＩＣＰ-ＲＩＥ法等によるドライエッチングにより、電極パッド３２まで達する貫通ビア３３Ｓが形成される。なお、レーザー加工等の物理的加工方法により貫通ビア３３Ｓを形成してもよい。
そして、図６Ｅに示すように、貫通ビア３３Ｓの壁面等に絶縁層（不図示）が形成された後に、貫通ビア３３Ｓの内部に導電体からなる貫通配線３３が形成される。そして、エッチングマスク３９の除去後に撮像チップ３０の第２の主面３０ＳＢに貫通配線３３と接続された外部接続電極３４が形成され、さらに、外部接続電極３４の上に凸状の外部接続端子３５が配設される。
なお、貫通配線形成工程等においては、めっきプロセスを用いてもよいし、外部接続端子３５には、はんだボールなどを用いてもよい。
＜ステップＳ１５＞個片化工程（ダイシング工程）
接合ウエハ４０Ｗを、切断する個片化工程により、１枚の接合ウエハ４０Ｗから、多数の撮像装置１０が作製される。
切断は、図６Ｆおよび図６Ｇに示す、二段ダイシング法が好ましい。すなわち、ガラスウエハ２０Ｗの表面（図中上側）から１０〜２００μｍ程度までをハーフカットした後、ガラスウエハ２０Ｗをフルカットダイシングすることで、応力によるクラックの発生および封止部材４２の剥離を防止できる。さらに、二段ダイシング法では、封止部材４２のダイシングには、樹脂に適したブレード品種（ボンド材、砥粒径、集中度）および加工条件（送り速度、回転数）を用い、ガラスウエハ２０Ｗのダイシングにはガラスに適したブレード品種および加工条件を用いることで、加工品質（樹脂のバリ、ガラスのチッピング、樹脂層のデラミネーション）を向上できる。また、樹脂用ブレードをガラス用ブレードより厚みの大きいものにして、個片化後の撮像チップ３０端部に段差ができるステップカットとしてもよい。
また、ダイシングライン上の封止部材４２をレーザーダイシングまたはエッチングにより除去したのち、ガラス用のブレードダイシングまたはレーザーダイシングによりガラスウエハ２０Ｗをフルカットダイシングすることで、個片化してもよい。
ダイシングのアライメントには、最初にガラスウエハ２０Ｗに形成したアライメントマーク２２を用いる。なお、アライメントマーク２２に替えて、貫通配線形成工程等において、撮像チップ３０の第２の主面３０ＳＢ、または撮像チップ３０の間の封止樹脂上にダイシング用のアライメントマークを形成してもよい。
実施形態の製造方法では、撮像チップ基板３０Ｗの撮像素子の歩留まりが低い場合であっても、良品の撮像チップ３０だけを用いて接合ウエハ４０Ｗを作製する。このため、不良チップが撮像装置になることがないため、低コストで撮像装置１０を製造でき、生産性が高い。
また、実施形態の製造方法では、撮像チップ基板３０Ｗの口径に関係なく、所定の口径の接合ウエハ４０Ｗにより製造できる。大口径に対応した加工設備が不要であるため、生産性が高い。
さらに、ガラスウエハ２０Ｗに接着するのは、加工前の厚さが厚い撮像チップであるため、ハンドリングが容易である。すなわち、貫通配線を形成するために薄厚化された撮像チップは、破損しやすく、また接着時の応力等で変形しやすい。しかし、実施形態の製造方法では、厚い状態で撮像チップをガラスウエハ２０Ｗに接着できる。
また、支持基板が透明なガラスウエハ２０Ｗであるため、図２に示したように撮像チップ接合面の反対面からアライメントマークによる位置合わせができる。
また、チップ配置間隔を一定にしているために、封止樹脂４２Ｌの充填が容易であり、封止樹脂４２Ｌのクラックを防止できるため、製造歩留まりが高い。
ＣＭＰによって撮像チップ３０の外面と封止部材４２の外面とを面一に揃えることにより、１枚のウエハとして扱うことが可能となり、チップ状部品に対しても半導体ウエハ工程を施すことができ、高精度・高密度な加工が行える。
そして、撮像装置１０は、半導体回路部である受光部３１が第１の主面３０ＳＡに形成された半導体チップである撮像チップ３０と、撮像チップ３０よりも平面視寸法が大きい支持基板部であるカバーガラス２０と、撮像チップ３０の第１の主面３０ＳＡと撮像チップ３０とを接着する透明な接着層４１と、撮像チップ３０の側面および接着層４１の側面を覆う、カバーガラス２０と同じ外寸（平面視寸法）の絶縁材料からなる封止部材４２と、を具備する。
すなわち、撮像チップ３０の側面が封止部材４２により覆われ、撮像チップ３０が外部に露出していない。このため、撮像装置１０は、電気絶縁性および耐湿性に優れている。
なお、上記実施形態の撮像装置１０に、さらに機能部材を付加してもよい。例えば、ガラスウエハ２０Ｗの撮像チップ３０が接着されている面と反対の面に、対物レンズユニットを撮像チップ３０に対して位置合わせして接合してもよい。また、撮像チップ３０の第２の主面３０ＳＢに、撮像信号を処理するデジタルシグナルプロセッサ (ＤＳＰ ：Ｄｉｇｉｔａｌ Signal Ｐｒｏｃｅｓｓｏｒ）チップを接合してもよい。
また、支持基板に撮像チップ３０の配線層側を接着し、撮像チップ３０の間に封止樹脂を充填し、撮像チップ３０を３μｍ程度に薄厚化して受光部３１を露出させた後、受光部３１の上にカラーフィルタおよびマイクロレンズを形成し、電極上のシリコン層を除去して電極を露出させる工程を経て、裏面照射型撮像装置を製造することもできる。
また、半導体チップは撮像チップに限らず、一般的な半導体チップ、各種センサまたはアクチュエータ等、その種類は問わず、製造される半導体装置も撮像装置に限られるものではない。
＜変形例＞
次に本発明の実施形態の変形例１〜６の撮像装置１０Ａ〜１０Ｆの製造方法について説明する。撮像装置１０Ａ〜１０Ｆの製造方法は撮像装置１０の製造方法と類似し同じ効果を有しているため、同じ構成要素には同じ符号を付し説明は省略する。
＜変形例１＞
変形例１の撮像装置１０Ａの製造方法は、ガラスウエハ２０Ｗに形成されるアライメントマーク等に特徴がある。図７に示すように、アライメントマーク２１の形成時に、位置ずれ評価用のマーク２４と、接着剤のフィレット評価用のマーク２５と、遮光膜２７と、が同時に形成される。
位置ずれ評価用のマーク２４により、撮像チップ３０の位置ずれ量を、ガラスウエハ２０Ｗの反対面から測定できる。位置ずれ量が大きい場合には、位置調整を行い、不良を減少できる。また、フィレット評価用のマーク２５により、接合面からはみ出した接着剤４１Ｌ、いわゆるフィレットと呼ばれる部分の広がり量を測定できる。フィレットの広がりに過不足があった場合には、接着剤供給量の調整を行い、不良を減少できる。遮光膜２７は、撮像チップ３０に不要な光が入射することを防ぐ。
なお、撮像装置１０Ａは、仕様等に応じて、マーク２４、マーク２５または遮光膜２７の少なくともいずれかを有していればよい。
＜変形例２＞
変形例２の撮像装置１０Ｂの製造方法では、図８に示すように、チップサイズ（平面視寸法、厚さ）が異なる複数の種類の撮像チップ３０Ｂ１、３０Ｂ２、３０Ｂ３が、１枚のガラスウエハ２０Ｗに接着され、複数の種類の撮像装置１０Ｂが１枚の接合ウエハ４０ＷＢから作製される。または、サイズが同じで画素サイズ等が異なる複数種類の撮像チップを１枚のガラスウエハ２０Ｗに接着して、複数の種類の撮像装置１０Ｂを作製してもよい。変形例２の製造方法は、多品種の撮像装置１０Ｂを１枚の接合ウエハ４０ＷＢから一括生産できるため、多品種少量生産に適している。
なお、異なるサイズのチップを１枚のガラスウエハ２０Ｗに接着する場合には、同じサイズの撮像チップを所定の領域にまとめて配設することで、ダイシング工程が容易となる。
なお、異なるサイズの撮像チップを１枚のガラスウエハ２０Ｗに接着する場合にも、撮像チップの配設間隔Ｌは一定とすることが好ましい。充填工程における作業性を良くするためである。また、封止樹脂４２Ｌを均一に充填できるため、応力の不均一による封止部材４２のクラック発生を防ぐことができる。
なお、撮像チップ３０の品種ごとに接着剤４１Ｌの種類を変えることで、マイクロレンズ材料の屈折率に合わせて、接着層４１の屈折率を変更したり、求められる信頼性レベルに応じて、高信頼性の接着剤と信頼性は低いが安価な接着剤等とを使い分けたりできる。
さらに撮像チップではない機能チップをガラスウエハ２０Ｗに接着してもよい。機能チップとしては、プロセス評価用チップ、または、撮像チップ３０の出画に必要な機能を有するＤＳＰチップ等を例示できる。
プロセス評価用チップには、例えば、貫通ビアのエッチング量、酸化膜のエッチング量、配線抵抗、配線容量、配線インダクタンス、またはプラズマダメージを評価する機能が付与されている。
ガラスウエハ２０Ｗに隣接して接着された、ＤＳＰチップと撮像チップ３０とを配線で接続することにより、ウエハ状態で撮像チップ３０の出画評価ができる。
なお、接合ウエハ４０ＷＢの外周部には、ダミーチップ３０Ｂ１Ｄ、３０Ｂ２Ｄ、３０Ｂ３Ｄが配置されている。ダミーチップ３０Ｂ１Ｄ等を配置することにより、ウエハ外周部の封止樹脂４２Ｌは体積が小さくなるため、クラック発生を防止できる。
さらに、接合ウエハ４０ＷＢの最外周には、樹脂による連続した凸部（ダム）４９が、例えばディスペンス法にて形成されている。このため、封止部材となる液状樹脂が、ガラスウエハ２０ＷＢの外にはみ出したり、裏面に回り込んだりすることがない。
貫通ビア３３Ｓのエッチングマスクの開口を形成する位置は、撮像チップ３０の電極パッド３２の直下の位置であり、ガラスウエハ上に異なる種類の撮像チップ３０が配置されている場合、それぞれの撮像チップ３０の電極パッド３２のサイズ、位置およびピッチに応じて貫通ビア３３Ｓのサイズ、位置およびピッチとなるように設計する。
撮像チップ３０背面から電極パッド裏面までの深さが異なる撮像チップ３０が混在されている場合、パッド裏面までの深さが浅い撮像チップ３０に設ける保護膜（エッチングマスク３９）の開口を小さく設計しておき、エッチング時の横方向の広がりによって所望の大きさの貫通ビア３３Ｓができるようにすると良い。
ウエハ内に異なる種類の撮像チップ３０が配置されている場合、それぞれの撮像チップ３０に応じたプローブカードを用いて、撮像チップ３０ごとに異なる検査を行う。
＜変形例３＞
図９Ａ及び図９Ｂに示すように、変形例３の撮像装置１０Ｃの製造方法では、ガラスウエハ２０ＷＣに配設された接着剤４１ＬＣは、撮像チップ配置領域３０Ｓと略同じ形状にパターニングされている。例えば、接着剤４１ＬＣは、感光性樹脂を塗布した後、フォトリソグラフィによりパターニングされている。塗布は液状接着剤をスピンコートしてもよいし、フィルム状接着剤をラミネートしてもよい。そして、パターニングされた接着剤４１ＬＣを介して、撮像チップ３０が熱圧着によりガラスウエハ２０ＷＣに接着され、接着層４１Ｃで接合された接合ウエハ４０ＷＣが作製される。
変形例３の製造方法は、それぞれの撮像チップ３０に対応した多数の位置に、撮像チップを搭載する前に、それぞれ接着剤を配置する製造方法よりも短時間で製造可能である。また撮像チップ３０の間に接着剤４１ＬＣがないため、その分だけ水平方向に熱が伝わりにくく、撮像チップ３０の熱硬化時に、隣接した撮像チップの未硬化の接着剤４１ＬＣを硬化してしまうことがない。
なお、撮像チップ３０の頂点が対峙する領域は、封止樹脂４２Ｌを充填したときに高さ（厚さ）が低くなりやすい。このため、図９Ａに示すように、パターニングされた接着剤４１ＬＣによるポストパターン４１ＣＰを配設しておくことが好ましい。
接着剤４１ＬＣをパターニングすることで、ウエハ外周部に封止樹脂の流れ出し防止のためのダムを形成しても良い。接着剤４１ＬＣをパターニングすることで、撮像チップとの位置合わせ用のアライメントマークを形成しても良い。
＜変形例４＞
図１０Ａ及び図１０Ｂに示すように、変形例４の撮像装置１０Ｄの製造方法では、ガラスウエハ２０ＷＤに配設された接着剤４１ＬＤは、額縁状にパターニングされている。すなわち、接着剤４１ＬＤは、受光部の外周部に沿った、幅が２５μｍ以上５００μｍ以下の額縁状である。このため、撮像装置１０Ｄは、マイクロレンズ（不図示）が配設された受光部３１がキャビティ（空洞部）３８と接している。
受光部３１の上のマイクロレンズの外周界面が、接着層４１Ｄよりも屈折率の小さいキャビティ３８と接しているため、マイクロレンズの集光効果が高い。このため、撮像装置１０Ｄは、撮像装置１０Ｃよりも感度が高い。このようなキャビティ構造は、ガラスウエハ２０Ｗの撮像チップ３０の受光部に対応した位置に凹部を形成することによっても実現できる。
なお、１枚の接合ウエハ４０ＷＤの上に、キャビティ３８のある撮像装置１０Ｄと、キャビティ３８のない撮像装置１０Ｃとを混在させて多品種生産することもできる。
＜変形例５＞
図１１Ａに示すように、変形例５の撮像装置１０Ｅの製造方法では、接着工程の前に、ガラスウエハ２０ＷＥの撮像チップ配置領域３０Ｓの外周部に、例えばダイシングブレードにより額縁状の溝２６が形成される。溝２６はエッチングによって形成してもよいし、同時に、アライメントマーク２１等を形成してもよい。
図１１Ｂおよび図１１Ｃに示すように、例えば、フリップチップボンダを用いて、撮像チップ３０が、位置合わせされた状態で加熱・加圧され、ガラスウエハ２０ＷＥに接着される。撮像装置１０Ｅでは、過剰な接着剤４１Ｌは溝２６に流れこむ。このため、フィレットは水平方向（主面平行方向）にも垂直方向（主面垂直方向）にも広がらない。フィレットが水平方向に広がらないため、接合ウエハ４０ＷＥは、撮像チップ３０の配置間隔Ｌを小さくして、１枚から多くの撮像装置１０Ｅが作製できる。
また、図１１Ｄ〜図１１Ｆに示すように、垂直方向に接着剤４１Ｌのフィレットが広がらないため、撮像装置１０Ｅは、封止部材充填工程で封止部材４２が、撮像チップ３０の外周部まで確実に充填される。封止部材４２は接着層４１よりも封止効果が高い樹脂を使用可能であるため、撮像装置１０Ｅは、フィレットの這い上がりにより接着層４１が外面に露出する可能性がある撮像装置１０よりも信頼性が高い。
なお、額縁状の溝２６の内側の平面視寸法を、撮像チップ３０の平面視寸法よりも小さく形成しておくことが好ましい。封止部材４２を充填したときに、封止部材４２が撮像チップ３０の第１の主面３０ＳＡの外周部を覆うため、アンカー効果により密着性および封止性が向上するからである。
また、図１１Ａに示すように、ダイシングブレードの形状を利用して溝２６の底部を曲面化することが好ましい。溝２６の底部が矩形の場合には、流れ込んだ接着剤４１Ｌと溝２６の角の間にボイドが発生し、信頼性が低下することがあるためである。
また、溝２６の内部において上側にある封止部材４２の熱膨張係数は、下側にある接着層４１の熱膨張係数よりも小さいことが好ましい。これは、溝２６の上側壁面を構成しているシリコンからなる撮像チップ３０の熱膨張係数が、溝２６の下側壁面を構成しているガラスからなるカバーガラス２０よりも小さいことと対応している。すなわち、ガラスとシリコンとの熱膨張係数の大小関係と、接着層４１と封止部材４２との熱膨張係数の大小関係と、を同じになるようにすることで、熱膨張による変形があっても、接着層４１および封止部材４２の溝２６からの剥離が生じにくい。
なお、ガラスウエハ２０ＷＥの溝２６が、ダイシングブレードにより形成された場合には、溝２６の壁面には切削痕が線状にできる。切削痕は、光を拡散し反射を低減する効果がある。このため、カバーガラス２０の側面と受光部３１とが近接していても、フレアは発生しにくい。
＜変形例６＞
図１２Ａに示すように、変形例６の撮像装置１０Ｆの製造方法では、複数の撮像チップ３０の第２の主面３０ＳＢが、仮止め用の接着剤４１ＬＦを介して、第２の支持基板である仮支持基板２０ＷＴに接着される。仮支持基板２０ＷＴは、ガラスウエハ２０Ｗと同じガラスであってもよいが、透明である必要はない。接着剤４１ＬＦは、熱、紫外線、温水、または溶剤などにより、接着力が弱くなる仮止め用である。
仮支持基板２０ＷＴには、撮像チップ３０との位置合わせ用のアライメントマークと、ガラスウエハ２０Ｗとの位置合わせ用のアライメントマークを形成しておく。なお、仮支持基板２０ＷＴの裏面に位置合わせ用マークを形成し、それを用いて撮像チップ３０との位置合わせを行ってもよい。
接着層４１ＬＦ越しに仮支持基板２０ＷＴに形成されたアライメントマークを認識して撮像チップ３０の位置合わせを行う場合には、接着層４１Ｆは透明度の高いものが好ましい。また、照明は、リング照明を用いると画像が認識しやすい。
図１２Ｂに示すように、仮支持基板２０ＷＴに接着された複数の撮像チップ３０の第１の主面３０ＳＡが、接着剤４１Ｌを介してガラスウエハ２０Ｗに一括して接着される。すなわち、ウエハアライナおよびウエハボンダを用いて、仮支持基板２０ＷＴとガラスウエハ２０Ｗの位置合わせおよび接着が行われる。
接着剤４１Ｌが硬化するのに時間がかかる場合、撮像チップ３０を１個ずつ接着すると全ての撮像チップ３０を接着するのに長時間を要する。しかし、変形例６の撮像装置１０Ｆの製造方法では、時間を短縮できるため、生産性が高い。
さらに、ガラスウエハ２０Ｗの全面に塗布した接着剤４１Ｌに撮像チップ３０を１個ずつ熱硬化して接着すると、隣接した撮像チップ配置領域３０Ｓの接着剤４１Ｌまで硬化してしまい、隣接チップを接着することができないことがある。しかし、変形例６の撮像装置１０Ｆの製造方法では、かかる問題は発生しない。
また、仮支持基板２０ＷＴにより複数の撮像チップ３０を同時に、ガラスウエハ２０Ｗに押圧するため、接着後の撮像チップ３０の主面の、ガラスウエハ２０Ｗの主面に対する傾きを均一にできる。
図１２Ｃに示すように、撮像チップ３０の間が封止部材４２で封止される。すなわち、仮支持基板２０ＷＴとガラスウエハ２０Ｗとの隙間に封止樹脂４２Ｌが充填される。
封止樹脂４２Ｌの充填は、仮支持基板２０ＷＴを分離後に行ってもよい。しかし、仮支持基板２０ＷＴを分離前に行うことで、撮像チップ３０の第２の主面３０ＳＢに封止部材４２がはみ出すことがなく、さらに撮像チップ３０の第２の主面３０ＳＢと封止部材４２の表面が揃って平坦になっているため、後の研磨工程が容易である。
封止樹脂４２Ｌの充填は、接合ウエハ４０ＷＦの側面の開口を、一箇所を残して塞いでおく。そして、封止部材４２を充填する空間を減圧し、側面の開口を容器に溜めた封止樹脂４２Ｌに浸した状態で大気解放することで封止樹脂４２Ｌが吸引される。
なお、ガラスウエハ２０Ｗに接着剤４１Ｌを厚めに塗布しておき、撮像チップ３０を接着するときに、厚めに塗った接着剤４１Ｌが撮像チップ３０の間を充填するようにしてもよい。すなわち、この場合には、接着剤４１Ｌが封止樹脂４２Ｌの機能を兼ねている。
図１２Ｄに示すように、仮支持基板２０ＷＴが分離されることで、接合ウエハ４０Ｗが作製される。以降の工程は、すでに説明した図６Ｄ等と同様である。
上記実施形態および変形例の撮像装置の製造方法は、超小型で信頼性が高い撮像装置が製造できるため、特に電子内視鏡の先端部、またはカプセル型内視鏡に配設される撮像装置の製造方法に用いることができる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。
本出願は、２０１２年５月３０日に日本国に出願された特願２０１２−１２３２２３号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (11)

  1. 第１の主面と前記第１の主面と対向する第２の主面とを有し、複数の受光部が前記第１の主面に形成され、それぞれの受光部の周囲に電極パッドが形成された撮像チップ基板を切断し、複数の撮像チップを作製する工程と、
    検査により良品と判断された撮像チップの前記第１の主面を、透明な樹脂からなる接着層を介して、大きさまたは形状の少なくともいずれかが前記撮像チップ基板と異なる透明な第１の支持基板に接着し接合ウエハを作製する工程と、
    前記接合ウエハに接着された前記複数の撮像チップの間を封止部材で充填する工程と、
    前記接合ウエハを、前記複数の撮像チップの第２の主面側から前記接合ウエハの厚さを薄く加工し、加工面を平坦化する工程と、前記電極パッドと接続された貫通配線を形成する工程と、を含む加工工程と、
    前記貫通配線を介して前記電極パッドと接続された外部接続電極を前記第２の主面に形成する工程と、
    前記接合ウエハを切断し個片化する工程と、を具備し、
    前記封止部材の樹脂は、前記接着層の前記透明な樹脂と同じであり、かつ、絶縁体である前記封止部材の前記樹脂には非導電性の顔料からなる遮光材料が混合されていることを特徴とする撮像装置の製造方法。
  2. 前記封止部材の前記樹脂は、ベンゾシクロブテン樹脂またはポリイミドであることを特徴とする請求項１に記載の撮像装置の製造方法。
  3. 前記複数の撮像チップは、大きさまたは形状が異なる複数の種類の複数の撮像チップからなり、前記接合ウエハを作製する工程において、同じ種類の複数の撮像チップが前記支持基板の所定の領域にまとめて接着され、
    前記複数の撮像チップの配置間隔が１５μｍ以上５００μｍ以下で、一定であることを特徴とする請求項１または請求項２に記載の撮像装置の製造方法。
  4. 前記接合ウエハを作製する工程において、第２の支持基板に前記第２の主面が接着された前記複数の撮像チップを、前記第１の支持基板に一括して接着することを特徴とする請求項１から請求項３のいずれか１項に記載の撮像装置の製造方法。
  5. 第１の主面と前記第１の主面と対向する第２の主面とを有し、複数の半導体回路部が前記第１の主面に形成され、それぞれの半導体回路部の周囲に電極パッドが形成された半導体チップ基板を切断し、複数の半導体チップを作製する工程と、
    半導体チップの前記第１の主面を、透明な樹脂からなる接着層を介して第１の支持基板に接着し接合ウエハを作製する工程と、
    前記接合ウエハに接着された前記複数の半導体チップの間を封止部材で充填する工程と、
    前記接合ウエハを、前記複数の半導体チップの前記第２の主面側から加工する工程と、
    前記接合ウエハを切断する工程と、を具備し、
    前記封止部材の樹脂は、前記接着層の前記樹脂と同じであり、かつ、絶縁体である前記封止部材の前記樹脂には非導電性の顔料からなる遮光材料が混合されており、
    検査により良品と判断された半導体チップが、前記支持基板に接着され、
    前記加工する工程が、前記接合ウエハの厚さを薄く加工し、加工面を平坦化する工程と、前記第２の主面に前記電極パッドと接続された外部接続電極を形成する工程と、を含み、
    前記加工する工程が、前記外部接続電極を形成する工程の前に、前記電極パッドと前記外部接続電極とを接続する貫通配線を形成する工程を含み、
    前記半導体回路部が、固体撮像素子の受光部であり、
    前記支持基板および前記接着層が透明であることを特徴とする半導体装置の製造方法。
  6. 前記封止部材の前記樹脂は、ベンゾシクロブテン樹脂またはポリイミドであることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記複数の半導体チップは、大きさまたは形状が異なる複数の種類の複数の半導体チップからなり、前記接合ウエハを作製する工程において、同じ種類の複数の半導体チップが前記支持基板の所定の領域にまとめて接着され、
    前記複数の半導体チップの配置間隔が１５μｍ以上５００μｍ以下で、一定であることを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記接合ウエハを作製する工程において、第２の支持基板に前記第２の主面が接着された前記複数の半導体チップを、前記第１の支持基板に一括して接着することを特徴とする請求項５から請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記支持基板と前記半導体チップ基板とが、大きさ、または形状の少なくともいずれかが異なることを特徴とする請求項５に記載の半導体装置の製造方法。
  10. 前記接合ウエハを切断するときのダイシングラインに沿って、前記半導体回路部を接着する前に前記第１の支持基板に、前記接合ウエハを切断するときの切りしろよりも広い幅の額縁状の溝を形成する工程を具備することを特徴とする請求項５に記載の半導体装置の製造方法。
  11. 前記接着層をパターニングする工程を具備し、
    パターニングされた前記接着層を介して前記半導体チップが前記支持基板に接着されることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2014518322A 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法 Active JP6395600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014518322A JP6395600B2 (ja) 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012123223 2012-05-30
JP2012123223 2012-05-30
JP2014518322A JP6395600B2 (ja) 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法
PCT/JP2013/060343 WO2013179765A1 (ja) 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013179765A1 JPWO2013179765A1 (ja) 2016-01-18
JP6395600B2 true JP6395600B2 (ja) 2018-09-26

Family

ID=49672973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518322A Active JP6395600B2 (ja) 2012-05-30 2013-04-04 撮像装置の製造方法および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9282261B2 (ja)
EP (1) EP2858111B1 (ja)
JP (1) JP6395600B2 (ja)
CN (1) CN104380465B (ja)
WO (1) WO2013179765A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855044B2 (en) 2020-11-13 2023-12-26 Samsung Electronics Co, Ltd. Semiconductor package utilizing a hybrid bonding process and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2820147C (en) * 2010-12-06 2015-10-27 Honda Motor Co., Ltd. Subframe structure
EP2858112A4 (en) * 2012-05-30 2016-04-13 Olympus Corp METHODS OF MANUFACTURING IMAGING DEVICE, AND SEMICONDUCTOR DEVICE
JP6299772B2 (ja) * 2013-12-27 2018-03-28 株式会社ニコン 撮像ユニット及び撮像装置
WO2015125776A1 (ja) * 2014-02-24 2015-08-27 オリンパス株式会社 撮像装置および撮像装置の製造方法
WO2015174930A1 (en) 2014-05-16 2015-11-19 Heptagon Micro Optics Pte. Ltd. Wafer-level maufacture of devices, in particular of optical devices
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9799625B2 (en) 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN106793930B (zh) * 2015-06-16 2018-08-07 奥林巴斯株式会社 摄像模块、内窥镜系统以及摄像模块的制造方法
JP2017199834A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
WO2018125162A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Semiconductor package having passive support wafer
TWI771375B (zh) 2017-02-24 2022-07-21 美商康寧公司 高寬高比玻璃晶圓
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7258906B2 (ja) * 2018-03-15 2023-04-17 アプライド マテリアルズ インコーポレイテッド 半導体素子パッケージ製造プロセスための平坦化
JP2019213151A (ja) * 2018-06-08 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR102411669B1 (ko) * 2018-07-25 2022-06-22 가부시키가이샤 후지 결정 장치 및 이를 구비하는 칩 장착 장치
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
WO2020089960A1 (ja) * 2018-10-29 2020-05-07 オリンパス株式会社 撮像装置、内視鏡、および、撮像装置の製造方法
CN113329676B (zh) * 2019-03-18 2024-05-24 奥林巴斯株式会社 保持框、内窥镜前端构造以及内窥镜
JP7395898B2 (ja) * 2019-09-18 2023-12-12 大日本印刷株式会社 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
CN110993490A (zh) * 2019-12-30 2020-04-10 长春长光圆辰微电子技术有限公司 一种不同尺寸芯片实现异质键合的方法
US11742437B2 (en) 2020-03-27 2023-08-29 Stmicroelectronics Ltd WLCSP with transparent substrate and method of manufacturing the same
JP2021158348A (ja) * 2020-03-27 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び固体撮像装置の製造方法
TWI748599B (zh) * 2020-08-14 2021-12-01 矽品精密工業股份有限公司 晶片整配系統及晶片整配方法
CN112992699B (zh) * 2021-02-01 2024-03-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513570A (ja) * 1991-07-05 1993-01-22 Nec Corp 半導体装置の製造方法
JPH09260581A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 複合半導体装置の製造方法
JP4234269B2 (ja) * 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
JP4530497B2 (ja) * 2000-07-24 2010-08-25 オリンパス株式会社 撮像装置
JP4045083B2 (ja) * 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
JP2002231920A (ja) * 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP2003335922A (ja) * 2002-05-20 2003-11-28 Kyocera Chemical Corp 封止用樹脂組成物および樹脂封止型半導体装置
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
JP3945482B2 (ja) * 2004-01-26 2007-07-18 松下電工株式会社 半導体封止用樹脂組成物とそれを用いた半導体装置
JP2006128625A (ja) 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE102006028692B4 (de) 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
CN101449368A (zh) * 2006-05-19 2009-06-03 奥斯兰姆奥普托半导体有限责任公司 具有绝缘连接介质的导电连接
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP2008235401A (ja) * 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP5317586B2 (ja) * 2008-08-28 2013-10-16 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
JP5468242B2 (ja) 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
JP2010212297A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2011243596A (ja) * 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
JP5682185B2 (ja) * 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
JP5811456B2 (ja) * 2010-12-28 2015-11-11 株式会社Ｇｓユアサ 蓄電素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855044B2 (en) 2020-11-13 2023-12-26 Samsung Electronics Co, Ltd. Semiconductor package utilizing a hybrid bonding process and method of manufacturing the same

Also Published As

Publication number Publication date
EP2858111A4 (en) 2016-04-13
EP2858111A1 (en) 2015-04-08
US20150085169A1 (en) 2015-03-26
CN104380465A (zh) 2015-02-25
US9282261B2 (en) 2016-03-08
US9698195B2 (en) 2017-07-04
CN104380465B (zh) 2018-02-09
JPWO2013179765A1 (ja) 2016-01-18
US20160126286A1 (en) 2016-05-05
EP2858111B1 (en) 2019-06-26
WO2013179765A1 (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
US7061106B2 (en) Structure of image sensor module and a method for manufacturing of wafer level package
JP4542768B2 (ja) 固体撮像装置及びその製造方法
US7192805B2 (en) Semiconductor device and method of manufacturing the same
TWI539538B (zh) 半導體裝置及其製造方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
JP2006049700A (ja) 固体撮像装置の製造方法
US20230395633A1 (en) Image sensor packaging structures and related methods

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180828

R151 Written notification of patent or utility model registration

Ref document number: 6395600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250