CN101449368A - 具有绝缘连接介质的导电连接 - Google Patents

具有绝缘连接介质的导电连接 Download PDF

Info

Publication number
CN101449368A
CN101449368A CN 200780017869 CN200780017869A CN101449368A CN 101449368 A CN101449368 A CN 101449368A CN 200780017869 CN200780017869 CN 200780017869 CN 200780017869 A CN200780017869 A CN 200780017869A CN 101449368 A CN101449368 A CN 101449368A
Authority
CN
China
Prior art keywords
articulamentum
groove
adhesive
aforementioned
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200780017869
Other languages
English (en)
Inventor
安德烈亚斯·普洛斯尔
斯特凡·伊莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101449368A publication Critical patent/CN101449368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Led Device Packages (AREA)

Abstract

一种装置，其包含具有第一表面(6)的第一构件(5)，具有第二表面(9)的第二构件(8)和第一构件(5)的第一表面(6)与第二构件(8)的第二表面(9)之间的连接层(7)，其中，连接层(7)含有电绝缘的粘合剂，并且在第一构件(5)的第一表面(6)与第二构件(8)的第二表面(9)之间存在导电接触。

Description

具有绝缘连接介质的导电连接
本发明涉及一种装置，其包含具有第一表面的第一构件、具有第二表面的第二构件与介于第一构件的第一表面和第二构件的第二表面之间的连接层，以及一种制造这种装置的方法。
为了将两个构件相互地机械连接、电连接和/或热连接，例如可以采用具有由焊剂或粘合剂等构成的连接层的方法。例如在出版物EP0905797 A2中所述，如果谋求导电连接，则通常使用导电的粘合剂或金属焊剂，而对于电绝缘的连接，则使用电绝缘的粘合剂。不过，由于焊剂相对较高的加工温度，所以使用焊剂并不总是可行的。此外，由于填料的原因使用导电粘合剂相对于电绝缘粘合剂而言，通常费用高。
因此本发明的目的是，提供一种在两个构件之间具有电绝缘连接层的装置，其中，在两个构件之间存在导电连接。本发明的另一目的是，提供一种制造这种连接的方法。
该目的是通过具有专利权利要求1特征的装置实现的。所述装置有利的形式以及方法是其它权利要求的主题。
根据本发明一种实施方式的装置尤其包含具有第一表面的第一构件和具有第二表面的第二构件，其中
-第一表面和第二表面中的至少一个具有构形表面结构，
-第一构件(5)的第一表面(6)与第二构件(8)的第二表面(9)通过电绝缘的连接层(7)连接，和
-第一构件(5)的第一表面(6)和第二构件(8)的第二表面(9)之间的导电接触经过构形表面结构形成。
在此需指出，术语＂构件＂不仅是指完成的器件例如发光二极管(LED)或激光二极管，而且还指衬底或外延层序列，因此，通过连接层连接的第一构件和第二构件形成排列在上面的第三构件或者是这种第三构件的一部分。
在此情况下，具有构形表面结构的表面可以具有微观和/或宏观的高度轮廓(
Figure A200780017869D0006111213QIETU
)。在此情况下，高度轮廓可以在平行于表面的一个或两个方向上规则或不规则地在整个表面上或在所述表面的一个或多个分区上延伸。
另外，第一表面以及第二表面还可以都具有构形表面结构。在此情况下，所述构形表面结构可以至少在一个分区上是相同、类似或不同的。
在所述装置的一种实施方式中，所述构形表面结构由第一表面和/或第二表面的粗糙度造成。这例如尤其意味着，第一表面具有的构形表面结构不同于第二表面具有的构形表面结构，例如由于第一表面和第二表面不同的粗糙度。优选第一表面的构形表面结构和第二表面的构形表面结构可以是相同或类似的。这尤其意味着，第一表面和第二表面的粗糙度和粗糙深度(Rautiefen)相同或者至少类似。
在所述装置的一种实施方式中，与通过导电的连接层相比，通过电绝缘的连接层在构件的两个表面之间有利地可以实现薄得多的连接层。当电绝缘的连接层含有电绝缘的粘合剂时，尤其可以这样。此外这意味着，电绝缘的连接层可以由电绝缘的粘合剂或电绝缘的粘合剂混合物或者由电绝缘的粘合剂与其它电绝缘的添加剂的混合物形成。与使用导电的粘合剂相比，电绝缘的粘合剂或电绝缘的粘合剂混合物或者电绝缘的粘合剂与其它电绝缘的添加剂的混合物的优势例如可以表现在，电绝缘的粘合剂例如不含有导电的填料。由于导电的粘合剂中填料的原因，在使用导电的粘合剂情况下，需要几十个μm的范围内粘合厚度。与之相反，由于连接层(例如含有电绝缘的粘合剂的连接层)很薄，有利地可以使所述连接层的热阻比厚度较大的连接层有所减小。因此，例如含有电绝缘粘合剂的厚度为100nm的电绝缘连接层，在平的全面连接和热载荷小于1K/W情况下，例如可以为热阻作出贡献。从而可以保证第一构件和第二构件之间良好的热耦合。电绝缘的粘合剂尤其可以具有24℃下0.2至0.4W/mK，尤其是0.293W/mK，45℃下0.310W/mK和66℃下0.324W/mK的导热能力。
在所述装置另一实施方式中，电绝缘的连接层含有电绝缘的粘合剂，这尤其可以意味着，所述连接层不含有导电的填料。因此，例如与通过含有填料的导电粘合剂进行的半导体芯片的电接触相比，在使用没有导电填料的电绝缘连接层时，可以不必对填料或其组分可能的迁移采取预防措施。就这方面而言是有利的，因为尤其是在使用含有银的填料时，由于银迁移到半导体芯片的功能层中，会限制半导体芯片的功能性。此外，例如由于填充金的导电粘合剂会提高工艺成本，因此使用没有导电填料的电绝缘连接层也可以是有利的。另外，常用的导电粘合剂常常不与工艺化学品，比如在薄膜LED制造中使用的工艺化学品相容。
与使用焊剂相比，使用例如含有电绝缘粘合剂的电绝缘连接层尤其可以带来以下优点，电绝缘的连接层在较之于焊接工艺明显更低的温度下就可被加工。比如焊接常常要求高于200℃的工艺温度以生成冶金学连接，这不见得满足对要连接的构件的要求。另外还可能的是，例如含有电绝缘粘合剂的电绝缘连接层，不需要对分离额外支出以及例如通过阻挡扩散来保护功能层的额外支出，而这点在焊接时有时是需要的。
所述第一构件或第二构件或者这两者例如可以是衬底、晶片、玻璃载体、散热片、外延层序列、半导体芯片诸如发光二极管芯片或激光二极管芯片，或者光电器件诸如有机发光二极管(OLED)或基于半导体的发光二极管。因此，连接层的侧向延伸可达到晶片的尺寸至芯片接触的尺寸和更小。
尤其可以使用带有有源区(其中，在运行过程中产生电磁辐射)的外延层序列作为第一构件，以及使用载体诸如玻璃衬底或晶片作为第二构件。这两个构件相互的连接例如在制造薄膜半导体芯片时是符合目的的。
薄膜半导体芯片尤其表现出至少一个以下的特性特征：
-在产生辐射的外延层序列朝向载体的第一主面上施加或形成反射层，该反射层将至少一部分在外延层序列中产生的电磁辐射反射回来；
-所述外延层序列的厚度为20μm或小，尤其是在10μm范围内；和
-所述外延层序列包含至少一个具有至少一个面的半导体层，所述面具有混匀结构，这在理想情况下导致外延层序列中的辐射近乎各态历经(ergodisch)分布，即，其具有尽可能各态历经的随机散射性能。
薄层发光二极管芯片的基本原理例如在I.Schnitzer等人，Appl.Phys.Lett.63(16)，1993年10月18日，2174-2176中有述，其中与此有关的公开内容通过引用纳入本文。
在薄膜半导体芯片情况下，产生辐射的外延层序列的生长衬底通常可以被除去或变薄，并且所述外延层序列可以转到别的载体上。由于载体和外延层序列之间的连接应该是导电的，所以本文提出的连接尤其可以适合用于薄膜半导体芯片，从而可以经所述载体而接触薄膜半导体芯片。此外还可以由此带来以下优点，电绝缘的连接层可以足够薄，因此其可以具有极小的热阻，从而可以将运行时在所述外延层序列中产生的热有效导出。尤其是，当载体和外延层序列之间非导电连接时，可以不必接触所述外延层序列背离所述载体那侧，否则这样会造成过多消耗外延面，以及与之有关的经济性较低。
此外，所述第一构件可以包含半导体层系列，比如外延层序列，在其一侧上可以具有至少两个电接触面。所述第二构件可以是载体，例如衬底或引线框架，其同样可以具有至少两个电接触面。在每种情况下，所述第一构件和/或第二构件的至少两个电接触面在此可以具有相同或不同的电极性。例如第一构件情况下可以是用于上述薄膜半导体芯片的结构化的外延层序列，或者用于所谓倒装装配(Flip-Chip-装配)的半导体芯片，其在一侧上通过两个具有不同电极性的电接触面可以与第二构件电连通。
另外，根据本文提出的连接，还可以将光电型半导体芯片诸如发光二极管芯片或激光二极管芯片固定在散热片或器件外壳上。
在一种优选的实施方式中，所述第一表面或第二表面具有凹槽。在此情况下，所述凹槽可以只存在于第一构件的第一表面上或只存在于第二构件的第二表面上，或者存在于两个待连接的表面上。
在另一种实施方式中，第一构件的第一表面和/或第二构件的第二表面具有接合区，其内可以施加电绝缘的粘合剂，其可以形成导电的连接层。在第一表面和/或第二表面中的凹槽在此优选围着各自的接合区布置。所述凹槽优选可以用作粘合剂的接收池。由此可以使从接合区排出的过量涂敷的粘合剂流入接收池中，并可保留在那里。所述凹槽在此还可以规则或不规则地间隔着布置。
在一种优选的实施方式中，所述凹槽或接收池具有均匀的布置。例如均匀或规则的布置可能是有利的，因为这样可以使所述凹槽借助于在外延层序列的制造工艺中常用的光掩模而制得，而且这样可以因均匀或规则的布置而避免外延面变小。
有利地，所述表面中的至少一个可以具有结构化的表面。所述结构化在此例如可以通过微棱柱体结构化或微反射体结构化而得到。在此情况下，凹槽或接收池可以基于微棱柱体或微反射体而形成，其例如可以通过蚀刻而产生。
凹槽或接收池例如可以被设计成台式沟槽或被设计成台式沟槽的一部分，它们例如可以切开整个外延层序列或其一部分。在此情况下，凹槽的深度可以相应于外延层序列的厚度或者小于该厚度。所述凹槽还可以具有宽度，该宽度可以由台式沟槽的宽度得出，这例如又可以通过随后的加工步骤，比如分开(Vereinzeln)而规定。在此情况下，当所述凹槽具有足够大到可以容纳所有排出的粘合剂的体积时，是有利的。另一方面，通过凹槽或接收池的体积和所追求的连接层的厚度，可以得出最大待涂敷的粘合剂层的条件。例如，当所述凹槽或接收池由台式沟槽形成，其间距为约1000μm且沟槽宽度为约40μm，并且其深度例如相应于约7μm的外延层序列厚度时，可以是有利的。由此可以证实，约0.5μm的厚度对于待涂敷的粘合剂层而言是有利的。
在另一实施方式中，凹槽或接收池可以通过这样的凹槽产生，其通过表面的或表面区域的粗糙度产生。
在另一优选的实施方式中，连接层的平均厚度为第一表面和/或第二表面的构形表面结构的量级。这尤其可以意味着，连接层的平均厚度为第一表面和/或第二表面的粗糙度或粗糙深度的量级。
可以将表面的高度变化的rms值称为粗糙度，其被定义为表面的高度轮廓到表面的平均高度的平均平方间距的方根。表面的高度轮廓例如可以通过电子扫描力显微镜(Rasterkraftmikroskopie)确定，其中在表面的一个或更多个断面内测绘高度轮廓来确定。从例如通过电子扫描力显微镜、触针式轮廓计或白光干涉计获得的表面高度轮廓可以确定平均高度，这表示高度轮廓的算术平均值。借助于平均高度和求得的高度轮廓可以确定rms值，作为表面粗糙度的值。
连接层的厚度被定义为第一表面的平均高度和第二表面的平均高度之间的距离。
表面或表面区域的粗糙度在此可以相应于金属层，诸如电的金属-半导体接触层或金属的反射层沉积时产生的自然的粗糙度。
表面或表面区域的粗糙度例如可以通过诸如照相石版法结构化或喷砂的方法而提高。此外，提高的粗糙度可以通过选择合适的沉积条件诸如缓慢的汽化速率和/或高的衬底温度而达到。
因此，足够薄的连接层可以这样来确保构件表面之间导电接触，尤其是通过例如第一表面升高的构形表面结构区域与第二表面直接接触和/或反之亦然。尤其可以使第一表面升高的构形表面结构区域与第二表面升高的构形表面结构区域直接接触。如果第一和/或第二表面的构形表面结构通过第一和/或第二表面的粗糙度提供，则构形表面结构升高的区域尤其包含或者是第一表面的粗糙度尖端(Rauhigkeitsspitze)和/或第二表面的粗糙度尖端，此外，第一表面的粗糙度尖端与第二表面的粗糙度尖端还可以相互直接接触。
在一种特别优选的实施方式中，第一表面和/或第二表面的粗糙度至少在接合区内为至少几纳米。
在另一实施方式中，第一表面和第二表面至少部分导电性地形成。尤其可以优选至少接合区的一部分导电性地形成。此外，尤其是构形表面结构的至少分区也可以导电性地形成。
导电性地形成的第一表面和/或第二表面例如是金属性的。因此，为了导电性地形成第一和/或第二表面，它们也可以含有导电的透明氧化物(TCo)或者由其形成。
在另一实施方式中，形成连接层的电绝缘粘合剂对溶剂例如N-甲基-吡咯烷酮(NMP)，例如1-甲基-2-吡咯烷酮(Pyrrolidinion)，丙酮，异丙醇，乙醇和/或甲醇而言是溶剂稳定的。此外，对氢氧化钾(KOH)、氢氧化钠(NaOH)和/或磷酸碱稳定或酸稳定是有利的。
此外，所述电绝缘粘合剂优选对于0.1毫巴至几百毫巴，优选约100毫巴的典型的工艺真空而言是真空适用的，和/或在超过200℃的温度下是温度稳定的。这些特征在考虑以下的工艺步骤和/或构件的后续应用中的要求时通常是有利的。待采用的连接技术尤其应该与常规的工艺步骤和在装置的制造环节采用的化学品相容。此外，通过所述连接层不应对装置的作用方式或各构件产生不利影响。尤其是通过溶剂、软化剂或其它组分排气(Ausgasungen)不会带来不利作用时，是有利的。
在另一实施方式中，电绝缘的粘合剂是UV可固化的。有利的是从连接层的至少一侧是可光接触的，比如当构件是透明时，因此紫外光可以从透明构件的这一侧照射连接层。
在一种特别优选的实施方式中，电绝缘的粘合剂包含双苯并环丁烯(BCB)或由BCB形成。BCB的加工性能在出版物T.Takahashi，Proc.3rdJapan International SAMPE Symposium(1993)，第826-833页中有述，其中与此有关的公开内容通过引用并入本文。BCB的优点是，在没有产生副产物比如水情况下固化，并因此极少收缩。
在一种实施方式中，一种在具有第一表面的第一构件和具有第二表面的第二构件之间形成导电连接的方法-其中所述第一表面和第二表面中的至少一个具有构形表面结构-所述方法包括以下步骤：
-将电绝缘的连接层施加在所述第一表面和/或第二表面上，
-将所述第一表面和第二表面(9)相互定位，和
-向第一构件(5)和/或第二构件(8)施加力(10)这么久，直到通过所述构形表面结构在第一表面和第二表面之间实现导电接触。
在所述方法的一种实施方式中，第一表面和第二表面具有构形结构。
在所述方法的另一实施方式中，通过诸如蚀刻或磨削的方法产生构形结构。
在所述方法的另一实施方式中，通过磨蚀的结构化方法，例如蚀刻或磨削，和/或通过变形的结构化方法，例如压印，在待连接的第一表面和第二表面中的至少一个上形成凹槽。在此情况下，可以通过不同的方法在一个构件上或在两个构件上形成不同的凹槽。
在所述方法的另一实施方式中，电绝缘的连接层，比如电绝缘的粘合剂，被结构化涂敷。这例如可以通过印刷方法诸如喷墨印刷或丝网印刷进行。在此情况下，当厚度至少约为10μm的连接层通过丝网印刷进行涂敷，小于约10μm的连接层通过喷墨印刷进行涂敷时，是有利的。此外例如还可以采用凸模方法。
或者，所述电绝缘的连接层，比如电绝缘的粘合剂，也可以未结构化，例如通过旋涂或通过从气相沉积而涂敷。在另一实施方式中，未结构化涂敷的连接层在涂敷后被结构化。例如可以这样进行结构化，至少一个表面或至少其区域的至少分区对所述连接层具有不同的润湿性能。不同的润湿性能比如可以通过对至少一个表面或至少其区域的至少分区进行改性而达到。替代地或额外地，当所述连接层例如可被光结构化时是有利的。例如可以通过光掩模进行曝光。或者还可以使连接层通过采用光蚀剂进行干法或湿法化学蚀刻而结构化。
在合适的实施方式中，所述连接层在涂敷后的厚度介于10nm和100μm之间。此外，当所述连接层在涂敷后的厚度介于100nm和10μm之间时，是有利的。当所述连接层在涂敷后的厚度介于500nm和5μm之间时，是特别有利的。在此情况下，所述连接层在涂敷后的厚度可以取决于连接层的粘度和/或结构化和/或取决于第一表面和/或第二表面的粗糙度。
在所述方法的一种特别优选的实施方式中，所述连接层的厚度通过在至少一个构件上或在两个构件上施加力而减小，使得在施加力后，连接层的厚度在第一表面和/或第二表面的粗糙度或粗糙深度的量级上。这尤其意味着，在施加力后，连接层的厚度减小这么多，以至于至少待连接的表面的粗糙度尖端接触。
在所述方法的一种实施方式中，在20至78cm2的面积上施加1至40kN的力。
本发明其它优点和有利的实施方式和进一步改进由以下结合附图描述的实施例给出。
附图显示：
图1A至图1F，在根据本发明方法不同阶段的装置的示意截面图，
图2，根据第一实施例的装置的断面的示意截面图，
图3，根据第二实施例的装置的示意截面图，
图4a，根据第三实施例的装置的示意截面图，
图4b，根据第四实施例的装置的示意截面图，
图5，根据第五实施例的装置的示意截面图，和
图6A至6E，根据其它实施例的其它装置的示意截面图。
在实施例和附图中，相同的或起相同作用的组件分别以同样的附图标记表示。所画出的元件及其相互间的尺寸比例原则上不是按照比例示出的，更准确地说，各元件诸如层厚度或粗糙度画得夸张大，以便更好地表示和/或更好地理解。
在根据图1A至图1F的实施例情况下，在制造薄膜半导体芯片的过程中，通过连接层连接作为第一构件的外延层序列与作为第二构件的载体晶片。
为了制造根据图1A的发出辐射性薄膜半导体芯片，在合适的生长衬底1，诸如SiC衬底或蓝宝石衬底上外延式生长外延层序列2。所述外延层序列包含运行时在其中产生辐射的有源区3和其它功能层4。为了产生辐射，有源区3例如具有pn结、双异质结构、单量子阱或多量子阱(MQW)。术语量子阱结构在此不包括关于量子化的维度(Dimensionalitaet)的说明。因此其尤其包括量子槽、量子线和量子点以及这些结构的任何组合。MQW结构的实例在出版物WO 01/39282、US 5,831,277、US 6,172,382B1和US 5,684,309中有述，其中与此有关的公开内容通过引用并入本文。
此外，在外延层序列2背离生长衬底1的那侧上施加反射层5，在有源区3中产生的辐射，该辐射在背离生长衬底1的那侧从外延层序列2射出，又反射回外延层序列2。反射层5在此情况下含有Au、Al或Ag或者由这些金属组成的合金，并且可以作为单层或者作为含有由其它材料形成的层的层序列存在。常规的薄膜半导体芯片的外延层序列2的总厚度为几微米至几十微米。
在根据图1B的另一步骤中，在作为第一构件的第一表面存在的反射层5背离生长衬底1的那侧6上施加连接层7。在此情况下，有利地可以在反射层5背离生长衬底1的那侧6上利用微棱柱体结构化作为预结构化，如出版物WO 02/13281A1中所述，与此有关的其公开内容通过引用并入本文。用于微棱柱体的空隙例如可以在半导体层中蚀刻出来，然后在其上可以沉积反射层5。为了能够通过反射层5接触外延层序列2，反射层5优选由导电材料形成。由于在该连接步骤后进行很多其它工艺步骤，所以需要连接介质，所述连接介质尤其要溶剂稳定、真空适用和/或温度稳定的，并且此外与所有其它的工艺步骤和加工步骤相容。一种适合于连接层7的材料例如是BCB(双苯并环丁烯，其例如可以以商标名Cyclotene 3022-xx从Dow Corning公司获得，其中＂xx＂表示预聚的BCB单体在溶剂均三甲苯中的份额)，BCB有利地如光刻胶一样，可以0.5至十微米能良好再现的厚度进行离心涂敷，并且通常良好粘附于待连接的表面上。可以证实，使用Cyclotene 3022-35或Cyclotene 3022-46是有利的，例如用其涂敷可以达到约1.0至约2.3μm或者约2.4至约5.5μm的层厚度。
在涂敷后，BCB膜任选地通过反应性离子蚀刻，使用钛掩模而进行结构化。
证实还可以替代使用可光致结构化的Cyclotene 4022-xx，例如xx＝35或xx＝46。因此例如在涂敷时可以达到约2.6至约5.2μm或者约7.3至约14.2μm的层厚度。
替代地或额外地，连接层7还被涂敷在待与外延层序列2连接的载体衬底8上。
在根据图1C的另一制造步骤中，载体衬底8作为具有第二表面9的第二构件在相对于外延层序列2而言理想的位置，定位在连接层7上。适合于载体衬底8的材料是导电的材料，比如硅或金属，或者具有导电表面的电绝缘材料。因此在另一方法步骤中，通过载体衬底8可以实现外延层序列2简单的电接触。
在根据图1D的另一制造步骤中，力10基本上垂直于隔绝外延层序列2的反射层5和载体衬底8的待连接表面6、9施加，从而减小了连接层7的厚度，使得根据图2中的实施例，通过隔绝外延层序列2的反射层5和载体衬底8的表面6、9的构形表面结构发生接触而形成导电接触。表面6，9的构形表面结构在此情况下有利地可以是粗糙度尖端20、21，如图2的实施例所示。
根据图1E，这种厚度减小的连接层7在适度压力下，通过在宽限度内可自由选择的温度范围而固化。在此情况下，在约20至约78cm2面积上约1至约40kN的力被证实是合适的。
BCB例如可以在约150至约200℃的温度下固化。在此情况下，在约150℃的温度下固化约12小时或者在约200℃的温度下固化约0.5小时可以被证实是特别有利的。另外可以有利的是，在较低温度例如约150℃下预固化约3分钟，并且在较高温度例如约200℃下后固化约2分钟。
由于连接层7在机械载荷性方面良好的工艺相容性以及温度耐受性，所以所述装置可以被进一步加工。良好的工艺相容性尤其可以表现在，其它工艺步骤不受连接层的限制，或者不被其不利地影响。例如通过所述连接层可行的是，由于不存在可能对随后在真空中的工艺步骤不利的排气，由于对蚀刻工艺的耐受性以及由于所述连接层与后续工艺步骤的温度的相容性，所以不会对制造例如具有本发明连接层的半导体芯片的工艺造成不利影响。
生长衬底1例如由于磨削而变薄或者完全除去。在另一方法步骤中，在外延层序列2背离载体衬底8的表面11上施加结合垫(Bond-Pad)12以接触外延层序列2(参见图1F)。这样可得到的半导体芯片13的电接触可以通过与载体衬底8和结合垫12接触的电引线而实现。半导体芯片13在合适的载体衬底如引线框架上的布置在图3至图5的实施例中示出。
所示出的方法可以用于大面积连接在生长衬底上具有外延层序列的四英寸外延晶片和载体晶片。
通过在图1A至图1F中表示的方法和对外延层序列的结构化，例如通常可以在四英寸载体晶片上制造约50000个薄膜半导体芯片，其电接触可通过用于每个薄膜半导体芯片的载体晶片进行检查和验证(verfiziert)。
此外通过鉴定可以确定，例如通过本发明方法制得的具有约90000μm2连接层面积的芯片的接触部位面积至少为约700μm2。
载体晶片和薄膜半导体芯片之间的电接触电阻与其它常用的焊接相比没有提高。
如果半导体芯片13的电接触不是如根据图1F的实施例那样，通过反射层5朝向载体衬底8的那侧6上的载体衬底8以及通过外延层序列2背离载体衬底8的那侧11上的结合垫12，而是通过只在外延层序列2一侧上的结构化的电接触件，则结构化的电接触件与结构化的电引线例如在结构化的导体带(Leiterband)上通过由电绝缘的粘合剂形成的连接层7进行电接触。这种所谓的倒装装配在出版物EP 0905797 A2中有述，与此有关的其公开内容通过引用并入本文。在此，带有设计为反射的接触件5的待装配和待接触的薄膜半导体芯片13被放在电引线上，例如放在导体带上，其中通过对设计为反射的接触件5进行结构化而提供起到适合作为容纳沟槽的凹槽40。使用电绝缘的粘合剂作为根据本发明的连接层7，这带来的优点在于，基本上避免了由于装配工艺中的波动引起的短路。例如可能的是，通过过多涂敷的粘合剂，其会遮盖半导体芯片的侧面，亦即芯片侧面，不会引起外延层序列的短路。
根据图2的实施例表示根据本发明装置的断面。在此情况下，第一构件5的第一表面6和第二构件8的第二表面9分别具有构形表面结构22、24，它们例如可以通过借助于电子扫描力显微镜的测量求得高度轮廓。对于构件5、8的表面6、9，可以标出表面22的平均等高线26和表面24的平均等高线27。平均等高线26和27的间距被定义为连接层7的厚度28。表面结构22、24在所示的实施例中具有高峰20、21，如粗糙度尖端，在它们之间可以存在凹槽。如图所示，所述高峰可以不规则排列，比如在未结构化的粗糙度轮廓情况下。或者(未画出)，所述高峰至少在分区中也可以规则排列。
第一构件5例如可以是来自实施例1A的具有反射层的外延层序列，其中，第一表面是反射层背离外延层序列的那侧，第二构件8可以是载体衬底。或者，第一构件5例如还可以是根据以下实施例中任一个的半导体芯片13，比如薄膜半导体芯片，其中第一表面6可以是载体衬底背离外延层序列的那侧，第二构件8可以是可表面装配的器件的外壳的引线框架或者其它适合用于半导体芯片13的衬底，如以下图中所示。
通过施加力10使得构件5、8相互这么接近，直到两个表面6，9的构形表面结构的高峰20、21接触。通过这样接触的高峰20、21，形成了两个构件5、8的表面6、9之间的导电接触。所形成的接触点越多，电接触阻力就越小。连接层的厚度28在此情况下差不多相应于构形表面结构22、24的高度轮廓，例如亦即表面6、9的粗糙度。
对于构件5、8之间形成的电接触，连接层7可以这样成形，使得形成所述连接层的电绝缘的连接介质位于高峰20、21之间。从而可以实现构件5、8之间材料直接的(stoffschlüssig)接触。
根据图3的实施例涉及半导体芯片13的装配，如例如根据方法1A到1F制得的薄膜半导体芯片，其被施加在可表面安装的器件30中。可表面安装的器件30具有例如由塑料制的外壳31，和引线框架32，其能够使可表面安装的器件30例如在电路板上进行装配和电接触。半导体芯片13的一侧，在根据实施例1F的薄膜半导体芯片情况下以载体衬底8背离外延层序列2的那侧，通过由电绝缘的粘合剂形成的连接层7施加在外壳31内的引线框架32上，并与引线框架32电和热耦合。在此情况下，引线框架32不仅用作电引线，而且还用作散热片，以便将在半导体芯片13中产生的热导出。由于使用没有用于典型导电粘合剂的金属填充的特别薄的电绝缘连接层7，因此可以将热特别好地导走。
有利地可以使用BCB制成的连接层，诸如与图1A至图1F的实施例的方法有关的具有类似加工参数的连接层。所述附着，亦即例如半导体芯片13安放在引线框架32上，可以在时间和空间上与连接层7的固化分开进行。
根据图4A的实施例表示被装配在引线框架32上的半导体芯片13，其中，引线框架32，通常是金属带通过压印这样变形，使得其具有用于连接层7的电绝缘粘合剂的凹槽40。在将半导体芯片13安放于引线框架32上时，通过压紧力将压力作用在作为连接层7涂敷的粘合剂上，使得连接层7的厚度变小。在此情况下，来自连接层7的过量粘合剂被压入用作粘合剂接收池的凹槽40中。接合区41中的粘合剂厚度此时减小这么多，使得在半导体芯片13和引线框架32之间形成了导电接触。通过用作接收池的凹槽40，在待装配的半导体芯片13周围不产生排掉的过量的粘合剂，这使得半导体芯片13能够在导体带32上清洁地接触并装配。
在根据图4B的实施例中，根据实施例1F的待装配的半导体芯片13具有用作粘合剂接收池的凹槽40。该凹槽40可以通过对载体衬底8背离外延层序列2的那侧进行结构化而提供，或者由于通过磨削工艺与结晶学腐蚀进攻的共同作用形成的粗糙化而产生。
根据图4A的实施例的半导体芯片13或者根据图4B的实施例的半导体芯片13例如可以在所述半导体芯片背离引线框架的那侧通过结合垫12进行接触。或者，在倒装装配情况下，可以在半导体芯片朝向导体带32的那侧上提供对于半导体芯片侧的接触可能性(未画出)。这样可以省略结合垫12的施加。
在根据图5的实施例中，发出辐射的半导体芯片13被装配在透明的涂覆有层51的衬底50上，所述层51含有透明的导电氧化物(透明导电氧化物，缩写＂TCO＂)或者由这种氧化物形成。TCO是透明的导电材料，通常是金属氧化物，例如氧化锌，氧化锡，氧化镉，氧化钛，氧化铟或氧化铟锡(ITO)。除了二元的金属氧化合物，例如ZnO、SnO2或In2O3外，TCO的组还包括三元的金属氧化合物，例如Zn2SnO4、CdSnO3、ZnSnO3、MgIn2O4、GaInO3、Zn2In2O5或In4Sn3O12或者不同的透明的导电氧化物混合物。此外，TCO不强制相应于化学计量组成，并且还可以是p-掺杂或n-掺杂的。半导体芯片13通过由可以用紫外光固化的电绝缘粘合剂制成的连接层7，而固定在透明的衬底50上。在此情况下，可以将根据图1A至图1F的实施例的方法制成的半导体芯片13这样布置在衬底上，使得载体衬底8朝向衬底50。有利地，载体衬底被设计成透明的，并含有玻璃或其它透明材料，或者由这些材料形成。因此由半导体芯片13发出的辐射可以辐射通过半导体芯片13的载体衬底8，通过连接层7、层51和透明的衬底50。涂敷连接层7并且使半导体芯片13定位后，通过用力使半导体芯片和层51之间的距离减小到这种程度，使得如图2的实施例中所示的那样，通过形成两个构件构形表面结构的高峰(比如粗糙度尖端)之间的接触点，而形成半导体芯片8和层51之间的导电接触。之后，电绝缘的粘合剂例如用可以从透明衬底50的一侧照射到连接层7上的紫外光进行固化。例如可以通过含有一种或更多种金属或者由一种或更多种金属形成的接触部位进行电接触。这样的接触部位可以差不多邻近半导体芯片13，尤其是以相对于半导体芯片合适的距离而布置在层51上(未画出)。
半导体芯片背离衬底50的那侧，其例如可以具有微棱柱体结构化，可以以类似方式进行接触。在此情况下，可以额外地在半导体芯片13背离衬底50的那侧上布置另一透明的衬底52，所述衬底52例如含有玻璃或者由玻璃形成。透明的衬底52可以用含有TCO或者由TCO形成的导电层53涂覆。同样可以通过连接层7进行半导体芯片13与导电层53的导电连接。另外，通过使用由电绝缘材料比如电绝缘的粘合剂形成的连接层7，还可以使邻接半导体芯片13的侧面131、132的区域54填充有连接层材料。通过使用电绝缘的连接层材料，可以避免半导体芯片发生短路。
或者，衬底50也可以不是透明的，而衬底52是透明的。
图6A表示一种实施例，该实施例包括具有两个电接触区域51、52的第一构件5。只以断面表示的第一构件5在此被设计成外延层序列，其可以通过一侧上的电接触区域51、52电接触。为此，第一构件5具有连贯的第一表面6，该表面可以通过电接触区域51、52电联通。在所示的实施例中，电接触区域51、52具有不同的极性。或者，电接触区域51、52还可以具有相同的电极性，因此，仅就极性而言，通过结构化的接触区域51、52，在第一表面6上可以实现第一构件的电联通。或者，第一表面6可以具有两个以上具有相同或不同极性的电接触区域。
第一构件5被布置在第二构件8上，所述第二构件是具有两个电接触区域81、82的载体。所述载体在此情况下可以被设计为具有第二表面9的载体衬底或者引线框架，其具有相应于第一表面6上电接触区域51、52的数目的电接触区域81、82。或者，第二表面9上的电接触区域还可以接触第二表面上一个以上的电接触区域，或者相反(未画出)。
第一构件5在第二构件8上的固定和电接触通过布置在表面6和9之间的连接层7进行。在此情况下，连接层7如以上给出的实施例那样设计，并含有电绝缘的粘合剂，比如BCB。
通过在电接触区域81、82上布置电接触区域51、52，并且连接层7的厚度减小到表面6和9的各粗糙度尖端可以接触，可以实现电接触区域51和81之间以及52和82之间的电接触。为此，如所示的实施例那样，连接层7可以是普通的和未结构化的，并且本身作为连贯的层延伸通过电接触区域51、52、81、82。通过设计由电绝缘的粘合剂形成的连接层，可以实现第一构件5大面积材料直接地固定在第二构件8上，而不会在电接触区域51和52之间以及81和82之间形成短路。
在图6B的实施例中，第一构件5和第二构件8分别具有凸起的电接触区域51、52或81、82。第一构件5例如可以是用于倒装装配的半导体芯片，其被施加在作为第二构件8的具有引线框架81、82的载体上。第一构件5与第二构件8材料直接地固定和电连接是以上述方法和方式通过连接层7实现的，所述连接层被施加在各自的电接触区域51和81之间以及52和82之间。
图6C表示另一实施例，其中，连接层7也布置在电接触区域51、52、81、82之间，以便能够更好地将第一构件5材料直接地固定在第二构件8上。
图6D的实施例表示在电接触区域81、82上具有额外层的第二构件8，该层含有绝缘材料801，比如氧化物，例如SiO2，其中含有分别接触第二构件8的电接触区域81和82的金属填充811、812、821、822。在含有绝缘材料801的层上布置着第一构件5，比如具有结构化的电接触区域51、52的外延层序列，它们以上述方法和方式通过连接层7而与金属填充811、812和821、822电连接，因此还与第二构件8的电接触区域81、82电连接。第二构件8例如可以被设计成具有电引线81、82的衬底，其上布置着具有绝缘材料801和金属填充811、812、821、822的层。或者，在材料801界面上的金属填充811、812、821、822被由绝缘材料形成的层所包围，使得材料801也可以是导电的。
在图6E的实施例中，金属填充811、812、821、822高于材料801，比如设计成蘑菇结构。在此情况下，金属填充811、812、821、822的第二表面9与电接触区域51和52的第一表面6之间的电接触通过连接层7的厚度足够减小而形成。
因此，通过所示实施例中的金属填充811、812、821、822的适当分布和适当尺寸，尤其是它们的直径，可以实现第一构件5与第二构件8无校准的接触。在此，金属填充的数目可以不同于所示的数目。替代地或额外地，所述第一构件和/或第二构件可以含有校准元件，比如导向件或导向棱，从而可以消除对金属填充的尺寸和布置的限制。
本发明并不限于借助实施例描述的内容。更确切地说，本发明包括任何新特征以及特征的任何组合，特别是在专利权利要求中包含的特征的任何组合，即使这些特征或这些组合本身没有明确记载在专利权利要求或实施例中。

Claims (36)

1.一种装置，其包含具有第一表面(6)的第一构件(5)和具有第二表面(9)的第二构件(8)，其中
-第一表面和第二表面中的至少一个具有构形表面结构，
-第一构件(5)的第一表面(6)与第二构件(8)的第二表面(9)通过电绝缘的连接层(7)连接，和
-第一表面(6)和第二表面(9)之间的导电接触通过所述构形表面结构形成。
2.根据权利要求1的装置，其中，不但所述第一表面而且所述第二表面都具有所述构形表面结构。
3.根据前述权利要求中任一项的装置，其中，所述构形表面结构由所述第一表面和/或第二表面的粗糙度造成。
4.根据前述权利要求中任一项的装置，其中，第一构件(5)和/或第二构件(8)选自：衬底、晶片、玻璃载体、散热片、外延层序列和光电半导体芯片。
5.根据前述权利要求中任一项的装置，其中，第一构件(5)的第一表面(6)和/或第二构件(8)的第二表面(9)具有凹槽(40)。
6.根据前述权利要求的装置，其中，第一表面(6)和第二表面(9)具有其中施加有连接层(7)的接合区(41)，并且第一表面(6)和/或第二表面(9)中的凹槽(40)围绕接合区(41)布置。
7.根据权利要求5或6中任一项的装置，其中，凹槽(40)用作连接层粘合剂的接收池。
8.根据权利要求5～7中任一项的装置，其中，凹槽(40)规则地间隔着布置。
9.根据权利要求5～7中任一项的装置，其中，凹槽(40)不规则地间隔着布置。
10.根据前述权利要求中任一项的装置，其中，连接层(7)的平均厚度(28)在第一表面(6)的粗糙度和/或第二表面(9)的粗糙度的量级上。
11.根据前述权利要求3或10中任一项装置，其中，第一表面(6)的粗糙度和/或第二表面(9)的粗糙度至少为几纳米。
12.根据前述权利要求中任一项的装置，其中，第一表面(6)和第二表面(9)至少部分导电性地形成。
13.根据权利要求9的装置，其中，第一表面(6)和/或第二表面(9)至少部分金属性地形成。
14.根据前述权利要求中任一项的装置，其中，所述连接层含有电绝缘的粘合剂。
15.根据前述权利要求的装置，其中，所述粘合剂是溶剂稳定、真空适用、温度稳定和/或可UV固化的。
16.根据权利要求14或15的装置，其中，所述粘合剂含有双苯并环丁烯(BCB)。
17.一种在具有第一表面(6)的第一构件(5)和具有第二表面(9)的第二构件(8)之间形成导电连接的方法，其中所述第一表面和第二表面中的至少一个具有构形表面结构，该方法包括以下步骤：
-将电绝缘的连接层(7)施加在所述第一表面和/或第二表面上，
-将所述第一表面(6)和第二表面(9)相互定位，和
-向第一构件(5)和/或第二构件(8)施加力(10)这么久，直到通过所述构形表面结构在第一表面和第二表面之间形成导电接触。
18.根据前述权利要求的方法，其中，第一表面(6)和第二表面(9)具有构形结构。
19.根据权利要求17或18的方法，其中，在施加连接层之前产生所述构形表面结构。
20.根据前述权利要求的方法，其中，所述构形表面结构通过蚀刻、磨削、照相石版法结构化和/或喷砂而形成。
21.根据权利要求17～20中任一项的方法，其中，使用第一构件(5)和/或第二构件(8)，它们选自：衬底、晶片、玻璃载体、散热片、外延层序列和光电半导体芯片。
22.根据权利要求17～21中任一项的方法，其中，第一构件(5)的第一表面(6)和/或第二构件(8)的第二表面(9)在施加电绝缘的连接层之前设置凹槽(40)。
23.根据权利要求17～22中任一项的方法，其中，第一表面(6)和第二表面(9)具有其中施加有连接层(7)的接合区(41)，其中，第一表面(6)和/或第二表面(9)中的凹槽(40)围绕接合区(41)布置。
24.根据权利要求22或23中任一项的方法，其中，凹槽(40)用作连接层粘合剂的接收池。
25.根据权利要求22～24中任一项的方法，其中，凹槽(40)规则地间隔布置。
26.根据权利要求22～24中任一项的方法，其中，凹槽(40)不规则地间隔布置。
27.根据权利要求22～26中任一项的方法，其中，凹槽(40)通过蚀刻、磨削、压印、照相石版法结构化和/或喷砂而形成。
28.根据权利要求17的方法，其中，连接层(7)被结构化地涂敷。
29.根据权利要求28的方法，其中，结构化的涂敷通过印刷法进行。
30.根据权利要求17的方法，其中，连接层(7)被未结构化地涂敷。
31.根据权利要求30的方法，其中，未结构化的涂敷通过旋涂法或从气相沉积而进行。
32.根据权利要求17的方法，其中，在涂敷后连接层(7)的厚度(28)具有100nm到10μm的厚度。
33.根据权利要求32的方法，其中，连接层(7)的厚度(28)在涂敷后通过施加力(10)而减小，使得连接层(7)的厚度(28)在第一表面(6)的粗糙度和/或第二表面(9)的粗糙度的量级上。
34.根据权利要求17～33中任一项的方法，其中，使用含有粘合剂的电绝缘连接层。
35.根据权利要求34的方法，其中，使用溶剂稳定、真空适用、温度稳定和/或可UV固化的粘合剂。
36.根据权利要求34或35的方法，其中，使用含有双苯并环丁烯(BCB)的粘合剂。
CN 200780017869 2006-05-19 2007-05-16 具有绝缘连接介质的导电连接 Pending CN101449368A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006023683.1 2006-05-19
DE102006023683 2006-05-19
DE102006028692.8 2006-06-22

Publications (1)

Publication Number Publication Date
CN101449368A true CN101449368A (zh) 2009-06-03

Family

ID=40743825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200780017869 Pending CN101449368A (zh) 2006-05-19 2007-05-16 具有绝缘连接介质的导电连接

Country Status (1)

Country Link
CN (1) CN101449368A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103803488A (zh) * 2012-11-06 2014-05-21 英飞凌科技奥地利有限公司 封装纳米结构组件和用于制作封装纳米结构组件的方法
CN104380465A (zh) * 2012-05-30 2015-02-25 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
CN113851932A (zh) * 2016-12-29 2021-12-28 欧司朗光电半导体有限公司 半导体激光二极管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380465A (zh) * 2012-05-30 2015-02-25 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
US9698195B2 (en) 2012-05-30 2017-07-04 Olympus Corporation Method for producing image pickup apparatus and method for producing semiconductor apparatus
CN104380465B (zh) * 2012-05-30 2018-02-09 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法
CN103803488A (zh) * 2012-11-06 2014-05-21 英飞凌科技奥地利有限公司 封装纳米结构组件和用于制作封装纳米结构组件的方法
US9249014B2 (en) 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
CN113851932A (zh) * 2016-12-29 2021-12-28 欧司朗光电半导体有限公司 半导体激光二极管

Similar Documents

Publication Publication Date Title
KR101367545B1 (ko) 절연성 결합 매체를 이용하는 전기 전도적 결합
US9837583B2 (en) Light emitting diode package and method of manufacture
CN102106004B (zh) 包含窗口层和导光结构的半导体发光器件
US8431937B2 (en) Semiconductor chip and method for producing a semiconductor chip
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
US7622747B2 (en) Light emitting device and manufacturing method thereof
CN103840040A (zh) 半导体发光器件及其制造方法
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
WO2011033516A1 (en) Wafer level packaging of electronic devices
KR20100074100A (ko) 광전 반도체칩，광전 소자，및 광전 소자의 제조 방법
TW200905907A (en) Package structure of compound semiconductor device and fabrication method thereof
US20060131708A1 (en) Packaged electronic devices, and method for making same
WO2016033229A1 (en) Flip chip led package
CN105409017A (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
CN107851693B (zh) 氮化物半导体发光元件用的基台及其制造方法
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
US20080057603A1 (en) Light Emitting Diode and Method of Making the Same
KR101189081B1 (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
US8198107B2 (en) Method for manufacturing light emitting diode assembly
US20060255356A1 (en) Light-emitting diode and manufacturing method thereof
CN101449368A (zh) 具有绝缘连接介质的导电连接
CN1691280A (zh) 半导体基板的制造方法和电光学装置的制造方法
CN114050207B (zh) 巨量转移芯片的装置
KR20090008036A (ko) 발광 소자 패키지와 서브마운트 및 그 제조방법
CN101278412A (zh) 光电子半导体芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090603