KR20090008036A - 발광 소자 패키지와 서브마운트 및 그 제조방법 - Google Patents

발광 소자 패키지와 서브마운트 및 그 제조방법 Download PDF

Info

Publication number
KR20090008036A
KR20090008036A KR1020070071323A KR20070071323A KR20090008036A KR 20090008036 A KR20090008036 A KR 20090008036A KR 1020070071323 A KR1020070071323 A KR 1020070071323A KR 20070071323 A KR20070071323 A KR 20070071323A KR 20090008036 A KR20090008036 A KR 20090008036A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting device
electrode
prevention groove
Prior art date
Application number
KR1020070071323A
Other languages
English (en)
Other versions
KR101366268B1 (ko
Inventor
박칠근
송기창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070071323A priority Critical patent/KR101366268B1/ko
Publication of KR20090008036A publication Critical patent/KR20090008036A/ko
Application granted granted Critical
Publication of KR101366268B1 publication Critical patent/KR101366268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광 소자 패키지와 서브마운트 및 그 제조방법에 관한 것으로 특히, 신뢰성을 향상시킬 수 있는 발광 소자 패키지 및 그 서브마운트에 관한 것이다. 이러한 본 발명은, 발광 소자 패키지에 있어서, 발광 소자 장착부가 구비되는 기판과; 상기 기판의 장착부와 상기 기판의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극과; 상기 기판의 테두리부의 하측단의 적어도 일부분에 형성되는 쇼트방지홈을 포함하여 구성되는 것이 바람직하다.
발광 소자, 패키지, 쇼트, LED, 관통홀.

Description

발광 소자 패키지와 서브마운트 및 그 제조방법 {Package and sub-mount for light emitting device and method for making the same}
본 발명은 발광 소자 패키지와 서브마운트 및 그 제조방법에 관한 것으로 특히, 신뢰성을 향상시킬 수 있는 발광 소자 패키지와 서브마운트 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아 왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
최근 들어 이러한 LED의 한계점이었던 휘도 문제가 크게 개선되면서 백라이트용, 카메라 플래시용, 자동차용, 전광판용, 교통신호등용, 조명용 LED가 개발되는 등 응용 분야가 산업 전반으로 크게 확장되고 있다.
특히, 크기가 작으면서 고휘도라는 장점을 가진 LCD 백라이트 유닛용 LED는 기존 백라이트 유닛의 광원으로 사용되어 온 CCFL 램프를 대체하면서 크게 사용이 증가할 전망이다.
이러한 LED의 패키지(package)의 일례는 도 1에서 도시하는 바와 같이, 장착홈(11)이 형성된 서브마운트(sub-mount; 10)에 LED(20)가 접속되고, 이러한 서브마운트(10)는 금속배선이 형성된 PCB 기판(30)에 결합된다.
도 2에서는 도 1의 A - A'선 단면을 나타내고 있으며, 도시되는 바와 같이, 서브마운트(10)는 기판(11) 상에 LED(20)가 장착될 장착홈(12) 및 관통홀(through hole; 13)이 형성되고, 이러한 서브마운트(10)의 기판(11) 상에는 상기 관통홀(13)을 통하여 전극배선(14a, 14b)이 기판(10)의 전후면에서 연결되도록 형성되며, 기판(11)과 전극배선(14a, 14b) 사이에는 전기적 절연을 위한 절연층(insulation layer; 15)이 형성된다.
상술한 서브마운트(10)는 반도체 공정을 이용하여 웨이퍼 레벨(wafer level)로 제작되어 다이싱(dicing) 공정에 의하여 패키지 단위의 개별 서브마운트(10)로 분리된 후 후면에 형성된 전극배선(14b)과 PCB 기판(20)의 금속배선(21)을 크림솔더 또는 전도성 에폭시(22) 등을 사용하여 접합하게 되는데, 이러한 접합 공정에서 솔더 또는 에폭시(22)가 다이싱 공정에 의하여 노출된 서브마운트의 기판(11) 표면(a)에 접촉하여 금속배선(14a, 14b)과 전기적으로 연결되어 불량이 발생할 수 있다.
만약, 이를 해결하기 위하여 서브마운트(10)의 후면에 형성된 전극배선(14b)과 다이싱 공정에 의하여 노출된 기판(11) 표면(a)의 거리(w)를 솔더가 퍼지는 면적보다 충분히 길게 함으로써 상술한 문제를 해결할 수도 있으나, 이 경우에는 개별 서브마운트(10)의 크기가 커져서 소형 패키지 제작에 적합하지 않고, 웨이퍼당 개별 서브마운트의 생산량 감소에 따른 제조 비용이 크게 상승할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 발광 소자의 접합 과정에서 솔더 또는 에폭시가 패키지 및 서브마운트의 노출된 표면에 접촉하여 발생하는 불량을 개선할 수 있는 발광 소자 패키지와 서브마운트 및 그 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 발광 소자 패키지에 있어서, 발광 소자 장착부가 구비되는 기판과; 상기 기판의 장착부와 상기 기판의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극과; 상기 기판의 테두리부의 하측단의 적어도 일부분에 형성되는 쇼트방지홈을 포함하여 구성되는 것이 바람직하다.
상기 쇼트방지홈은, 적어도 상기 전극이 형성된 부분에 위치할 수 있고, 상기 기판의 테두리부를 따라 형성될 수도 있다.
이때, 상기 쇼트방지홈의 높이 또는 깊이는, 50 내지 500㎛인 것이 바람직하다.
한편, 상기 기판과 전극 사이의 적어도 일부분에는 절연층이 형성될 수 있다.
이러한 쇼트방지홈의 형상은, 상기 기판의 하측면에서 기판 전체 면적보다 좁은 면적이 돌출되어 형성될 수 있다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 발광 소자용 서브마운트에 있어서, 발광 소자 장착부가 구비되는 기판과; 상기 기판의 장착부와 상기 기판의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극과; 상기 기판의 테두리부의 하측단의 적어도 일부분에 형성되는 쇼트방지홈을 포함하여 구성되는 것이 바람직하다.
상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 발광 소자 패키지의 제조방법에 있어서, 기판의 제1면에 발광 소자 장착부를 형성하는 제1단계와; 상기 기판의 제1면과 제2면을 관통하는 관통홀을 형성하는 제2단계와; 상기 기판의 제2면의 테두리를 따라 쇼트방지홈을 형성하는 제3단계와; 상기 기판 상에 적어도 한 쌍의 전극을 형성하는 제4단계를 포함하여 구성되는 것이 바람직하다.
이때, 상기 제1단계, 제2단계, 및 제3단계 중 적어도 두 단계 이상은 동시에 이루어질 수 있고, 상기 제1단계, 제2단계, 및 제3단계 중 적어도 한 단계는, 습식식각, 건식식각, 레이저 드릴링 중 어느 하나의 방법으로 이루어질 수 있다.
본 발명은 후면전극을 둘러싸는 쇼트방지홈을 갖는 서브마운트 및 패키지를 제공함으로써, 패키지 단위의 개별 서브마운트와 PCB 기판과의 접합공정에서 솔더 또는 에폭시가 다이싱 공정에 의하여 노출된 서브마운트 표면과 접촉하여 PCB기판의 금속배선과 전기적으로 연결되어 발생하는 불량을 크게 개선함으로써 생산 효율을 극대화시키는 효과가 있는 것이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.
이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다.
이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.
도 3 및 도 4에서 도시하는 바와 같이, 서브마운트(100)는 발광 소자 장착부(120)가 구비되는 기판(110)으로 이루어지며, 이러한 기판(110)의 장착부(120)와 기판(110)의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극(130, 131)이 형성된다.
이러한 전극(130, 131)은 기판(110)의 전면에 형성되는 전면전극(130)과, 기판(110)의 후면에 형성되는 후면전극(131)으로 이루어지며, 이러한 전면전극(130)과 후면전극(131)은 기판(110) 상에 형성되는 관통홀(150)을 통하여 서로 연결된다.
이와 같은 서브마운트(100)는 기판(110)의 테두리부의 하측단의 적어도 일부 분에는 쇼트방지홈(140)이 형성되어, 상술한 후면전극(131)이 PCB에 접속될 때 이용되는 솔더가 기판(110)의 노출된 측면과 접촉하여 쇼트가 되는 현상을 방지할 수 있다.
이러한 쇼트방지홈(140)은 도 3 및 도 4에서와 같이, 서브마운트(100)의 기판(110) 하측면을 따라 형성될 수 있다. 즉, 도 3에서와 같이, 기판(110)의 하측을 따라 내측으로 폭이 좁은 부분이 형성될 수 있다.
또한, 도 4에서와 같이, 쇼트방지홈(140)은 기판(110)의 하측면에서 기판(110) 전체 면적보다 좁은 면적이 돌출되어 형성된 것으로 볼 수도 있다.
이러한 쇼트방지홈(140)은 기판(110) 표면에 대하여 경사지게 형성될 수 있고, 그 높이와 폭의 정도는 솔더링 시의 솔더와 접촉하지 않을 정도의 높이와 폭을 가지도록 하는 것이 바람직하다.
<제1실시예>
이하, 도 5를 참고하여 이러한 제1실시예의 제조과정을 설명하면 다음과 같다.
먼저, 실리콘 기판(110)에 발광 소자(200)가 장착될 장착부(bathtub; 120)와 관통홀(through hole; 150)을 벌크 에칭(bulk etching)하여 형성한다.
이러한 관통홀(150)은 기판(110)의 전면에 형성되는 전면전극(front side electrode; 130)과 기판(110)의 후면에 형성되는 후면전극(back side electrode; 131)들이 이 관통홀(150)을 통하여 상호 연결될 수 있도록 할 수 있다.
그리고, 이후 공정에서 개별 서브마운트(100) 단위로 절삭하여 크림솔더 또 는 전도성 에폭시 등을 사용하여 PCB 기판이나 스템(stem)에 본딩 시 이러한 솔더나 에폭시가 번져 절삭작업에 의하여 노출된 기판(110) 표면과 접촉하지 않도록 후면전극(131)으로부터 일정거리(w)와 높이(h)를 갖는 쇼트방지홈(140)을 형성한다.
이러한 쇼트방지홈(140)은 상술한 도 4에서 도시한 바와 같이 후면전극(131)을 둘러싸는 형태가 적합하며, 후면전극(131)으로부터의 일정거리(w)와 높이(h)는 각각 50 내지 500㎛ 정도가 적당하다.
또한 이러한 쇼트방지홈(140) 형성은 관통홀(150) 형성 공정 또는 장착부(120)의 형성 공정과 동시에 동일한 방법으로 형성함으로써 별도의 공정이나 추가적인 비용의 발생을 막을 수 있다.
이러한 발광 소자(200) 장착을 위한 장착부(120)와 관통홀(150) 및 쇼트방지홈(140)을 형성하기 위한 벌크 에칭 방법으로는, 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등을 이용할 수 있으며, 또한 상기 방법들 중 2가지 이상 방법들을 함께 사용하여 형성할 수도 있다.
상술한 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다.
도 5에서 도시하는 본 실시예에서는 [100] 방향(Orientation) 단결정 실리콘 기판(110)을 사용하여 KOH 용액 또는 TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 장착부(120)와 관통홀(150) 및 쇼트방지홈(140)을 형성하였다.
이러한 방법으로 습식에칭 시 54.74도의 경사면을 갖는 장착부(120)를 형성 하게 되는데 발광 소자(200) 장착을 위한 장착부(120)의 폭 및 깊이는 발광 소자(200)의 크기나 두께에 따라 다를 수 있으며, 발광 소자(200)의 측면에서 발광되는 빛을 최대한 효율적으로 사용할 수 있도록 한다.
이러한 발광 소자(200) 장착을 위한 장착부(120)와, 관통홀(150) 및 쇼트방지홈(140)을 형성하기 위한 습식식각 방법으로는 다음과 같다.
첫째, 상술한 바와 같이 발광 소자(200) 장착을 위한 장착부(120)와, 관통홀(150) 및 쇼트방지홈(140)가 형성될 영역을 마스크 패터닝 한 후, 동시에 발광 소자(200) 장착을 위한 장착부(120)와, 관통홀(150) 및 쇼트방지홈(140)을 습식 식각(wet etching)하여 형성하는 방법이다.
둘째, 발광 소자(200) 장착을 위한 장착부(120)와, 관통홀(150) 및 쇼트방지홈(140)가 형성될 영역 중 어느 하나만을 먼저 마스크 패터닝 후, 1차적으로 식각을 진행하다 나머지 부분을 패터닝하여 2차적으로 식각함으로써, 발광 소자(200) 장착을 위한 장착부(120)의 깊이와 관통홀(150) 및 쇼트방지홈(140)의 깊이 비를 조절할 수 있는 방법이 있다.
또한 관통홀(150) 및 쇼트방지홈(140)의 형성은 전후면을 동시에 정렬(align) 가능한 노광장치를 사용하여 마스크를 패터닝 후 전면의 발광 소자(200) 장착 영역과 동시에 또는 각각 식각함으로써 일정한 깊이에서 서로 관통 되도록 한다.
또한 쇼트방지홈(140)을 습식식각 방법에 의하여 형성 시, x 축 방향의 홈과 y축 방향의 홈이 서로 교차하는 부분(convex corner)에는 실리콘 기판(110)이 과도 하게 식각되는데 이를 보상하기 위한 보상패턴(compensation pattern)을 적용하는 것이 더욱 바람직하다(도시되지 않음).
그 다음, 기판(110)의 전기적 절연을 위한 절연층(insulation layer: 130)을 기판(110)에 형성된 장착부(120) 및 관통홀(150)을 포함한 기판(110) 표면의 전면에 형성한다.
이와 같은 절연층(130)의 형성을 위하여 열적 산화(thermal oxidation)와 같은 방법에 의하여 절연 특성이 우수한 실리콘 산화막(silicon oxide film)을 기판(110) 전면에 형성한다.
상기 방법 이외의 절연층 형성방법으로는 LPCVD 방법 또는 PECVD 방법 등에 의하여 실리콘 질화막(silicon nitride film)을 증착하여 절연층(130)으로 사용할 수 있다.
이러한 절연층(130)은 알루미늄 나이트라이드(aluminum nitride: AlN), 알루미늄 옥사이드(aluminum oxide: AlOx)와 같은 절연체를 기판(110)으로 사용하는 경우에는 생략하여도 무방하다.
이와 같이, 장착부(120) 및 관통홀(150)이 형성된 기판(110)에 절연층(130)이 형성된 상태에서, 전면전극(130) 및 후면전극(131)을 포함하는 전극을 패터닝(patterning)하여 형성한다.
이러한 전면전극(130) 및 후면전극(131)은 관통홀(150)을 통하여 서로 연결되게 된다.
이러한 전극(130, 131)을 형성하는 방법으로 다음과 같은 세 가지 방법이 이용될 수 있다.
첫째, 전기 도금(Electroplating)에 의한 방법이다.
먼저, 상술한 바와 같이 발광 소자(200)의 장착부(120) 및 관통홀(150) 형성 후 절연층(130)이 형성된 3차원 구조물의 기판(110) 후면과 전면의 양면에 결합금속(seed metal)을 증착한다.
이러한 결합금속에 전기 도금 또는 무전해 도금 방법으로 전면전극(130)과 후면전극(131)을 포함한 전극을 형성한다.
이후, 포토 레지스트(photoresist)를 도포(coating)하고 노광(expose), 현상(develop)하여, 상기 전극(130, 131)이 양(positive) 전극와 음(negative) 전극으로 서로 분리되도록 식각하여, 도 5와 같이 전극을 형성한다.
또한, 전극(130, 131) 형성 전에 포토 레지스트를 패터닝하고, 이후 도금 방법으로 전극(130, 131)을 형성한 후에, 상기 포토 레지스트를 제거하고 결합금속(도시되지 않음)을 식각하여 양 전극과 음 전극을 서로 분리하는 방법으로 전극을 형성할 수도 있다.
둘째, 리프트-오프(Lift-off)에 의한 방법이다.
먼저, 기판(110)의 전면과 후면의 양면에 포토 레지스트를 도포하고 노광, 현상하여 양 전극과 음 전극이 서로 분리되도록 한다.
이후, 스퍼터링(sputtering) 방법 또는 E-beam 증착(evaporation) 방법 등으로 전면, 후면, 및 관통홀에 전극(130, 131) 메탈을 증착하고, 상기 도포된 포토 레지스트를 제거(lift-off)하면 도 5와 같은 상태가 된다.
그리고 이와 같은 구조에 추가로 전극(130, 131)의 두께를 늘리기 위하여 전기 도금 또는 무전해 도금으로 금속층을 형성하여 전극(130, 131) 층을 보완할 수 있다.
셋째, 리프트 오프(Lift-off)와 전기 도금(electroplating) 혼합 방법이다.
먼저, 기판(110)의 전면 또는 후면에 상술한 리프트 오프 방법으로 전면전극(130) 또는 후면전극(131)을 형성한다.
그리고 이와 같이 리프트 오프 방법으로 형성된 전극의 반대면에 전기 도금 또는 무전해 도금 방법으로 전극을 형성하고, 이와 같이 형성된 전면전극(130)과 후면전극(131)이 관통홀을 통하여 전기적으로 연결되도록 형성하는 것이다.
이러한 전극(130, 131)을 형성하기 위한 금속은 전기적 특성이 우수할 뿐만 아니라 절연층과 접착력도 우수하여야 하며, 일반적으로 절연층으로 많이 사용되고 있는 실리콘 산화막과 접착력이 우수한 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등을 접착층(adhesion layer)으로 사용할 수 있다.
또한, 전기적 특성이 우수하면서 반도체 공정으로 용이하게 증착할 수 있는 전극으로서의 대표적인 물질인 금(Au), 구리(Cu), 알루미늄(Al)을 이용할 수 있다.
이때, 전극을 형성하기 위한 금속은 후 공정 중 모듈의 부품을 결합할 때 고온에 노출되는데, 접착층(adhesion layer)인 Ti이나 Cr이 Au로 확산(diffusion)되어 Au의 전기적 특성이 감소하게 되므로, 이를 방지 하고자 Ti, Cr의 접착층과 Au 사이에 백금(Pt), 니켈(Ni) 등의 확산방지층(diffusion barrier layer)을 이용할 수 있다.
따라서, 이러한 전극(130, 131)의 구조는 Ti/Pt/Au 또는 Cr/Ni/Au, Cr/Cu/Ni/Au 구조를 형성할 수 있다.
이러한 전기 도금 방법에 의하여 전극(130, 131)을 형성하기 위해서는 결합금속(도시되지 않음)이 필요할 수 있으며, 이러한 결합금속은 상기의 전극(130, 131)을 위한 금속과 같이 전기적 특성이 우수하여야 할 뿐만 아니라 절연층(130)과 접착력(adhesion)도 우수하여야 한다.
따라서, 타이타늄(Ti), 크롬(Cr), 탄탈늄(Ta) 등을 접착층(adhesion layer)으로 사용하며 금(Au), 구리(Cu), 알루미늄(Al)을 결합금속으로 사용하여 Cr/Au나, Cr/Cu, Ti/Au, Ta/Cu, Ta/Ti/Cu 등의 구조를 이룰 수 있다.
이러한 경우 전극(130, 131)은 결합금속을 포함하여 Cr/Cu/Cu/Ni/Au 또는 Cr/Au/Au, Cr/Au/Cu/Ni/Au 등의 구조로 형성할 수 있다.
그 다음에는, 발광 소자(200)에서 방출되는 빛의 효율을 향상시키기 위하여 발광 소자의 장착부(120)의 바닥면과 경사면에 반사막(reflective layer: 도시되지 않음)을 형성할 수도 있다.
이러한 반사막 물질로는 반사도가 우수한 알루미늄(Al) 또는 은(Ag)을 사용할 수 있다. 또한, 반사막의 형성은, 전면에 포토 레지스트를 코팅하고, 노광, 현상하여 발광 소자가 장착되는 바닥면 또는 경사면이 노출되게 패터닝 하여, 스퍼터링 방법 또는 E-beam 증착 방법으로 반사막을 위한 금속층을 증착하고 리프트 오프하여 형성할 수 있다.
또한, 전면에 반사막 층을 증착하고 패터닝 후 불필요한 부분을 식각하여 반사막을 형성할 수도 있다.
이때, 이러한 반사막을 이루는 금속은 상기 전극(130, 131)의 양 전극과 음 전극에 동시에 연결되거나 겹쳐지지 않게 형성하여 전기적으로 단락되지 않게 하여야 하며, 발광 소자의 전극 메탈과 접합하기 위하여 전극 메탈 상에 솔더(solder) 또는 Au 스터드(Au stud; 210)가 형성되는 영역에는 반사막 금속이 형성되지 않는 것이 더욱 바람직하다.
그 다음, 전도성 솔더(solder) 또는 Au 스터드(210)를 이용하는 본딩과 같은 방법에 의하여 상기 전면전극(130) 상에 발광 소자(200)를 전기적으로 연결되게 접합한 후, 형광체(phosphor) 또는 실리콘 젤(silicon gel)이나 투광성이 우수한 에폭시(epoxy)와 같은 물질로 발광 소자(200)가 장착된 장착부(120)를 충진하는 충진재(도시되지 않음)를 형성할 수 있다.
상기 공정은 기판(110)을 패키지 단위 또는 서브마운트(100) 단위로 절삭(dicing) 한 후 발광 소자(200)의 충진재를 채울 수도 있고, 또는 기판(110) 단위로 발광 소자(200)를 접합하고 충진재를 채운 후 패키지 단위로 기판(110)을 절삭하여 패키징할 수 있다.
상기의 발광 소자(200)를 접합하기 위한 솔더 물질로는 골드틴(AuSn), 레드틴(PbSn), 인듐(In) 등을 E-beam 증착법으로 형성할 수 있다.
그 다음, 필요에 따라 발광 소자(200)에서 방출된 빛의 분포를 제어하기 위하여 도안된 모양을 갖는 렌즈 시트(도시되지 않음)를 형성하고 발광 소자(200)가 접합된 서브마운트(100) 기판(110)에 접합하고 단위 패키징 단위로 절삭하여 사용할 수도 있다.
다음에는, 도 6과 같이 상술한 패키징 단위로 절삭된 서브마운트(100)를 발광 소자(200) 전원 공급을 위한 전극배선(310)이 형성된 PCB 기판(300)에 크림솔더 또는 전도성 에폭시(320) 등을 사용하여 접합하여 다양한 용도의 발광 소자(200) 조명장치 패키지를 제조할 수 있다.
<제2실시예>
이하, 도 7을 참고하여 제2실시예를 설명한다. 하기에서 설명되지 않은 부분은 제1실시예와 동일할 수 있다.
도 7에서 도시하는 바와 같이, 실리콘 기판(110)에 발광 소자(200)가 장착될 장착부(bathtub; 120)는 기판(110) 전면에서 일정 깊이만큼 습식식각에 의하여 형성된다.
또한, 기판(110)의 전면에 형성되는 전면전극(front side electrode; 130)과 기판(110)의 후면에 형성되는 후면전극(back side electrode; 131)들이 연결될 수 있도록 하는 관통홀(through hole; 151)은 건식식각 방법에 의하여 형성된다.
한편, 개별 서브마운트(100) 단위로 절삭하여 크림솔더 또는 전도성 에폭시 등을 사용하여 PCB 기판이나 스템(stem)에 본딩 시 이러한 솔더나 에폭시가 번져 절삭작업에 의하여 노출된 기판(110) 표면과 접촉하지 않도록 후면전극(131)으로부터 일정깊이와 높이를 갖는 쇼트방지홈(141)을 건식식각 방법을 이용하여 형성된다.
이러한 관통홀(151)의 형성과 쇼트방지홈(141)의 형성은 동시에 이루어질 수 있고, 이때, 이러한 건식식각 방법은 딥 반응성 이온 식각법을 이용할 수 있다.
또한, 상술한 장착부(120), 관통홀(151), 및 쇼트방지홈(141)의 형성은 이러한 습식식각 및 건식식각 방법 외에 레이저 드릴링 방법에 의하여 이루어질 수도 있다.
이후에 이루어지는 전면전극(130) 및 후면전극(131)의 형성과정 등은 제1실시예와 동일할 수 있다.
<제3실시예>
이하, 도 8을 참고하여 제3실시예를 설명한다. 하기에서 설명되지 않은 부분은 이전의 실시예와 동일할 수 있다.
발광 소자(200)의 장착을 위한 장착부(120) 및 관통홀(152)을 습식식각하여 형성한 후, 기판(110) 후면에서 레이저 드릴링 방법이나 건식식각 방법에 의하여 쇼트방지홈(142)을 형성할 수도 있다.
그러나 이러한 경우에는, 별도의 공정이 요구되므로 발광 소자 패키지의 제조원가가 상승하게 될 수 있다.
따라서, 이러한 관통홀(152) 형성에 있어서 양 전극용 관통홀과 음 전극용 관통홀을 분리하여 형성할 수 있다.
또한, 장착부(120), 관통홀(152), 및 쇼트방지홈(142)을 형성하기 위한 식각 공정은 반드시 식각할 부분과 식각으로부터 보호해야 하는 부분을 구분하기 위하여 마스크층(미도시)의 형성이 필요한데, 이때 사용하는 마스크층은 식각을 할 때 장 시간 동안 마스크로 사용할 수 있는 물질이어야 하며, 일반적으로 실리콘 질화막(silicon nitride film)이나 실리콘 산화막(silicon oxide film)이 사용될 수 있다.
이상에서와 같이 본 발명은 후면전극을 둘러싸는 쇼트방지홈을 갖는 서브마운트 및 패키지를 제공함으로써, 패키지 단위의 개별 서브마운트와 PCB 기판과의 접합공정에서 솔더 또는 에폭시가 다이싱 공정에 의하여 노출된 서브마운트 표면과 접촉하여 PCB기판의 금속배선과 전기적으로 연결되어 발생하는 불량을 크게 개선함으로써 생산 효율을 극대화시키는 효과가 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
도 1은 일반적인 발광 소자 패키지의 일례를 나타내는 단면도이다.
도 2는 도 1의 A - A'선 단면도이다.
도 3은 본 발명의 사시도이다.
도 4는 본 발명의 후면도이다.
도 5 및 도 6은 본 발명의 제1실시예를 나타내는 단면도이다.
도 7은 본 발명의 제2실시예를 나타내는 단면도이다.
도 8은 본 발명의 제3실시예를 나타내는 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
100 : 서브마운트 110 : 기판
120 : 장착부 130 : 전면전극
131 : 후면전극 140 : 쇼트방지홈
150 : 관통홀 200 : 발광 소자
300 : PCB 기판

Claims (10)

  1. 발광 소자 패키지에 있어서,
    발광 소자 장착부가 구비되는 기판과;
    상기 기판의 장착부와 상기 기판의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극과;
    상기 기판의 테두리부의 하측단의 적어도 일부분에 형성되는 쇼트방지홈을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
  2. 제 1항에 있어서, 상기 쇼트방지홈은, 적어도 상기 전극이 형성된 부분에 위치하는 것을 특징으로 하는 발광 소자 패키지.
  3. 제 1항에 있어서, 상기 쇼트방지홈은, 상기 기판의 테두리부를 따라 형성된 것을 특징으로 하는 발광 소자 패키지.
  4. 제 1항에 있어서, 상기 쇼트방지홈의 높이 또는 깊이는, 50 내지 500㎛인 것을 특징으로 하는 발광 소자 패키지.
  5. 제 1항에 있어서, 상기 기판과 전극 사이의 적어도 일부분에는 절연층이 형성된 것을 특징으로 하는 발광 소자 패키지.
  6. 제 1항에 있어서, 상기 쇼트방지홈은, 상기 기판의 하측면에서 기판 전체 면적보다 좁은 면적이 돌출되어 형성된 것을 특징으로 하는 발광 소자 패키지.
  7. 발광 소자용 서브마운트에 있어서,
    발광 소자 장착부가 구비되는 기판과;
    상기 기판의 장착부와 상기 기판의 하측부를 연결하여 형성되는 적어도 한 쌍의 전극과;
    상기 기판의 테두리부의 하측단의 적어도 일부분에 형성되는 쇼트방지홈을 포함하여 구성되는 것을 특징으로 하는 발광 소자용 서브마운트.
  8. 발광 소자 패키지의 제조방법에 있어서,
    기판의 제1면에 발광 소자 장착부를 형성하는 제1단계와;
    상기 기판의 제1면과 제2면을 관통하는 관통홀을 형성하는 제2단계와;
    상기 기판의 제2면의 테두리를 따라 쇼트방지홈을 형성하는 제3단계와;
    상기 기판 상에 적어도 한 쌍의 전극을 형성하는 제4단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
  9. 제 8항에 있어서, 상기 제1단계, 제2단계, 및 제3단계 중 적어도 두 단계 이상은 동시에 이루어지는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
  10. 제 9항에 있어서, 상기 제1단계, 제2단계, 및 제3단계 중 적어도 한 단계는, 습식식각, 건식식각, 레이저 드릴링 중 어느 하나의 방법으로 이루어지는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
KR1020070071323A 2007-07-16 2007-07-16 발광 소자 패키지와 서브마운트 및 그 제조방법 KR101366268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070071323A KR101366268B1 (ko) 2007-07-16 2007-07-16 발광 소자 패키지와 서브마운트 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071323A KR101366268B1 (ko) 2007-07-16 2007-07-16 발광 소자 패키지와 서브마운트 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090008036A true KR20090008036A (ko) 2009-01-21
KR101366268B1 KR101366268B1 (ko) 2014-02-21

Family

ID=40488473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071323A KR101366268B1 (ko) 2007-07-16 2007-07-16 발광 소자 패키지와 서브마운트 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101366268B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043476A1 (ko) * 2014-09-19 2016-03-24 한국생산기술연구원 후면노광 기술을 이용한 미세패턴 보호 및 메탈레이어 증착방법
KR20160148902A (ko) * 2015-06-17 2016-12-27 (주)엠투엔 발광 소자 패키징 방법
KR20190136172A (ko) * 2018-05-30 2019-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 모듈

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592508B1 (ko) * 2005-07-15 2006-06-26 한국광기술원 비콘 모양의 기판을 구비한 고출력 발광 다이오드 패키지
KR100726967B1 (ko) * 2005-11-24 2007-06-14 한국광기술원 와이어 본딩 방식을 적용하지 않는 발광 다이오드 패키징

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043476A1 (ko) * 2014-09-19 2016-03-24 한국생산기술연구원 후면노광 기술을 이용한 미세패턴 보호 및 메탈레이어 증착방법
CN107003614A (zh) * 2014-09-19 2017-08-01 韩国生产技术研究院 利用背面曝光技术的保护微细图案及沉积金属层的方法
CN107003614B (zh) * 2014-09-19 2019-09-27 韩国生产技术研究院 利用背面曝光技术的保护微细图案及沉积金属层的方法
KR20160148902A (ko) * 2015-06-17 2016-12-27 (주)엠투엔 발광 소자 패키징 방법
KR20190136172A (ko) * 2018-05-30 2019-12-10 엘지이노텍 주식회사 발광소자 패키지 및 광원 모듈

Also Published As

Publication number Publication date
KR101366268B1 (ko) 2014-02-21

Similar Documents

Publication Publication Date Title
EP1876653B1 (en) Sub-mount for mounting light emitting diode and light emitting diode package
TWI418054B (zh) 發光裝置封裝與製造此封裝之方法
EP3454372B1 (en) Light emitting diode
US9847463B2 (en) Method of manufacturing light emitting device including metal patterns and cut-out section
US7683539B2 (en) Light emitting device package and method for manufacturing the same
US20060001055A1 (en) Led and fabrication method of same
US7708613B2 (en) Method of producing light emitting apparatus
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR100866879B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101366268B1 (ko) 발광 소자 패키지와 서브마운트 및 그 제조방법
KR100625600B1 (ko) 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
KR100767681B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100643475B1 (ko) 광 모듈 및 그 제조 방법
KR20090057662A (ko) 반도체 발광 소자 패키지 및 그의 제조 방법
KR20170139883A (ko) 칩 패키지 및 칩 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 6