JP2017199834A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017199834A
JP2017199834A JP2016090335A JP2016090335A JP2017199834A JP 2017199834 A JP2017199834 A JP 2017199834A JP 2016090335 A JP2016090335 A JP 2016090335A JP 2016090335 A JP2016090335 A JP 2016090335A JP 2017199834 A JP2017199834 A JP 2017199834A
Authority
JP
Japan
Prior art keywords
semiconductor package
manufacturing
base material
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016090335A
Other languages
English (en)
Other versions
JP2017199834A5 (ja
Inventor
尚一 丸谷
Shoichi Marutani
尚一 丸谷
稔 甲斐
Minoru Kai
稔 甲斐
一彦 北野
Kazuhiko Kitano
一彦 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J Deviceskk
Amkor Technology Japan Inc
Original Assignee
J Deviceskk
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Deviceskk, J Devices Corp filed Critical J Deviceskk
Priority to JP2016090335A priority Critical patent/JP2017199834A/ja
Priority to CN201710231755.6A priority patent/CN107424960A/zh
Priority to TW106112545A priority patent/TW201739027A/zh
Priority to KR1020170049580A priority patent/KR20170123242A/ko
Priority to US15/493,231 priority patent/US10529635B2/en
Publication of JP2017199834A publication Critical patent/JP2017199834A/ja
Publication of JP2017199834A5 publication Critical patent/JP2017199834A5/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8201—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】メンテナンス頻度が低減された半導体パッケージの製造方法を提供すること。
【解決手段】半導体パッケージの製造方法は、基材に複数の半導体装置を配置し、複数の半導体装置を覆う樹脂絶縁層を形成し、樹脂絶縁層に、複数の半導体装置の各々を囲む溝を形成し、溝に対応する領域において、基材にレーザを照射することで複数の半導体装置の各々を分離する。溝は基材に達していてもよく、溝を形成する際に、溝が形成される位置に対応して基材に凹部を形成してもよい。
【選択図】図１

Description

本発明は、半導体パッケージ及び半導体パッケージの製造方法に関する。特に、基材上における半導体装置の実装技術に関する。又は、半導体装置が実装された基材の端部形状に関する。
従来、携帯電話やスマートホン等の電子機器において、支持基板上にＩＣチップ等の半導体装置を搭載する半導体パッケージ構造が知られている（例えば、特許文献１）。このような半導体パッケージは、一般的には、支持基材上に接着層を介してＩＣチップやメモリ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体デバイス保護する構造を採用している。
半導体装置に用いる支持基材としては、プリント基材、セラミックス基材等の様々な基材が用いられている。特に、近年では、金属基材を用いた半導体パッケージの開発が進められている。金属基材上に半導体装置を搭載し、再配線によりファンアウトする半導体パッケージは、電磁シールド性や熱特性に優れるといった利点を有し、信頼性の高い半導体パッケージとして注目されている。また、このような半導体パッケージは、パッケージデザインの自由度が高いという利点も有する。
また、支持基材上に半導体装置を搭載する構造とした場合、大型の支持基材上に複数の半導体装置を搭載することにより、同一プロセスで複数の半導体パッケージを製造することが可能である。この場合、支持基材上に形成された複数の半導体パッケージは、製造プロセスの終了後に個片化され、個々の半導体パッケージが完成する。このように支持基材上に半導体装置を搭載する半導体パッケージ構造は、量産性が高いという利点も有している。
特開２０１０−２７８３３４号公報
上記のように、支持基材として大型の金属基材を用いた量産を考慮した場合、当該金属基材上に形成された複数の半導体パッケージを、例えばダイシングブレードなどの機械的な加工方法によって個々の半導体パッケージに分断する必要がある。半導体パッケージの分断の際にダイシングブレードで金属基材ごと加工すると、ダイシングブレードが摩耗し、短期間で交換しなければいけなくなってしまう。
本発明は、そのような課題に鑑みてなされたものであり、メンテナンス頻度が低減された半導体パッケージの製造方法を提供することを目的とする。
本発明の一実施形態に係る半導体パッケージの製造方法は、基材に複数の半導体装置を配置し、複数の半導体装置を覆う樹脂絶縁層を形成し、樹脂絶縁層に、複数の半導体装置の各々を囲む溝を形成し、溝に対応する領域において、基材にレーザを照射することで複数の半導体装置の各々を分離する。
また、溝は、基材に達していてもよい。
また、溝を形成する際に、溝が形成される位置に対応して基材に凹部を形成してもよい。
また、レーザは、基材の樹脂絶縁層が形成された側とは反対側から基材に照射されてもよい。
また、レーザは、溝の幅よりも狭い領域に照射されてもよい。
また、溝の形成は、ダイシングブレードによって行われてもよい。
本発明の一実施形態に係る半導体パッケージは、第１面、第１面の反対側の第２面、及び第１面の第１端部と第２面の第２端部とを接続する側面を有する基材と、第１面側に配置された半導体装置と、半導体装置を覆う樹脂絶縁層と、を有し、側面は、第１端部から第２端部に向かって湾曲している。
また、第２端部は、第１端部よりも基材の外側に突出していてもよい。
また、側面は、第１端部と第２端部との間で変曲点を有する湾曲形状であってもよい。
また、第１端部と樹脂絶縁層の端部とは連続していてもよい。
本発明に係る半導体パッケージの製造方法によると、メンテナンス頻度が低減された半導体パッケージの製造方法を提供することができる。
本発明の一実施形態に係る半導体パッケージの断面模式図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの断面模式図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を準備する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、接着層にアライメントマーカを形成する工程を示す図である。 本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。 本発明の一実施例における支持基材の側面形状とその比較例における支持基材の側面形状とを比較する光学顕微鏡像を示す図である。
以下、本発明の一実施形態に係る半導体パッケージの構造及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１部材と第２部材との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
〈実施形態１〉
本発明の実施形態１に係る半導体パッケージの概要について、図１を参照しながら詳細に説明する。図１は、本発明の一実施形態に係る半導体パッケージの断面模式図である。
［半導体パッケージ１０の構造］
図１に示すように、半導体パッケージ１０は、支持基材１００、接着層１１０、半導体装置１２０、第１樹脂絶縁層１３０、配線１４０、第２樹脂絶縁層１５０、及びはんだボール１６０を有する。
支持基材１００は、半導体装置１２０が配置された側の第１面３０２、第１面の反対側の第２面３０４、及び第１面３０２と第２面３０４との間の側面３１０を有する。第１面３０２はその端部に第１端部３０６を有し、第２面３０４はその端部に第２端部３０８を有する。側面３１０は第１端部３０６と第２端部３０８とを接続する面であり、第１端部３０６から第２端部３０８に向かって湾曲している。
ここで、第２端部３０８は第１端部３０６よりも支持基材１００の外側に突出している。上記のように、側面３１０は第１端部３０６から第２端部３０８に向かって湾曲しており、図１に示すように、側面３１０が第１端部３０６と第２端部３０８との間で変曲点３２０を有する湾曲形状であってもよい。つまり、側面３１０は変曲点３２０よりも第２面３０４側において支持基材１００の外側に向かって凸の形状を有し、変曲点３２０よりも第１面３０２側において支持基材１００の外側に向かって凹の形状を有していてもよい。また、第１端部３０６と第１面３０２上に配置された接着層１１０の端部とは連続している。ここで、第１端部３０６に対応する位置に接着層１１０が配置されていない場合は、第１端部３０６と第１樹脂絶縁層１３０の端部とが連続していてもよい。
第１面３０２には、支持基材１００の一部が凹んだ形状のアライメントマーカ１０２が設けられている。接着層１１０は支持基材１００の第１面３０２に配置されており、アライメントマーカ１０２を露出するように接着層１１０の一部が開口されている。なお、接着層１１０はアライメントマーカ１０２よりも広い領域で開口されており、アライメントマーカ１０２及びその周辺の支持基材１００の第１面３０２を露出している。半導体装置１２０は、接着層１１０上に配置されている。半導体装置１２０の上部には、半導体装置１２０に含まれる電子回路に接続された外部端子１２２が設けられている。ここで、図１では接着層１１０が単層である構造を例示したが、この構造に限定されず、接着層１１０は複数層であってもよい。
第１樹脂絶縁層１３０は半導体装置１２０を覆うように支持基材１００上に配置されている。また、第１樹脂絶縁層１３０には開口部１３２が設けられている。開口部１３２は外部端子１２２に達している。換言すると、開口部１３２は外部端子１２２を露出するように設けられている。
配線１４０は第１導電層１４２及び第２導電層１４４を有する。第１導電層１４２は第１樹脂絶縁層１３０の上面に配置されている。第２導電層１４４は第１導電層１４２上及び開口部１３２内部に配置されており、外部端子１２２に接続されている。図１では、第１導電層１４２は第１樹脂絶縁層１３０の上面のみに配置されており、開口部１３２の内部には全く配置されていない構造を例示したが、この構造に限定されない。例えば、第１導電層１４２の一部が開口部１３２内部に入り込んでいてもよい。第１導電層１４２及び第２導電層１４４の各々は、図１に示すように単層であってもよく、第１導電層１４２及び第２導電層の一方又は両方が複数層であってもよい。
第２樹脂絶縁層１５０は配線１４０を覆うように第１樹脂絶縁層１３０上に配置されている。また、第２樹脂絶縁層１５０には開口部１５２が設けられている。開口部１５２は配線１４０に達している。換言すると、開口部１５２は配線１４０を露出するように設けられている。
はんだボール１６０は開口部１５２内部及び第２樹脂絶縁層１５０の上面に配置されており、配線１４０に接続されている。はんだボール１６０の上面は第２樹脂絶縁層１５０の上面から上方に突出している。はんだボール１６０の突出部は上に凸の湾曲形状を有している。はんだボール１６０の湾曲形状は断面視において円弧であってもよく、放物線であってもよい。
［半導体パッケージ１０の各部材の材質］
図１に示す半導体パッケージ１０に含まれる各部材（各層）の材料について詳細に説明する。
支持基材１００としては、金属基材を用いることができる。金属基材としては、ステンレス（ＳＵＳ）基材、アルミニウム（Ａｌ）基材、チタン（Ｔｉ）基材、銅（Ｃｕ）等の金属材料を用いることができる。また、支持基材１００として、金属基材の他にシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基材を用いることができる。なお、ＳＵＳ基材は熱膨張率が低く、低価格であるため、支持基材１００としてＳＵＳ基材を用いることが好ましい。
接着層１１０としては、エポキシ系樹脂またはアクリル系樹脂を含む接着剤を用いることができる。
半導体装置１２０としては、中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ；ＭＥＭＳ）、電力用半導体素子（パワーデバイス）などを用いることができる。
第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。なお、エポキシ系樹脂は電気特性および加工特性に優れているため、第１樹脂絶縁層１３０及び第２樹脂絶縁層１５０としてエポキシ系樹脂を用いることが好ましい。
ここで、本実施形態で用いられる第１樹脂絶縁層１３０にはフィラーが含まれている。フィラーとしては、ガラス、タルク、マイカ、シリカ、アルミナ等の無機フィラーが用いられてもよい。また、フィラーとしてフッ素樹脂フィラーなどの有機フィラーが用いられてもよい。ただし、第１樹脂絶縁層１３０が必ずフィラーを含む樹脂であることを限定するものではない。また、本実施形態では、第２樹脂絶縁層１５０はフィラーを含んでいないが、第２樹脂絶縁層１５０にフィラーが含まれていてもよい。
第１導電層１４２及び第２導電層１４４としては、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。第１導電層１４２と第２導電層１４４とは同じ材料を用いてもよく、異なる材料を用いてもよい。
はんだボール１６０としては、例えばＳｎに少量のＡｇ、Ｃｕ、Ｎｉ、ビスマス（Ｂｉ）、又は亜鉛（Ｚｎ）を添加したＳｎ合金で形成された球状の物体を用いることができる。また、はんだボール以外にも一般的な導電性粒子を使用することができる。例えば、導電性粒子として、粒子状の樹脂の周囲に導電性の膜が形成されたものを使用することができる。また、はんだボール以外に、はんだペーストを用いることができる。はんだペーストとしては、Ｓｎ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、リン（Ｐ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、コバルト（Ｃｏ）、鉛（Ｐｂ）を用いることができる。
［半導体パッケージ１０の製造方法］
図２乃至図２３を用いて、本発明の実施形態１に係る半導体パッケージ１０の製造方法を説明する。ここで、半導体パッケージ１０は大型の金属基材上に複数設けられ、最後に各々の半導体パッケージ１０に個片化されるが、ここでは複数の半導体パッケージ１０のうちの１つを代表的に例示する。図２乃至図２３において、図１に示す要素と同じ要素には同一の符号を付した。ここで、支持基材１００としてＳＵＳ基材、第１樹脂絶縁層１３０としてエポキシ系樹脂、第１導電層１４２及び第２導電層１４４としてＣｕ、はんだボール１６０として上記Ｓｎ合金を使用して半導体パッケージを作製する製造方法について説明する。
図２は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材にアライメントマーカを形成する工程を示す図である。アライメントマーカ１０２は、支持基材１００の第１面３０２にフォトリソグラフィ及びエッチングによって形成される。アライメントマーカ１０２の位置及び平面形状は目的に応じて適宜決定することができる。アライメントマーカ１０２は、光学顕微鏡等で支持基材１００を上面側から観察したときに、視認できる程度に段差が設けられていればよい。
図３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。アライメントマーカ１０２が形成された支持基材１００の第１面３０２に接着層１１０を形成する。接着層１１０としてシート状の接着層を貼り付ける。なお、接着層１１０として接着層材料が溶解された溶媒を塗布法によって形成してもよい。図３では、アライメントマーカ１０２の凹部が空洞になっているが、アライメントマーカ１０２が形成された領域の接着層１１０は後の工程で除去されるので、この工程において接着層１１０がアライメントマーカ１０２の凹部に埋め込まれていてもよい。
図４は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。ここでは、後の工程で無電解めっき法によって形成されるめっき層が剥離することを抑制する目的で、支持基材１００の第２面３０４及び側面３１０を粗化（又は粗面化）する。支持基材１００の粗化は、Ｃｕを含む薬液（エッチャント）を用いることで行うことができる。図４において、粗化領域１０４を点線で示した。
支持基材１００の粗化について、より詳細に説明する。支持基材１００にＳＵＳ基材を用いる場合、ＳＵＳ基材の表面は不導体化されている。ここで、上記のエッチャントに含まれるＣｕイオンはＳＵＳ基材中のＦｅ、Ｃｒ、Ｎｉの少なくとも１つと置換されることでＳＵＳがエッチングされる。しかし、ＳＵＳのエッチングは局所的に進行するため不均一にエッチングされ、エッチング後のＳＵＳ表面の凹凸が大きくなる。つまり、図４に示す状態でエッチャントに浸漬することで、ＳＵＳ基材の第２面３０４及び側面３１０を同一処理で粗化することができる。
なお、ここでは、接着層１１０を貼り付けた後にＳＵＳ基材の粗化を行う製造方法を例示したが、この製造方法に限定されない。例えば、接着層１１０を貼り付ける前、又はアライメントマーカ１０２を形成する前に粗化を行ってもよい。
図５は、本発明の一実施形態に係る半導体パッケージの製造方法において、接着層の一部を除去する工程を示す図である。アライメントマーカ１０２をより精度よく読み取るために、アライメントマーカ１０２の上方の接着層１１０を除去して開口部１１２を形成する。接着層１１０の除去はレーザ照射による昇華又はアブレーションによって行うことができる。又は、フォトリソグラフィ及びエッチングによって形成することもできる。開口部１１２はアライメントマーカ１０２を確実に露出するためにアライメントマーカ１０２よりも広い領域に形成される。つまり、開口部１１２は支持基材１００の第１面３０２を露出する。換言すると、平面視において、開口部１１２はアライメントマーカ１０２を囲むように形成される。
図６は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。上記のようにして露出されたアライメントマーカ１０２に基づいて位置合わせを行い、上面に外部端子１２２を有する半導体装置１２０を接着層１１０を介して支持基材１００に配置する。ここでは、１つの支持基材１００に対して複数の半導体装置１２０を形成するが、図６では複数の半導体装置１２０のうち１つの半導体装置１２０を代表して例示した。アライメントマーカ１０２の読み取りは、例えば、光学顕微鏡、ＣＣＤカメラ、電子顕微鏡等の方法を行うことができる。この方法によって、高いアライメント精度で半導体装置１２０の実装を実現することができる。
図７は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層を形成する工程を示す図である。第１樹脂絶縁層１３０は、絶縁性のシート状フィルムの貼り付けによって形成される。具体的には、当該シート状フィルムを半導体装置１２０が実装された支持基材１００に貼り付けた後に、加熱処理によってシート状フィルムを溶融させ、加圧処理によって溶融したシート状フィルムをアライメントマーカ１０２の凹部に埋め込む。この加熱処理および加圧処理によって上記シート状フィルムから、図７に示す第１樹脂絶縁層１３０を得る。ここで、第１樹脂絶縁層１３０の膜厚は、第１樹脂絶縁層１３０が半導体装置１２０を覆うように設定される。つまり、第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも厚い。なお、第１樹脂絶縁層１３０は、半導体装置１２０、接着層１１０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
ただし、第１樹脂絶縁層１３０は、半導体装置１２０及び外部端子１２２と配線１４０とが導通することを防ぐことができればよいため、半導体装置１２０及び外部端子１２２と配線１４０とのギャップが十分に確保できていればよい。つまり、第１樹脂絶縁層１３０が半導体装置１２０及び外部端子１２２の少なくとも上面及び側面に配置されていれば、半導体装置１２０が配置されていない領域における第１樹脂絶縁層１３０の膜厚は半導体装置１２０の厚さよりも薄くてもよい。また、図７の説明では、第１樹脂絶縁層１３０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第１樹脂絶縁層１３０を形成することができる。
図８は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層上に導電層を形成する工程を示す図である。第１樹脂絶縁層１３０の上面に導電性を有するシート状のフィルムを貼り付ける。ここで、この導電性フィルムは第１導電層１４２の一部である。ここでは、第１導電層１４２をフィルムの貼り付けによって形成する製造方法を例示したが、この方法に限定されない。例えば、第１導電層１４２は物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ法）によって形成されてもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、導電性を有する樹脂材料が溶解された溶媒を塗布することで第１導電層１４２を形成してもよい。
図９は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面を粗化する工程を示す図である。図９に示すように、第１樹脂絶縁層１３０上に形成された第１導電層１４２の表面を粗化する。第１導電層１４２表面の粗化は、塩化第二鉄薬液を用いたエッチングによって行うことができる。図９において、粗化領域１４６を点線で示した。
図１０は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に開口部を形成する工程を示す図である。図１０に示すように、外部端子１２２に対応する位置において、第１導電層１４２表面の粗化領域１４６に対してレーザを照射することによって外部端子１２２を露出する開口部１３２を形成する。開口部１３２の形成は、第１導電層１４２及び第１樹脂絶縁層１３０に対して一括で行うことができる。開口部１３２を形成するためのレーザとして、ＣＯ2レーザを用いることができる。ＣＯ2レーザは、開口部１３２のサイズに合わせてスポット径およびエネルギー量が調整され、複数回パルス照射される。ここで、第１導電層１４２の表面に粗化領域１４６が形成されていることで、照射されたレーザ光のエネルギーを効率よく第１導電層１４２に吸収させることができる。レーザ光は外部端子１２２の内側に照射される。つまり、レーザ光は外部端子１２２のパターンを外れないように照射される。ただし、半導体装置１２０の一部を加工したい場合は、意図的にレーザ光の一部が外部端子１２２の外側にはみ出すように照射してもよい。
なお、図１０では、開口された第１導電層１４２の側壁と第１樹脂絶縁層１３０の側壁とが連続している構造を例示したが、この構造に限定されない。例えば、レーザ照射によって開口する場合、第１導電層１４２に比べて第１樹脂絶縁層１３０の方が支持基材１００の平面方向（開口径が広がる方向）に大きく後退し、第１導電層１４２の端部が第１樹脂絶縁層１３０の端部よりも開口部１３２の内側方向に突出した構造になってもよい。換言すると、開口部１３２は第１導電層１４２が突出したひさし形状になってもよい。また換言すると、開口部１３２が形成された時点において、第１導電層１４２の一部の下面が開口部１３２の内部に露出されてもよい。その際に、開口部１３２の内側方向に突出した第１導電層１４２が開口部１３２の内部において外部端子１２２の方向に屈曲した形状になってもよい。
図１１は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の表面の粗化された領域を除去し、開口底部の残渣を除去する工程を示す図である。まず、開口部１３２を形成した後に第１導電層１４２表面の粗化領域１４６を除去する。粗化領域１４６の除去は、酸処理によって行うことができる。粗化領域１４６の除去に続いて、開口部１３２の底部の残渣（スミア）を除去する。ここで、残渣の除去（デスミア）はプラズマ処理及び薬液処理の２段階の工程で行われる。
ここで、開口部１３２の底部の残渣を除去する方法について詳細に説明する。まず、開口部１３２の底部に対してプラズマ処理を行う。プラズマ処理としては、フッ素（ＣＦ4）ガス及び酸素（Ｏ2）ガスを含むプラズマ処理を用いることができる。プラズマ処理は、主に開口部１３２の形成時に除去しきれなかった第１樹脂絶縁層１３０を除去する。このとき、開口部１３２の形成時に発生した第１樹脂絶縁層１３０の変質層を除去することもできる。例えば、開口部１３２をレーザ照射で形成した場合、レーザのエネルギーによって変質した第１樹脂絶縁層１３０が開口部１３２の底部に残ることがある。ここで、上記のようにプラズマ処理を行うことで、上記の変質層を効率良く除去することができる。
上記のプラズマ処理に続いて、薬液処理を行う。薬液処理としては、少なくとも過マンガン酸ナトリウム又は過マンガン酸カリウムを用いることができる。薬液処理は、上記のプラズマ処理によって除去しきれなかった残渣を除去することができる。例えば、第１樹脂絶縁層１３０に含まれ、上記のプラズマ処理では除去することができなかったフィラーを除去することができる。なお、過マンガン酸ナトリウム又は過マンガン酸カリウムは、残渣をエッチングするための役割を有するエッチング液である。ここで、上記のエッチング液による処理の前に第１樹脂絶縁層１３０を膨潤させる膨潤液を用いることもできる。また、上記のエッチング液による処理の後にエッチング液を中和する中和液を用いることもできる。
膨潤液を用いることで、樹脂環が拡がるため液の濡れ性が高くなる。これによって、エッチングされない領域の発生を抑制することができる。中和液を用いることで、エッチング液を効率よく除去することができるため、意図しないエッチングの進行を抑制することができる。例えば、エッチング液にアルカリ性の薬液を用いた場合、アルカリ性の薬液は水洗では除去しにくいため、意図しないエッチングが進んでしまうことがある。このような場合であっても、エッチング後に中和液を用いれば、意図しないエッチングの進行を抑制することができる。
ここで、膨潤液としては、ジエチレングリコール モノブチルエーテル、エチレングリコールなどの有機溶剤を用いることができる。また、中和液としては、硫酸ヒドロキシルアミンなどの硫酸系の薬液を用いることができる。
例えば第１樹脂絶縁層１３０に無機材料のフィラーを用いた場合、フィラーはプラズマ処理で除去することができず、残渣となる場合がある。このような場合であっても、プラズマ処理の後に薬液処理を行うことで、フィラーに起因する残渣を除去することができる。
図１２は、本発明の一実施形態に係る半導体パッケージの製造方法において、無電解めっき法によって導電層を形成する工程を示す図である。無電解めっき法によって、上記のデスミア工程後に露出された外部端子１２２に接続されるめっき層２００（導電体）を形成する。無電解めっき法は、パラジウム（Ｐｄ）コロイドを樹脂上に吸着させてＣｕを含む薬液中に浸漬させ、ＰｄとＣｕを置換することでＣｕを析出させる方法を用いることができる。ここで、粗化領域１４６を除去してから無電解めっき法によってめっき層２００を形成することで、第１導電層１４２に対するめっき層２００の密着性を向上させることができる。
図１３は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを形成する工程を示す図である。図１３に示すように、めっき層２００上に感光性のフォトレジストを形成する。フォトレジストはスピンコート法などの塗布法によって形成される。フォトレジスト形成前に、めっき層２００とフォトレジスト２１０との密着性を向上させる処理（ＨＭＤＳ処理などの疎水化表面処理）をおこなってもよい。フォトレジストは、感光された領域が現像液に対してエッチングされにくくなるネガ型を用いることもでき、逆に感光された領域が現像液によってエッチングされるポジ型を用いることもできる。
図１４は、本発明の一実施形態に係る半導体パッケージの製造方法において、フォトリソグラフィによって感光性フォトレジストの一部を除去する工程を示す図である。図１４に示すように、塗布されたフォトレジストに対して露光及び現像を行うことで、図１に示す配線１４０を形成する領域のフォトレジストを除去して、レジストパターン２２０を形成する。なお、レジストパターン２２０を形成する露光を行う際に、支持基材１００に形成されたアライメントマーカ１０２を用いて位置合わせを行う。
図１５は、本発明の一実施形態に係る半導体パッケージの製造方法において、電解めっき法によって導電層を形成する工程を示す図である。レジストパターン２２０を形成後、無電解めっき法によって形成されためっき層２００に通電して電解めっき法を行い、レジストパターン２２０から露出しているめっき層２００をさらに成長させて厚膜化して第２導電層１４４を形成する。ここで、レジストパターン２２０下の第１導電層１４２及びめっき層２００は、全面をエッチングすることで除去するため、厚膜化された第２導電層１４４も膜減りする。したがって、上記の膜減り量を考慮して厚膜化する第２導電層１４４の量を調整する。
図１６は、本発明の一実施形態に係る半導体パッケージの製造方法において、感光性フォトレジストを除去する工程を示す図である。図１６に示すように、めっき層２００を厚膜化して第２導電層１４４を形成した後に、レジストパターン２２０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。フォトレジストを除去することで、第２導電層１４４が形成された厚膜領域２３０及びめっき層２００のみが形成された薄膜領域２４０を得ることができる。なお、厚膜領域２３０において、第２導電層１４４はめっき層２００上に電解めっき法によって厚膜化されためっき層が形成されているため、厳密には２層で形成されているが、ここではその２層を区別せずに図示した。
図１７は、本発明の一実施形態に係る半導体パッケージの製造方法において、導電層の一部を除去して配線を形成する工程を示す図である。図１７に示すように、レジストパターン２２０によって覆われ、厚膜化されなかった領域のめっき層２００及び第１導電層１４２を除去（エッチング）することで、各々の配線１４０を電気的に分離する。めっき層２００及び第１導電層１４２のエッチングによって、厚膜領域２３０の第２導電層１４４の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮して第２導電層１４４の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。なお、図１７では、配線１４０を１層形成する製造方法を例示したが、この方法に限定されず、配線１４０の上方に絶縁層及び導電層を積層させ、複数の配線層が積層された多層配線を形成してもよい。その際に、配線層を形成する度に新たにアライメントマーカを形成し、上層の配線層形成の際の位置合わせに利用してもよい。
図１８は、本発明の一実施形態に係る半導体パッケージの製造方法において、配線を覆う樹脂絶縁層を形成する工程を示す図である。第２樹脂絶縁層１５０は第１樹脂絶縁層１３０と同様に、絶縁性のシート状フィルムを貼り付け、加熱・加圧処理を行うことで形成する。ここで、第２樹脂絶縁層１５０の膜厚は、第２樹脂絶縁層１５０が配線１４０を覆うように設定される。つまり、第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも厚い。なお、第２樹脂絶縁層１５０は、配線１４０などによって形成された段差を緩和（平坦化）するため、平坦化膜と呼ばれることもある。
ただし、第２樹脂絶縁層１５０は、配線１４０とはんだボール１６０とが導通することを防ぐことができればよいため、配線１４０とはんだボール１６０とのギャップが十分に確保できていればよい。つまり、第２樹脂絶縁層１５０が配線１４０の少なくとも上面及び側面に配置されていれば、配線１４０が配置されていない領域における第２樹脂絶縁層１５０の膜厚は配線１４０の厚さよりも薄くてもよい。また、図１８の説明では、第２樹脂絶縁層１５０をスピンコート法で形成する製造方法を例示したが、この方法に限定されない。例えば、ディップ法、インクジェット法、蒸着法などの多様な方法で第２樹脂絶縁層１５０を形成することができる。
図１９は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に配線を露出する開口部を形成する工程を示す図である。図１９に示すように、第２樹脂絶縁層１５０に配線１４０を露出する開口部１５２を形成する。開口部１５２はフォトリソグラフィ及びエッチングによって形成してもよく、第２樹脂絶縁層１５０として感光性樹脂を用いた場合は露光及び現像によって形成してもよい。ここで、第１樹脂絶縁層１３０の開口部１３２に対して行われたデスミア処理を開口部１５２に対して行ってもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、開口部１５２を形成することができる。
図２０は、本発明の一実施形態に係る半導体パッケージの製造方法において、露出された配線に対応する位置にはんだボールを配置する工程を示す図である。図２０に示すように、開口部１５２に対してはんだボール１６０を配置する。なお、図２０では、１つの開口部１５２に対して１つのはんだボール１６０が配置された製造方法を例示したが、この方法に限定されず、１つの開口部１５２に複数のはんだボール１６０が配置されてもよい。また、図２０では、はんだボール１６０を開口部１５２に配置した段階で、はんだボール１６０が配線１４０に接触している製造方法を例示したが、この方法に限定されず、図２０に示す段階においてははんだボール１６０が配線１４０に接触していなくてもよい。ここで、配線１４０と同じ工程で形成したアライメントマーカに基づいて位置合わせすることで、はんだボール１６０を配置することができる。
図２１は、本発明の一実施形態に係る半導体パッケージの製造方法において、はんだボールをリフロ―する工程を示す図である。図２０に示す状態で熱処理を行うことで、はんだボール１６０をリフロ―させる。リフロ―とは固体の対象物の少なくとも一部を液状化させて流動性を持たせることで、対象物を凹部の内部に流し込むことである。はんだボール１６０をリフロ―することで、開口部１５２の内部で露出された配線１４０の上面の全域においてはんだボール１６０と配線１４０とを接触させることができる。
図２２は、本発明の一実施形態に係る半導体パッケージの製造方法において、樹脂絶縁層に支持基材に達する溝を形成する工程を示す図である。ここでは、ダイシングブレード（例えば、ダイヤモンド製の円形回転刃）を用いて、支持基材１００の第１面３０２側から接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に第１溝２５０を形成する。第１溝２５０は、支持基材１００上に形成された複数の半導体装置１２０の各々を囲むように形成される。第１溝２５０の形成は、ダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切断することで行われる。図２２では、第１溝２５０は接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０に形成され、さらに支持基材１００に達するようにダイシングされて、支持基材１００の第１面３０２付近に凹部が形成される。ただし、接着層１１０の一部、又は接着層１１０及び第１樹脂絶縁層１３０の一部を残すようにダイシングしてもよい。つまり、支持基材１００にダイシングブレードが達しないように第１溝２５０を形成してもよい。
ここで、第１溝２５０を形成するダイシングは、ダイシングブレードを１回だけ通過させることで行われる。その際、例えば、高速回転（４００００ｒｐｍ）するダイシングブレードを１０ｍｍ／ｓｅｃの速度で移動させながらダイシングを行う。ここで用いるダイシングブレードの板厚は０．１５ｍｍであり、それによって形成される溝の幅は０．１５ｍｍである。また、支持基材１００の第１面３０２に形成される凹部の深さは約０．１ｍｍである。ただし、上記のダイシングは、ダイシングブレードを複数回通過させることで行われてもよい。
図２３は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を切断して半導体パッケージを個片化する工程を示す図である。図２３に示すように、支持基材１００の第２面３０４側からレーザ照射することで第１溝２５０に対応する領域において第２溝２６０を形成し、半導体パッケージを個片化する。支持基材１００に照射するレーザとしては、ＩＲ波長の高出力レーザを用いることができる。ここで、支持基材１００のアライメントマーカ１０２に基づいて位置合わせすることで、レーザ照射を行うことができる。レーザは第１溝２５０よりも狭い領域に対して照射される。
ここで、半導体パッケージを個片化するレーザ照射は、レーザビームを１回だけ通過させることで行われる。その際、レーザビームを６００ｍｍ／ｓｅｃの速度で移動（スキャン）させながらレーザ照射を行う。支持基材１００の第２面３０４上におけるレーザビームの焦点の径は０．１ｍｍφである。そして、この焦点径によって形成される第２溝２６０の幅は０．０７ｍｍである。
上記のように、レーザ照射によって第２溝２６０を形成すると、支持基材１００はレーザ照射によって発生した熱によって部分的に溶融され、表面が滑らかになる。ここでは、第１溝２５０の幅よりも小さい幅の第２溝２６０をレーザ照射によって形成すると、第１溝２５０の幅と第２溝２６０の幅との差に起因した段差は滑らかになる。つまり、図２３に示すように、第１溝２５０の側壁と第２溝２６０の側壁とは湾曲した形状で連続する。換言すると、第１面３０２付近の第１端部３０６と第２端部３０８との間に変曲点が形成される。
なお、ここでは支持基材１００の第２面３０４側からレーザ照射をおこなう製造方法を例示したが、この方法に限定されず、第１面３０２側から第１溝２５０を通過させて支持基材１００の第１面３０２にレーザ照射を行ってもよい。また、レーザを照射する領域が第１溝２５０が形成された領域よりも狭い製造方法を例示したが、この方法に限定されない。例えば、レーザを第１溝２５０が形成された領域と同じ領域に照射してもよく、それよりも広い領域に照射してもよい。
ここで、支持基材１００に金属基材を用いた場合、接着層１１０、第１樹脂絶縁層１３０、第２樹脂絶縁層１５０、及び支持基材１００を一括で加工しようとすると、ダイシングブレードの消耗が大きくなり、ダイシングブレードの使用寿命が短くなってしまう。また、金属基材をダイシングブレードで機械的に加工すると、加工端において角の形状が鋭利な「ばり」が発生してしまい、ハンドリングの際に作業者がけがをする危険性がある。しかし、支持基材１００をレーザ加工することで、ダイシングブレードの消耗を避けることができ、支持基材１００の加工端の形状を滑らかにすることができる。
以上のように、実施形態１に係る半導体パッケージの製造方法によると、樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）に第１溝２５０を形成した後に、支持基材１００にレーザ照射を行うことで、例えば、第１溝２５０を形成するダイシングブレードの消耗を抑制することができる。その結果、製造装置のメンテナンス頻度を低減することができる。また、支持基材１００の側面３１０の形状を滑らかにすることができる。その結果、他の部材を傷付ける又は作業者にけがをさせることを抑制することができる。
〈実施形態２〉
本発明の実施形態２に係る半導体パッケージの概要について、図２４を参照しながら詳細に説明する。図２４は、本発明の一実施形態に係る半導体パッケージの断面模式図である。
［半導体パッケージ２０の構造］
実施形態２に係る半導体パッケージ２０は、実施形態１の半導体パッケージ１０と類似しているが、アライメントマーカ１１４が接着層１１０に設けられた開口部で実現されている点において、半導体パッケージ１０と相違する。なお、半導体パッケージ２０では、支持基材１００には凹部が形成されていない。ただし、この構造に半導体パッケージ１０と同様に支持基材１００の第１面３０２に凹部を設けて、補助的なアライメントマーカを形成してもよい。半導体パッケージ２０のその他の部材については、半導体パッケージ１０と同様であるので、ここでは詳しい説明を省略する。
［半導体パッケージ２０の製造方法］
図２５乃至図２９を用いて、本発明の実施形態２に係る半導体パッケージ２０の製造方法を説明する。図２５乃至図２９において、図２４に示す要素と同じ要素には同一の符号を付した。ここで、半導体パッケージ１０と同様に、支持基材１００としてＳＵＳ基材、第１樹脂絶縁層１３０としてエポキシ系樹脂、第１導電層１４２及び第２導電層１４４としてＣｕ、はんだボール１６０として上記Ｓｎ合金を使用して半導体パッケージを作製する製造方法について説明する。
図２５は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材を準備する工程を示す図である。半導体パッケージ２０の製造方法にでは、支持基材１００の第１面３０２にアライメントマーカを形成しない。ただし、必要に応じて、図２に示す製造方法と同様にアライメントマーカを形成してもよい。
図２６は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材に接着層を形成する工程を示す図である。図２６に示すように、支持基材１００の第１面３０２に接着層１１０を形成する。接着層１１０としてシート状の接着層を貼り付ける。なお、接着層１１０として溶媒に溶けた状態の接着層材料を塗布法によって形成してもよい。
図２７は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材の裏面及び側面を粗化する工程を示す図である。ここでは、後の工程で無電解めっき法によって形成されるめっき層が剥離することを抑制する目的で、支持基材１００の第２面３０４及び側面３１０を粗化（又は粗面化）する。支持基材１００の粗化は、Ｃｕを含む薬液（エッチャント）を用いることで行うことができる。図２７において、粗化領域１０４を点線で示した。
なお、ここでは、接着層１１０を貼り付けた後にＳＵＳ基材の粗化を行う製造方法を例示したが、この製造方法に限定されない。例えば、接着層１１０を貼り付ける前に粗化を行ってもよい。
図２８は、本発明の一実施形態に係る半導体パッケージの製造方法において、接着層にアライメントマーカを形成する工程を示す図である。アライメントマーカ１１４は、フォトリソグラフィ及びエッチングによって形成される。アライメントマーカ１１４の位置及び平面形状は目的に応じて適宜決定することができる。アライメントマーカ１１４は、光学顕微鏡等で支持基材１００を上面側から観察したときに、視認できる程度に段差が設けられていればよい。つまり、図２８のアライメントマーカ１１４は接着層１１０を開口しているが、アライメントマーカ１１４は接着層１１０に形成された凹部（有底孔）であってもよい。この工程において、アライメントマーカ１１４の他の機能を有する開口部又は凹部を接着層１１０に加工することができる。接着層１１０の除去はレーザ照射による昇華又はアブレーションによって行うことができる。又は、フォトリソグラフィ及びエッチングによって形成することもできる。
図２９は、本発明の一実施形態に係る半導体パッケージの製造方法において、支持基材上に半導体装置を配置する工程を示す図である。上記のようにして接着層に形成されたアライメントマーカ１１４に基づいて位置合わせを行い、上面に外部端子１２２を有する半導体装置１２０を接着層１１０を介して支持基材１００に配置する。アライメントマーカ１１４の読み取りは、例えば、光学顕微鏡、ＣＣＤカメラ、電子顕微鏡等の方法を行うことができる。この方法によって、高いアライメント精度で半導体装置１２０の実装を実現することができる。
以降の工程は図７乃至図２３と同様の製造方法を用いて半導体パッケージ２０を形成することができる。したがって、ここではこれ以降の工程について、説明を省略する。
以下、本発明の実施形態に係る半導体パッケージの製造方法において、実施例を示す光学顕微鏡像の観察結果について説明する。具体的には、図２２及び図２３に示すように、本発明に係る実施形態の製造方法によって個片化されたサンプルとその比較例の製造方法によって個片化されたサンプルとを比較した。
図３０は、本発明の一実施例における支持基材の側面形状とその比較例における支持基材の側面形状とを比較する光学顕微鏡像を示す図である。実施例（ａ）は、半導体パッケージ１０の個片化を樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）のダイシング及び支持基材１００のレーザ照射の２段階のステップで行ったサンプルの光学顕微鏡像である。一方、比較例（ｂ）は、樹脂絶縁層及び支持基材１００を一括でダイシングしたサンプルの光学顕微鏡像である。
実施例の個片化は以下のようにして行った。ダイシングとしてダイシングブレードを１０ｍｍ／ｓｅｃの速度で１回通過させ、樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）に第１溝２５０を形成した。ダイシングは支持基材１００に達するように行い、ダイシングによって支持基材１００の第１面３０２には約０．１ｍｍの深さの凹部を形成した。上記のダイシングに続いて、支持基材１００の第２面３０４側からレーザ照射を行った。レーザ照射としてレーザビームを６００ｍｍ／ｓｅｃの速度で１回通過させ、支持基材１００に第２溝２６０を形成した。上記のようにして、実施例（ａ）に示す半導体パッケージ１０を得た。
一方で、比較例（ｂ）の個片化は以下のようにして行った。ダイシングとしてダイシングブレードを５ｍｍ／ｓｅｃの速度で１回通過させ、樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）及び支持基材１００を一括で切断した。このようにして、比較例（ｂ）に示す半導体パッケージを得た。
ここで、レーザとしてＩＲ波長の高出力レーザを用いた。
図３０の実施例（ａ）に示すように、支持基材１００及び樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）が形成されている。ここで、図３０では各樹脂絶縁層の界面は確認されておらず、１層に見えるが、接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０が形成されている。実施例（ａ）の側面３１０の形状は、第１端部３０６と第２端部３０８との間で変曲点３２０を有する湾曲形状である。つまり、側面３１０は変曲点３２０よりも第２面３０４側において支持基材１００の外側に向かって凸の形状を有し、変曲点３２０よりも第１面３０２側において支持基材１００の外側に向かって凹の形状を有する。また、第１端部３０６と第１面３０２上に配置された接着層１１０の端部とは連続している。
一方で、図３０の比較例（ｂ）に示すように、支持基材５００の側面５１０は直線形状である。比較例（ｂ）の樹脂絶縁層（接着層１１０、第１樹脂絶縁層１３０、及び第２樹脂絶縁層１５０）は、支持基材５００の側面５１０よりも支持基材５００の内側に入り込んでおり、第１面５０２側の第１端部５０６の角が露出されている。なお、支持基材５００はダイシングで切断されているため、第１端部５０６の形状が鋭利な形状になっている。つまり、第１端部５０６に「ばり」が発生している。
以上のように、実施例によると、半導体パッケージの個片化の際に用いられるダイシングブレードの消耗を抑制するだけでなく、支持基材１００の側面３１０の形状を滑らかにすることができる。その結果、他の部材を傷付ける又は作業者にけがをさせることを抑制することができる。
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１０、２０：半導体パッケージ
１００：支持基材
１０２、１１４：アライメントマーカ
１０４：粗化領域
１１０、５００：接着層
１１２、１３２：開口部
１２０：半導体装置
１２２：外部端子
１３０：第１樹脂絶縁層
１４０：配線
１４２：第１導電層
１４４：第２導電層
１４６：粗化領域
１５０：第２樹脂絶縁層
１５２：開口部
１６０：はんだボール
２００：めっき層
２１０：フォトレジスト
２２０：レジストパターン
２３０：厚膜領域
２４０：薄膜領域
２５０：第１溝
２６０：第２溝
３０２、５０２：第１面
３０４、５０４：第２面
３０６、５０６：第１端部
３０８、５０８：第２端部
３１０、５１０：側面
３２０：変曲点

Claims (9)

  1. 基材に複数の半導体装置を配置し、
    前記複数の半導体装置を覆う樹脂絶縁層を形成し、
    前記樹脂絶縁層に、前記複数の半導体装置の各々を囲み、前記基材に達する溝を形成し、
    前記溝に対応する領域において、前記基材にレーザを照射することで前記複数の半導体装置の各々を分離することを特徴とする半導体パッケージの製造方法。
  2. 前記溝を形成する際に、前記溝が形成される位置に対応して前記基材に凹部を形成することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記レーザは、前記基材の前記樹脂絶縁層が形成された側とは反対側から前記基材に照射されることを特徴とする請求項１に記載の半導体パッケージの製造方法。
  4. 前記レーザは、前記溝の幅よりも狭い領域に照射されることを特徴とする請求項１に記載の半導体パッケージの製造方法。
  5. 前記溝の形成は、ダイシングブレードによって行われることを特徴とする請求項１に記載の半導体パッケージの製造方法。
  6. 第１面、前記第１面の反対側の第２面、及び前記第１面の第１端部と前記第２面の第２端部とを接続する側面を有する基材と、
    前記第１面側に配置された半導体装置と、
    前記半導体装置を覆う樹脂絶縁層と、
    を有し、
    前記側面は、前記第１端部から前記第２端部に向かって湾曲していることを特徴とする半導体パッケージ。
  7. 前記第２端部は、前記第１端部よりも前記基材の外側に突出していることを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記側面は、前記第１端部と前記第２端部との間で変曲点を有する湾曲形状であることを特徴とする請求項７に記載の半導体パッケージ。
  9. 前記第１端部と前記樹脂絶縁層の端部とは連続していることを特徴とする請求項８に記載の半導体パッケージ。
JP2016090335A 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法 Ceased JP2017199834A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016090335A JP2017199834A (ja) 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法
CN201710231755.6A CN107424960A (zh) 2016-04-28 2017-04-11 半导体封装件及半导体封装件的制造方法
TW106112545A TW201739027A (zh) 2016-04-28 2017-04-14 半導體封裝件及半導體封裝件之製造方法
KR1020170049580A KR20170123242A (ko) 2016-04-28 2017-04-18 반도체 패키지 및 반도체 패키지의 제조 방법
US15/493,231 US10529635B2 (en) 2016-04-28 2017-04-21 Manufacturing method of semiconductor package including laser processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090335A JP2017199834A (ja) 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2017199834A true JP2017199834A (ja) 2017-11-02
JP2017199834A5 JP2017199834A5 (ja) 2018-12-27

Family

ID=60156915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016090335A Ceased JP2017199834A (ja) 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US10529635B2 (ja)
JP (1) JP2017199834A (ja)
KR (1) KR20170123242A (ja)
CN (1) CN107424960A (ja)
TW (1) TW201739027A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224787A (ja) * 2016-06-17 2017-12-21 株式会社ジェイデバイス 半導体パッケージの製造方法
US11276807B2 (en) 2018-09-25 2022-03-15 Nichia Corporation Light-emitting device manufacturing method including filling conductive material in groove structure formed by irradiating with laser light
US11424395B2 (en) 2019-09-12 2022-08-23 Nichia Corporation Method of manufacturing light emitting device and light emitting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
CN109585568A (zh) * 2018-11-29 2019-04-05 丽智电子(昆山)有限公司 一种基于激光加工的二极管器件及其制造方法
JP7339819B2 (ja) 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043100A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2010016361A (ja) * 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2015037145A (ja) * 2013-08-15 2015-02-23 株式会社ディスコ パッケージ基板の加工方法
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
CN100433250C (zh) * 2005-06-17 2008-11-12 精工爱普生株式会社 半导体装置制造方法、半导体装置、电路基板
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
JP6395600B2 (ja) * 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043100A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2010016361A (ja) * 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2015037145A (ja) * 2013-08-15 2015-02-23 株式会社ディスコ パッケージ基板の加工方法
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224787A (ja) * 2016-06-17 2017-12-21 株式会社ジェイデバイス 半導体パッケージの製造方法
US11276807B2 (en) 2018-09-25 2022-03-15 Nichia Corporation Light-emitting device manufacturing method including filling conductive material in groove structure formed by irradiating with laser light
US11652198B2 (en) 2018-09-25 2023-05-16 Nichia Corporation Light-emitting device including wirings in groove structure
US11424395B2 (en) 2019-09-12 2022-08-23 Nichia Corporation Method of manufacturing light emitting device and light emitting device
US11894498B2 (en) 2019-09-12 2024-02-06 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
US20170316998A1 (en) 2017-11-02
TW201739027A (zh) 2017-11-01
KR20170123242A (ko) 2017-11-07
US10529635B2 (en) 2020-01-07
CN107424960A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP2017199834A (ja) 半導体パッケージ及び半導体パッケージの製造方法
CN107424980B (zh) 半导体封装件及半导体封装件的制造方法
KR101173075B1 (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
US9362173B2 (en) Method for chip package
CN107527825B (zh) 半导体封装件的制造方法
JP2017162876A (ja) 半導体パッケージの製造方法
JP2017224687A (ja) 半導体パッケージの製造方法
JP2017199824A (ja) 半導体パッケージの製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2018010931A (ja) 配線基板及びその製造方法
KR102667583B1 (ko) 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트
JP6819416B2 (ja) 貫通電極基板およびその製造方法
TW201340815A (zh) 印刷電路板之製造方法、印刷電路板及半導體裝置
JP2004320048A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20200804