TW201739027A - 半導體封裝件及半導體封裝件之製造方法 - Google Patents

半導體封裝件及半導體封裝件之製造方法

Info

Publication number
TW201739027A
TW201739027A TW106112545A TW106112545A TW201739027A TW 201739027 A TW201739027 A TW 201739027A TW 106112545 A TW106112545 A TW 106112545A TW 106112545 A TW106112545 A TW 106112545A TW 201739027 A TW201739027 A TW 201739027A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
insulating layer
resin insulating
substrate
trench
Prior art date
Application number
TW106112545A
Other languages
English (en)
Inventor
Hisakazu Marutani
Minoru Kai
Kazuhiko Kitano
Original Assignee
J-Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J-Devices Corp filed Critical J-Devices Corp
Publication of TW201739027A publication Critical patent/TW201739027A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8201—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

在此提供一種維護頻率降低之半導體封裝件之製造方法。半導體封裝件之製造方法包含以下步驟。於基材上配置多個半導體裝置。形成覆蓋多個半導體裝置之樹脂絕緣層。於樹脂絕緣層形成溝槽，溝槽圍繞多個半導體裝置之各個半導體裝置。令雷射照射於基材之對應於溝槽之區域中，以分離多個半導體裝置之各個半導體裝置。溝槽亦可到達基材。於形成溝槽時，亦可於基材之對應於形成有溝槽之位置形成凹部。

Description

半導體封裝件及半導體封裝件之製造方法
本發明為關於一種半導體封裝件及半導體封裝件之製造方法。本發明特別為關於將半導體裝置裝設於基材上之裝設技術。本發明抑或為關於裝設有半導體裝置之基材之端部形狀。
以往，攜帶電話或智慧型手機等之電子儀器中，已知有使用一種半導體封裝件構造，其為於支撐基板上搭載IC晶片等之半導體裝置（例如參照日本專利公開案第2010-278334號公報）。一般而言，如此之半導體封裝件中，所採用之結構為經由接合層將IC晶片等之半導體裝置接合於支撐基材上，且藉由使用密封體（密封用樹脂材料）覆蓋此半導體裝置，以保護半導體裝置。
使用於半導體裝置之支撐基材，可使用印刷基材、陶瓷基材等各種基材。特別是近年來，使用金屬基材之半導體封裝件之開發獲得了進展。於金屬基材上搭載半導體裝置再藉由配線扇出之半導體封裝件，由於其具有優良電磁屏蔽性及散熱特性等優點，故以做為具有高可靠度之半導體封裝件而受到注目。如此之半導體封裝件具有高封裝件設計自由度之優點。
於支撐基材上搭載半導體裝置之構造之場合中，藉由將多個半導體裝置搭載於大型的支撐基材上，而能夠於同一流程中製造多個半導體封裝件。此場合中，於製造流程終了後，單片化形成於支撐基材上之多個半導體封裝件，以完成各個半導體封裝件。如此將半導體裝置搭載於支撐基材上之半導體封裝件構造，具有高量產性之優點。
如上所述，於考量使用大型金屬基材做為支撐基材而進行量產之場合中，例如藉由切割刀片（dicing blade）等之機械加工方法，而有將形成於此金屬基材上之多個半導體封裝件分割為各個半導體封裝件之必要。於分割半導體封裝件時，若每次皆以分割刀片對金屬基材加工，則會磨耗分割刀片，而於短時間便必須更換分割刀片。
有鑑於如此之課題，本發明之一目的在於提供一種維護頻率降低之半導體封裝件之製造方法。
關於本發明之一實施型態之半導體封裝件之製造方法包含以下步驟。於基材上配置多個半導體裝置。形成覆蓋多個半導體裝置之樹脂絕緣層。於樹脂絕緣層形成溝槽，溝槽圍繞多個半導體裝置之各個半導體裝置。令雷射照射於基材之對應於溝槽之區域中，以分離多個半導體裝置之各個半導體裝置。
此外，溝槽亦可到達基材。
此外，於形成溝槽時，亦可於溝槽下之基材形成凹部。
此外，雷射亦可自基材之形成有樹脂絕緣層之方向之相反方向照射於基材。
此外，雷射亦可照射於較溝槽之幅寬更為狹窄之區域。
此外，亦可藉由切割刀片而進行溝槽之形成。
關於本發明之一實施型態之半導體封裝件包含基材、半導體裝置及樹脂絕緣層。基材具有第一表面、第二表面及側面，第二表面相反於第一表面，側面連接第一表面之第一端部及第二表面之第二端部。半導體裝置配置於第一表面。樹脂絕緣層覆蓋半導體裝置。其中，側面自第一端部朝向第二端部彎曲。
此外，第二端部亦可較第一端部凸出於基材之外側。
此外，側面亦可為於第一端部與第二端部之間具有反曲點之彎曲形狀。
此外，第一端部與該樹脂絕緣層之端部亦可連續。
根據關於本發明之半導體封裝件之製造方法，能夠提供維護頻率降低之半導體封裝件。
以下，將參照圖式詳細說明關於本發明之一實施型態之半導體封裝件之構造及其製造方法。以下所示之實施型態為本發明之實施型態之一範例，而並非解釋成將本發明限定於此些實施型態。於本實施型態所參照之圖式中，相同部分或具有相同功能之部分將標示相同之符號，且將省略其反覆之說明。為了便於說明，而有圖式之尺寸比例與實際比例相異之場合，且有結構之一部分自圖式省略之場合。為了說明上的方便，雖使用所謂之上方或下方之用語進行說明，但例如第一元件與第二元件之上下關係亦能以相反於圖式之方式配置。以下說明中，基板之第一表面及第二表面並非指示基板之特定表面。但基板之正面方向或背面方向則屬於特定，亦即為用以對於基板特定上下方向之名稱。
以下將說明實施型態1。
關於本發明之實施型態1之半導體封裝件之概要，以下將參照圖1詳細說明。圖1為關於本發明之一實施型態之半導體封裝件之剖面示意圖。
以下將說明半導體封裝件10之構造。
如圖1所示，半導體封裝件10包含支撐基材100、接合層110、半導體裝置120、第一樹脂絕緣層130、配線140、第二樹脂絕緣層150及焊料球160。
支撐基材100具有第一表面302、第二表面304及側面310。第一表面302配置有半導體裝置120。第二表面301相反於第一表面302。側面310連接第一表面302及第二表面304。第一表面301於其端部具有第一端部306，第二表面304於其端部具有第二端部308。側面310為連接第一端部306與第二端部308之表面，且自第一端部306朝向第二端部308彎曲。
第二端部308較第一端部306凸出於支撐基材100之外側。側面310如上所述自第一端部306朝向第二端部308彎曲，而如圖1所示，側面310為於第一端部306與第二端部308之間具有反曲點320之彎曲形狀。換言之，側面310之較反曲點320接近第二表面304之部分具有朝向支撐基材100之外側凸出之凸狀，側面310之較反曲點320接近第一表面302之部分具有朝向支撐基材100之內側凹陷之凹狀。第一端部306與配置於第一表面302上之接合層110之端部連續。對應於第一端部306之位置並未配置接合層110之場合中，第一端部306亦可與第一樹脂絕緣層130之端部連續。
於第一表面302設置對準標記102，對準標記102為令支撐基材100之一部分凹陷之形狀。接合層110配置於支撐基材100之第一表面302。以露出對準標記102之方式於接合層110開設開口。於接合層110開設範圍大於對準標記102之開口。藉由此開口露出對準標記102及其周邊之支撐基材100之第一表面302。半導體裝置120配置於接合層110上。於半導體裝置120之上部設置有外部端子122，外部端子122連接於半導體裝置120所含有之電子迴路。圖1中雖例示接合層110為單層之構造，但並非限定於此構造。舉例而言，接合層110亦可為多層。
第一樹脂絕緣層130以覆蓋半導體裝置120之方式配置於支撐基材100上。於第一樹脂絕緣層130開設開口部132。開口部132到達外部端子122。換言之，開口部132以露出外部端子122之方式開設。
配線140包含第一導電層142及第二導電層144。第一導電層142配置於第一樹脂絕緣層130之上表面。第二導電層144配置於第一導電層142上及開口部132內部，且連接於外部端子122。圖1中雖例示第一導電層142僅配置於第一樹脂絕緣層130之上表面而完全未配置於開口部132之內部之構造，但並非限定於此構造。舉例而言，第一導電層142之一部分亦可配置於開口部132內部。第一導電層142及第二導電層144可如圖1所示分別為單層，第一導電層142及第二導電層144亦可其中一者或二者皆為多層。
第二樹脂絕緣層150以覆蓋配線140之方式配置於第一樹脂絕緣層130上。於第二樹脂絕緣層150開設開口部152。開口部152到達配線140。換言之，開口部152以露出配線140之方式開設。
焊料球160配置於開口部152內部及第二樹脂絕緣層150之上表面，且連接於配線140。焊料球160之上表面自第二樹脂絕緣層150之上表面朝上方凸出。焊料球160之凸出部具有向上凸起之彎曲形狀。焊料球160之彎曲形狀於剖面視角可為圓弧形，亦可為拋物線形。
以下將說明半導體封裝件10之各個元件之材質。
關於圖1所示之半導體封裝件10所包含之各個元件（各層）之材料，以下將詳細說明。
支撐基材100能夠使用金屬基材。金屬基材能夠使用不鏽鋼（SUS）基材、鋁（Al）基材、鈦（Ti）基材、銅（Cu）等之金屬材料。支撐基材100能夠使用金屬基材以外之矽基板、碳化矽基板、化合物半導體基板等之半導體基材。由於SUS基材之熱膨脹率低且價格低廉，故支撐基材100可使用SUS基材。
接合層110能夠使用含有環氧（epoxy）系樹脂或丙烯酸系樹脂之接合劑。
半導體裝置120能夠使用中央處理單元（Central Processing Unit，CPU）、記憶體、微機電系統（Micro Electro Mechanical Systems，MEMS）、電力用半導體元件（power device）等。
第一樹脂絕緣層130及第二樹脂絕緣層150能夠使用聚醯亞胺（polyimide）、環氧樹脂、聚醯亞胺樹脂、苯並環丁烯（benzocyclobutene）樹脂、聚醯胺（polyamide）、酚醛（phenol）樹脂、矽（silicone）樹脂、氟樹脂、液晶聚合物（polymer）、聚醯胺醯亞胺（polyamide imide）、聚苯並噁唑（polybenzoxazole）、氰酸酯（cyanate）樹脂、芳香族聚醯胺（aramid）、聚烯烴（polyolefin）、聚酯（polyester）、BT樹脂、FR-4、FR-5、聚縮醛（polyacetal）、聚對苯二甲酸丁二酯（polybutylene terephthalate）、間規聚苯乙烯（syndiotactic polystyrene）、聚苯硫醚（polyphenylene sulfide）、聚醚醚酮（polyetheretherketone）、聚醚腈（polyether nitrile）、聚碳酸酯（polycarbonate）、聚苯醚（polyphenylene ether）、聚碸（polysulfone）、聚醚碸（polyethersulfone）、聚芳酯（polyarylate）、聚醚醯亞胺（polyetherimide）等材料。由於環氧系樹脂具有優良之電性特性及加工特性，故第一樹脂絕緣層130及第二樹脂絕緣層150可使用環氧系樹脂。
使用於本實施型態第一樹脂絕緣層130可含有填充物。填充物可使用玻璃、滑石、雲母、二氧化矽、氧化鋁等之無機填充物。填充物亦可使用氟樹脂填充物等之有機填充物。然而，第一樹脂絕緣層130並非限定為必須含有填充物之樹脂。於本實施型態中，第二樹脂絕緣層150雖未含有填充物，但第二樹脂絕緣層150亦可含有填充物。
第一導電層142及第二導電層144能夠選自銅（Cu）、金（Au）、銀（Ag）、鉑（Pt）、銠（Rh）、錫（Sn）、鋁（Al）、鎳（Ni）、鈀（Pd）、鉻（Cr）等金屬或使用其之合金。第一導電層142及第二導電層144可使用相同材料，亦可使用相異材料。
焊料球160能夠例如使用由Sn合金形成之球狀物體，此Sn合金為將少量之Ag、Cu、Ni、鉍（Bi）或鋅（Zn）添加於Sn之Sn合金。除了焊料球以外，亦能夠使用一般的導電性粒子。導電性粒子能夠例如使用於粒子狀樹脂周圍形成導電性膜體之物質。除了焊料球以外，亦能夠使用焊料膏。焊料膏能夠使用Sn、Ag、Cu、Ni、Bi、磷（P）、鍺（Ge）、銦（In）、銻（Sb）、鈷（Co）、鉛（Pb）。
以下將說明半導體封裝件10之製造方法。
以下使用圖2至圖23說明關於本發明之實施型態1之半導體封裝件10之製造方法。雖然為將多個半導體裝件10設置於大型金屬基材上再於最後單片化成各個半導體封裝件10，但於以下之說明中將多個半導體封裝件10中之一者例示為代表。於圖2至圖23中，與圖1所示之元件相同之元件標示著相同符號。於以下之說明中，支撐基材100使用SUS基材，第一樹脂絕緣層130使用環氧系樹脂，第一導電層142及第二導電層144使用Cu，焊料球160使用上述Sn合金，以說明製作半導體封裝件之製造方法。
圖2為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成對準標記之工程之圖。藉由光微影及蝕刻而於支撐基材100之第一表面302形成對準標記102。對準標記102之位置及俯視形狀能夠依據目的而適當決定。對準標記102所設置之段差，為使用光學顯微鏡等工具自支撐基材100之上表面觀察時能夠辨識之程度即可。
圖3為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成接合層之工程之圖。於形成有對準標記102之支撐基材100之第一表面302形成接合層110。可貼附做為接合層110之片狀接合層。亦可藉由塗布法塗布溶解有做為接合層110之接合層材料之溶液，而形成接合層110。圖3中，雖然於對準標記102之凹部形成有空洞，但因於後續工程中將去除位於形成有對準標記102之區域之接合層110，故於此工程中接合層110亦可嵌入對準標記102之凹部。
圖4為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化支撐基材之背面及側面之工程之圖。後續工程中，可藉由非電解鍍覆法形成之鍍覆層，為了抑制此鍍覆層剝離之目的，故而粗糙化（或表面粗糙化）支撐基材100之第二表面304及側面310。支撐基材100之粗糙化能夠使用含有Cu之藥液（蝕刻劑）而進行。於圖4中，以虛線表示粗糙化區域104。
以下將更詳細說明關於支撐基材100之粗糙化。支撐基材使用SUS基材之場合中，令SUS基材之正面非導體化。上述蝕刻劑所含有之Cu離子可置換SUS基材中之Fe、Cr、Ni之至少一個。藉由Cu離子與Fe、Cr、Ni之至少一個間之置換，以蝕刻SUS。然而，由於為局部進行SUS之蝕刻，故會不均勻地蝕刻SUS。因此，蝕刻後可擴大SUS表面之凹凸情形。換言之，藉由以圖4所示之狀態浸漬於蝕刻劑，而能夠於相同處理中粗糙化SUS基材之第二表面304及側面310。
於此，雖例示於貼附接合層110之後進行SUS基材之粗糙化之製造方法，但並非限定於此製造方法。舉例而言，亦可於貼附接合層110之前或於形成對準標記102之前進行SUS基材之粗糙化。
圖5為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除接合層之一部分之工程之圖。為了更為精確地讀取對準標記102，去除對準標記102上方之接合層110而形成開口部112。能夠照射雷射光而造成昇華或消融（ablation），藉以進行接合層110之去除。亦能夠藉由光微影及蝕刻而形成開口部112。為了確實露出對準標記102，而形成範圍大於對準標記102之開口部112。亦即，開口部112可露出支撐基材100之第一表面302。換言之，於俯視時，以開口部112之外緣圍繞對準標記102之外緣之方式形成開口部112。
圖6為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材上配置半導體裝置之工程之圖。根據如上所述而露出之對準標記102進行位置配合，而經由接合層110將上表面設有外部端子122之半導體裝置120配置於支撐基材100。實際上，雖對於單一個支撐基材100形成多個半導體裝置120，但圖6中將多個半導體裝置120中之單一個半導體裝置120例示為代表。舉例而言，能夠藉由光學顯微鏡、CCD相機、電子顯微鏡等方法進行對準標記102之讀取。藉此方法，能夠實現以高對準精確度裝設半導體裝置120之技術內容。
圖7為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成樹脂絕緣層之工程之圖。藉由貼附絕緣性片狀膜，而形成第一樹脂絕緣層130。具體而言，將此片狀膜貼附於裝設有半導體裝置120之支撐基材100之後，藉由加熱處理以溶化此片狀膜。藉由加壓處理而將溶化之片狀膜嵌入對準標記102之凹部。藉由此加熱處理及加壓處理，而自上述片狀膜獲得圖7所示之第一樹脂絕緣層130。第一樹脂絕緣層130之膜厚以第一樹脂絕緣層130可覆蓋半導體裝置120之方式設定。換言之，第一樹脂絕緣層130之膜厚大於半導體裝置120之厚度（高度）。第一樹脂絕緣層130因可緩和（平坦化）由半導體裝置120、接合層110等所形成之段差，故亦可稱之為平坦化膜。
第一樹脂絕緣層130可防止半導體裝置120及外部端子122與配線140導通。換言之，半導體裝置120及外部端子122與配線140間設置有間隔（gap）。若第一樹脂絕緣層130可配置於半導體裝置120及外部端子122之至少上表面及側面，則第一樹脂絕緣層130之厚度亦可小於半導體裝置120之厚度。於圖7之說明中，雖例示藉由貼附片狀膜而形成第一樹脂絕緣層130之製造方法，但並非限定於此方法。舉例而言，能夠藉由旋塗法、浸漬法、噴墨法、蒸鍍法等多種方法形成第一樹脂絕緣層130。
圖8為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層上形成導電層之工程之圖。於第一樹脂絕緣層130之上表面貼附具有導電性之片狀膜。此導電性膜體可為第一導電層142之一部分。於此，雖例示藉由膜體貼附而形成第一導電層142之製造方法，但並非限定於此方法。舉例而言，第一導電層142亦可藉由鍍覆法或物理蒸鍍法（Physical Vapor Deposition，PVD法）而形成。PVD法能夠使用濺射法、真空蒸鍍法、電子束蒸鍍法及分子束磊晶（epitaxy）法等方法。第一導電層142亦可藉由塗布溶解有具導電性樹脂材料之溶液而形成。
圖9為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化導電層表面之工程之圖。如圖9所示，粗糙化形成於第一樹脂絕緣層130上之第一導電層142之表面。第一導電層142表面之粗糙化能夠藉由使用氯化鐵（FeCl3 ）藥液之蝕刻而進行。於圖9中，以虛線表示粗糙化區域146。
圖10為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成開口部之工程之圖。如圖10所示，藉由對於第一導電層142表面之粗糙化區域146之於對應外部端子122之位置照射雷射，而形成露出外部端子122之開口部132。開口部132之形成步驟能夠一併對於第一導電層142及第一樹脂絕緣層130進行。用以形成開口部132之雷射能夠使用二氧化碳雷射。二氧化碳雷射可配合開口部132之尺寸而調整光點直徑及能量，且能以多次脈衝照射。藉由於第一導電層142之表面形成粗糙化區域146，而使第一導電層142能夠有效率地吸收所照射之雷射光之能量。雷射光可照射於外部端子122之內側。換言之，雷射光以不超出外部端子122圖案之方式照射。於企圖加工半導體裝置120之一部分之場合中，雷射光之一部分亦可特意地以超出外部端子122之外側之方式照射。
於圖10中雖例示所開口之第一導電層142之側壁與第一樹脂絕緣層130之側壁為連續之構造，但並非限定於此構造。舉例而言，藉由雷射照射而開口之場合中，相較於第一導電層142，第一樹脂絕緣層130有沿支撐基材100之平面方向（擴大開口徑之方向）後退較多之場合。亦即，其構造亦可為第一導電層142之端部比第一樹脂絕緣層130之端部更為朝向開口部132之內側方向凸出之構造。換言之，第一導電層142亦可為凸出之屋簷形狀。再換言之，於形成開口部132之時間點，第一導電層142之一部分之下表面亦可露出於開口部132之內部。此時，凸出之第一導電層142亦可為朝向開口部132內部之外部端子122之方向彎折之形狀。
圖11為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除導電層表面之粗糙化區域且去除開口底部殘渣之工程之圖。首先，於形成開口部132之後去除第一導電層142表面之粗糙化區域146。粗糙化區域146之去除步驟能夠藉由酸處理而進行。接續粗糙化區域146之去除步驟，而去除開口部132之底部之殘渣（smear）。去除殘渣（desmear）之步驟將以二階段之工程進行。
以下將詳細說明關於去除開口部132底部殘渣之方法。首先，對開口部132之底部進行電漿處理。電漿處理能夠使用含有氟（CF4 ）氣體及氧（O2 ）氣體之電漿處理。藉由電漿處理，而可主要去除於開口部132形成時並未去除乾淨之第一樹脂絕緣層130。此時，能夠去於形成開口部132時所產生之第一樹脂絕緣層130之變質層。舉例而言，以雷射照射形成開口部132之場合中，因雷射能量而變質之第一樹脂絕緣層130可能會殘留於開口部132之底部。藉由進行如上所述之電漿處理，而能夠有效率地去除上述之變質層。
接續上述之電漿處理，進行藥液處理。藥液處理能夠使用過錳酸鈉或過錳酸鉀。藉由藥液處理，而能夠去除藉由上述電漿處理仍未去除乾淨之殘渣。舉例而言，能夠去除第一樹脂絕緣層130所含有且上述電漿處理未能夠去除之填充物。過錳酸鈉或過錳酸鉀為具有蝕刻殘渣之作用之蝕刻液。於以上述蝕刻液進行處理之前，能夠使用膨潤液以令第一樹脂絕緣層130膨潤。於以上述蝕刻液進行處理之後，能夠使用中和液以中和蝕刻液。
藉由使用膨潤液，可提升用以擴張樹脂環之液體之濕潤性。藉此，能夠抑制不蝕刻之區域受到蝕刻之情形。藉由使用中和液，因能夠有效率地去除蝕刻液，而能夠抑制非預期之蝕刻之進行。舉例而言，使用鹼性藥液做為蝕刻液之場合中，因鹼性藥液難以藉由水洗而去除，故可能會有非預期之蝕刻持續進行之情形。若於蝕刻後使用中和液，即使於如此之場合中，亦能夠抑制非預期之蝕刻之進行。
膨潤液能夠使用二甘醇單丁基醚（diethyleneglycol monobutylether）、乙二醇（ethyleneglycol）等之有機溶劑。中和液能夠使用硫酸羥胺（hydroxylamine）等之硫酸系藥液。
舉例而言，於第一樹脂絕緣層130使用無機材料之填充物之場合中，填充物無法藉由電漿處理而去除，而有成為殘渣之場合。藉由於電漿處理之後進行藥液處理，即使於如此之場合中，亦能夠去除由填充物造成之殘渣。
圖12為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由非電解鍍覆法形成導電層之工程之圖。藉由非電解鍍覆法可形成鍍覆層200（導電體），以連接至上述去除殘渣工程後所露出之外部端子122。非電解鍍覆法之一種方法，可為令鈀（Pd）膠體吸附於樹脂上，並浸漬於含Cu之藥液中，且藉由Pd與Cu置換以析出Cu之方法。因去除了粗糙化區域146，故藉由非電解鍍覆法形成鍍覆層200能夠提升鍍覆層200對於第一導電層142之密合性。
圖13為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成感光性光阻劑之工程之圖。如圖13所示，於鍍覆層200上形成感光性光阻劑210。光阻劑能夠藉由旋塗法等塗布法而形成。於形成光阻劑之前，亦可進行用以提升鍍覆層200與光阻劑210間之密合性之處理（HMDS處理等之疏水化表面處理）。光阻劑210亦能夠使用感光區域對於顯像液難以蝕刻之負型光阻劑，另亦能夠使用感光區域可藉由顯像液蝕刻之正型光阻劑。
圖14為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由光微影去除感光性光阻劑之一部分之工程之圖。如圖14所示，對於所塗布之光阻劑210進行曝光及顯影，而去除位於用以形成圖1所示之配線140之區域之光阻劑210，且形成之阻劑圖案220。其中，於進行用以形成阻劑圖案220之曝光步驟時，可使用形成於支撐基材100之對準標記102進行位置配合。
圖15為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由電解鍍覆法形成導電層之工程之圖。於形成阻劑圖案220之後，可對於由非電解鍍覆法而形成之鍍覆層200通電以進行電解鍍覆法，且進一步成長自阻劑圖案220露出之鍍覆層200，以令其厚膜化而形成第二導電層144。因會藉由全面蝕刻而去除阻劑圖案220下之第一導電層142及鍍覆層200，故厚膜化之第二導電層144亦會減少膜厚。因此，可考量上述之減少膜厚之量而調整厚膜化之第二導電層144之量。
圖16為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除感光性光阻劑之工程之圖。如圖16所示，厚膜化鍍覆層200而形成第二導電層144之後，可藉由有機溶劑去除構成阻劑圖案220之光阻劑。光阻劑之去除步驟能夠不使用有機溶劑，而能夠改為使用藉由氧電漿之灰化（ashing）步驟。藉由去除光阻劑，而能夠得到形成第二導電層144之厚膜區域230及僅形成鍍覆層200之薄膜區域240。其中，因厚膜區域230為於鍍覆層200上藉由電解鍍覆法而厚膜化之鍍覆層，故嚴格來說為以二層形成第二導電層144，但此圖中以並未區別此二層之方式繪示。
圖17為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除導電層之一部分以形成配線之工程之圖。如圖17所示，去除（蝕刻）由阻劑圖案220覆蓋而未厚膜化之區域之鍍覆層200及第一導電層142，以電性分離各個配線140。藉由蝕刻鍍覆層200及第一導電層142，因厚膜區域230之第二導電層144之表面亦受到蝕刻而薄膜化，故可考量此薄膜化之影響而設定第二導電層144之膜厚。此工程中之蝕刻步驟能夠使用濕蝕刻或乾蝕刻。圖17中雖例示形成單一層配線140之製造方法，但並非限定於此方法。配線140之上方亦可堆疊絕緣層及導電層，而可形成堆疊多層配線層之多層配線。此時，每次形成配線層時亦可形成新的對準標記，而於形成上層配線層時之位置配合時亦可加以利用。
圖18為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成覆蓋配線之樹脂絕緣層之工程之圖。第二樹脂絕緣層150與第一樹脂絕緣層130同樣地，可貼附絕緣性之片狀膜且藉由進行加熱、加壓處理而形成。第二樹脂絕緣層150之膜厚能以第二樹脂絕緣層150覆蓋配線140之方式設定。換言之，第二樹脂絕緣層150之膜厚大於配線140之厚度。第二樹脂絕緣層150因可緩和（平坦化）由配線140等所形成之段差，故亦可稱之為平坦化膜。
第二樹脂絕緣層150可防止配線140與焊料球160導通。換言之，配線140與焊料球160間設置有間隔。若第二樹脂絕緣層150可配置於配線140之至少上表面及側面，則第二樹脂絕緣層150之厚度亦可小於配線140之厚度。於圖18之說明中，雖例示藉由貼附片狀膜而形成第二樹脂絕緣層150之製造方法，但並非限定於此方法。舉例而言，能夠藉由旋塗法、浸漬法、噴墨法、蒸鍍法等多種方法形成第二樹脂絕緣層150。
圖19為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成露出配線之開口部之工程之圖。如圖19所示，於第二樹脂絕緣層150形成露出配線140之開口部152。開口部152亦可藉由光微影及蝕刻而形成。第二樹脂絕緣層150使用感光性樹脂之場合中，亦可藉由曝光及顯影而形成開口部152。對於第一樹脂絕緣層130之開口部132所進行之去除殘渣處理亦可對於開口部152進行。以與配線140相同工程而形成對準標記，藉由根據此對準標記所進行之位置配合，而能夠形成開口部152。
圖20為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於對應露出配線之位置配置焊料球之工程之圖。如圖20所示，對於開口部152配置焊料球160。圖20中雖例示對於單一個開口部152配置單一個焊料球160之製造方法，但並非限定於此方法。舉例而言，亦可於單一個開口部152配置多個焊料球160。圖20中雖例示於將焊料球160配置於開口部152之階段中焊料球160接觸於配線140之製造方法，但並非限定於此方法。舉例而言，於圖20所示之階段中，焊料球160亦可不接觸於配線140。以與配線140相同工程而形成對準標記，藉由根據此對準標記所進行之位置配合，而能夠配置焊料球160。
圖21為繪示關於本發明之一實施型態之半導體封裝件之製造方法中回焊（reflow）焊料球之工程之圖。於圖20所示之狀態下進行熱處理，以使焊料球160回焊。所謂之回焊為藉由令固體對象物之至少一部分液態化而持有流動性，以令對象物流入凹部之內部。藉由回焊焊料球160，而能夠於開口部152之內部所露出之配線140之上表面之整個區域令焊料球160與配線140彼此接觸。
圖22為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成到達支撐基材之溝槽之工程之圖。於此，使用切割刀片（例如為鑽石製之圓形旋轉刀）自支撐基材100之第一表面302之方向於接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150形成第一溝槽250。第一溝槽250以圍繞形成於支撐基材100上之多個半導體裝置120之各個半導體裝置120之方式形成。藉由高速旋轉切割刀片進行切割且同時流動純水以冷卻並清洗切削屑，藉以形成第一溝槽250。圖22中於接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150形成第一溝槽250，且更藉由以到達支撐基材100之方式切割而於支撐基材100之第一表面302附近形成凹部。另外，亦能以殘留接合層110之一部分或殘留接合層110及第一樹脂絕緣層130之一部分之方式切割。換言之，亦能以切割刀片並未到達支撐基材100之方式形成第一溝槽250。
形成第一溝槽250之切割步驟，可藉由切割刀片僅經過一次之方式進行。此時，例如可高速旋轉（40000 rpm）切割刀片且同時以10 mm／sec之速度移動切割刀片而進行切割。所使用之切割刀片之板厚可為0.15 mm，藉此形成之溝槽之幅寬可為0.15 mm。形成於支撐基材100之第一表面302之凹部之深度可約為0.1 mm。上述之切割步驟，亦可藉由切割刀片多次經過之方式進行。
圖23為繪示關於本發明之一實施型態之半導體封裝件之製造方法中切斷支撐基材以單片化半導體封裝件之工程之圖。如圖23所示，藉由自支撐基材100之第二表面304之方向照射雷射，而於對應於第一溝槽250之區域形成第二溝槽260。藉由此雷射照射而單片化半導體封裝件。照射至支撐基材100之雷射能夠使用IR波長之高功率雷射。藉由根據支撐基材100之對準標記102所進行之位置配合，而能夠進行雷射照射。此雷射為對於較第一溝槽250更為狹窄之區域照射之雷射。
用以單片化半導體封裝件之雷射照射步驟，可藉由雷射光束僅經過一次之方式進行。此時，例如可以600 mm／sec之速度移動雷射光束而進行雷射照射。雷射光束於支撐基材100之第二表面304上之焦點直徑可為0.1 mmϕ。藉由此焦點直徑而形成之第二溝槽260之幅寬可為0.07 mm。
如上所述藉由雷射照射而形成第二溝槽260時，因雷射照射所產生之熱可部分溶化支撐基材100，而使支撐基材100之表面滑順。藉由雷射照射而形成幅寬小於第一溝槽250之幅寬之第二溝槽260時可使第一溝槽250之幅寬與第二溝槽260之幅寬之差異所造成之段差滑順。亦即，如圖23所示，第一溝槽250之側壁與第二溝槽260之側壁為以彎曲形狀連續。換言之，第一表面302附近之第一端部306與第二表面304附近之第二端部308之間形成有反曲點。
於此雖例示自支撐基材100之第二表面304方向進行雷射照射之製造方法，但並非限定於此方法。亦可自支撐基材100之第一表面302方向經過第一溝槽250，而於支撐基材100之第一表面302進行雷射照射。上述雖例示照射雷射之區域較形成第一溝槽250之區域更為狹窄之製造方法，但並非限定於此方法。舉例而言，亦可與形成第一溝槽250之區域相同之區域照射雷射，亦可對於範圍更大之區域照射雷射。
於此支撐基材100使用金屬基材之場合中，若一併加工接合層110、第一樹脂絕緣層130、第二樹脂絕緣層150及支撐基材100，則可能會增加切割刀片之消耗，而可能會縮短切割刀片之使用壽命。此外，若藉由切割刀片機械加工金屬基材，於加工端之角隅形狀可能會產生銳利的「毛邊」，作業員於操作時可能會受傷而有其危險性。然而，藉由雷射加工支撐基材100，則能夠抑制切割刀片之消耗，還能夠使支撐基材100加工端之形狀滑順。
如上所述，若根據關於實施型態1之半導體封裝件之製造方法，藉由於樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）形成第一溝槽250之後對支撐基材進行雷射照射，而例如能夠抑制用以形成第一溝槽250之切割刀片之消耗。如此之結果，能夠降低製造裝置之維護頻率。此外，能夠使支撐基材100之側面310之形狀滑順。如此之結果，能夠抑制其他元件受到傷害或作業員受到傷害之情形。若根據關於本發明之半導體封裝件之製造方法，則能夠提供維護頻率降低之半導體封裝件之製造方法。
以下將說明實施型態2。
關於本發明之實施型態2之半導體封裝件之概要，以下將參照圖24詳細說明。圖24為關於本發明之一實施型態之半導體封裝件之剖面示意圖。
以下將說明半導體封裝件20之構造。
關於實施型態2之半導體封裝件20雖與實施型態1之半導體封裝件10類似，但其與半導體封裝件10之相異點在於實現對準標記114之方式為於接合層110開設開口部。半導體封裝件20中，支撐基材100未形成有凹部。然而，半導體封裝件20亦可與半導體封裝件10同樣地於支撐基材100之第一表面302設置凹部以形成輔助對準標記。半導體封裝件20之其他元件與半導體封裝件10相同，在此省略詳細說明。
以下將說明半導體封裝件20之製造方法。
以下使用圖25至圖29說明關於本發明之實施型態2之半導體封裝件20之製造方法。於圖25至圖29中，與圖24所示之元件相同之元件標示著相同符號。與半導體封裝件10同樣地，支撐基材100使用SUS基材，第一樹脂絕緣層130使用環氧系樹脂，第一導電層142及第二導電層144使用Cu，焊料球160使用上述Sn合金，以說明關於製作半導體封裝件之製造方法。
圖25為繪示關於本發明之一實施型態之半導體封裝件之製造方法中準備支撐基材之工程之圖。於半導體封裝件20之製造方法中，未於支撐基材100之第一表面302形成對準標記。然而，亦可依據需求而與如圖2所示之製造方法同樣地形成對準標記。
圖26為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成接合層之工程之圖。如圖26所示，於支撐基材100之第一表面302形成接合層110。可貼附做為接合層110之片狀接合層。亦可藉由塗布法塗布做為接合層110且溶解於溶劑之接合層材料而形成接合層110。
圖27為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化支撐基材之背面及側面之工程之圖。後續工程中，可藉由非電解鍍覆法形成之鍍覆層，為了抑制此鍍覆層剝離之目的，故而粗糙化（或表面粗糙化）支撐基材100之第二表面304及側面310。支撐基材100之粗糙化能夠使用含有Cu之藥液（蝕刻劑）而進行。於圖27中，以虛線表示粗糙化區域104。
於此，雖例示於貼附接合層110之後進行SUS基材之粗糙化之製造方法，但並非限定於此製造方法。舉例而言，亦可於貼附接合層110之前進行SUS基材之粗糙化。
圖28為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於接合層形成對準標記之工程之圖。藉由光微影及蝕刻形成對準標記114。對準標記114之位置及俯視形狀能夠依據目的而適當決定。對準標記114所設置之段差，為使用光學顯微鏡等工具自支撐基材100之上表面觀察時能夠辨識之程度即可。換言之，圖28之對準標記114雖為開設於接合層110之開口，但對準標記114亦可為形成於接合層110之凹部（有底孔）。於此工程中，亦可於接合層110加工對準標記114以外之開口部或凹部。能夠照射雷射光而造成昇華或消融，藉以進行接合層110之去除。或者，亦能夠藉由光微影及蝕刻而進行接合層110之去除。
圖29為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材上配置半導體裝置之工程之圖。根據如上所述而形成於接合層110之對準標記114進行位置配合，而經由接合層110將上表面設有外部端子122之半導體裝置120配置於支撐基材100。舉例而言，能夠藉由光學顯微鏡、CCD相機、電子顯微鏡等方法進行對準標記114之讀取。藉此方法，能夠實現以高對準精確度裝設半導體裝置120之技術內容。
以後之工程能夠使用與圖7至圖23同樣之製造方法而形成半導體封裝件20。因此，關於此後之工程將省略說明。
以下將說明實施例。
以下，將說明關於本發明之實施型態之半導體封裝件之製造方法中表示實施例之光學顯微鏡影像之觀察結果。具體而言，將比較如圖22及圖23所示之藉由關於本發明之實施型態之製造方法進行單片化之樣品，以及比較藉由其比較例之製造方法進行單片化之樣品。
圖30為繪示比較本發明之一實施例中之支撐基材之側面形狀與其比較例中之支撐基材之側面形狀之光學顯微鏡影像之圖。圖30之實施例（a）為藉由二階段步驟而進行單片化半導體封裝件10之樣品之光學顯微鏡影像，此二階段步驟為藉由切割樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）以及雷射照射支撐基材100之二階段步驟。另一方面，圖30之比較例（b）為一併切割樹脂絕緣層及支撐基材100之樣品之光學顯微鏡影像。
圖30之實施例（a）之單片化步驟如下述方式進行。藉由令切割刀片於10 mm／sec之速度下經過一次之方式進行切割步驟，而於樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）形成第一溝槽250。以到達支撐基材100之方式進行切割步驟，且藉由切割步驟而於支撐基材100之第一表面302形成深度約為0.1 mm之凹部。接續上述之切割步驟，而自支撐基材100之第二表面304之方向進行雷射照射步驟。藉由令雷射光束於600 mm／sec之速度下經過一次之方式進行雷射照射步驟，而於支撐基材100形成第二溝槽260。如上所述而獲得實施例（a）所示之半導體封裝件10。
另一方面，圖30之比較例（b）之單片化步驟如下述方式進行。藉由令切割刀片於5 mm／sec之速度下經過一次之方式進行切割步驟，而一併切斷樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）及支撐基材500。藉此獲得比較例（b）所示之半導體封裝件。
其中，雷射為使用IR波長之高功率雷射。
如圖30之實施例（a）所示，形成支撐基材100及樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）。於圖30之（a）中無法確認各個樹脂絕緣層之邊界而觀看為一層，但此處形成有接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150。實施例（a）之側面310之形狀為於第一端部306與第二端部308之間具有反曲點320之彎曲形狀。換言之，側面310之較反曲點320接近第二表面304之部分具有朝向支撐基材100之外側凸出之凸狀，側面310之較反曲點320接近第一表面302之部分具有朝向支撐基材100之內側凹陷之凹狀。第一端部306與配置於第一表面302上之接合層110之端部連續。
另一方面，如圖30之比較例（b）所示，支撐基材500之側面510為直線形狀。比較例（b）中，相較於支撐基材500之側面510，樹脂絕緣層（接合層110、第一樹脂絕緣層130及第二樹脂絕緣層150）更朝向支撐基材500之內側縮入，而露出第一表面502附近之第一端部506之角隅部。因藉由切割方式而切斷支撐基材500，故第一端部506之形狀為銳利的形狀。換言之，於第一端部506產生了「毛邊」。
如上所述，若根據實施例，不僅能夠抑制用於半導體封裝件單片化時之切割刀片之消耗，還能夠使支撐基材100之側面310之形狀滑順。如此之結果，能夠抑制其他元件受到傷害或作業員受到傷害之情形。
另外，本發明並非限定於上述之實施型態，於未脫離要旨之範圍中亦能夠進行適當變更。
10、20‧‧‧半導體封裝件
100‧‧‧支撐基材
102、114‧‧‧對準標記
104‧‧‧粗糙化區域
110、500‧‧‧接合層
112、132‧‧‧開口部
120‧‧‧半導體裝置
122‧‧‧外部端子
130‧‧‧第一樹脂絕緣層
140‧‧‧配線
142‧‧‧第一導電層
144‧‧‧第二導電層
146‧‧‧粗糙化區域
150‧‧‧第二樹脂絕緣層
152‧‧‧開口部
160‧‧‧焊料球
200‧‧‧鍍覆層
210‧‧‧光阻劑
220‧‧‧阻劑圖案
230‧‧‧厚膜區域
240‧‧‧薄膜區域
250‧‧‧第一溝槽
260‧‧‧第二溝槽
302、502‧‧‧第一表面
304、504‧‧‧第二表面
306、506‧‧‧第一端部
308、508‧‧‧第二端部
310、510‧‧‧側面
320‧‧‧反曲點
圖1為關於本發明之一實施型態之半導體封裝件之剖面示意圖。 圖2為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成對準標記之工程之圖。 圖3為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成接合層之工程之圖。 圖4為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化支撐基材之背面及側面之工程之圖。 圖5為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除接合層之一部分之工程之圖。 圖6為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材上配置半導體裝置之工程之圖。 圖7為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成樹脂絕緣層之工程之圖。 圖8為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層上形成導電層之工程之圖。 圖9為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化導電層表面之工程之圖。 圖10為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成開口部之工程之圖。 圖11為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除導電層表面之粗糙化區域且去除開口底部殘渣之工程之圖。 圖12為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由非電解鍍覆法形成導電層之工程之圖。 圖13為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成感光性光阻劑之工程之圖。 圖14為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由光微影去除感光性光阻劑之一部分之工程之圖。 圖15為繪示關於本發明之一實施型態之半導體封裝件之製造方法中藉由電解鍍覆法形成導電層之工程之圖。 圖16為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除感光性光阻劑之工程之圖。 圖17為繪示關於本發明之一實施型態之半導體封裝件之製造方法中去除導電層之一部分以形成配線之工程之圖。 圖18為繪示關於本發明之一實施型態之半導體封裝件之製造方法中形成覆蓋配線之樹脂絕緣層之工程之圖。 圖19為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成露出配線之開口部之工程之圖。 圖20為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於對應露出配線之位置配置焊料球之工程之圖。 圖21為繪示關於本發明之一實施型態之半導體封裝件之製造方法中回焊焊料球之工程之圖。 圖22為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於樹脂絕緣層形成到達支撐基材之溝槽之工程之圖。 圖23為繪示關於本發明之一實施型態之半導體封裝件之製造方法中切斷支撐基材以單片化半導體封裝件之工程之圖。 圖24為關於本發明之一實施型態之半導體封裝件之剖面示意圖。 圖25為繪示關於本發明之一實施型態之半導體封裝件之製造方法中準備支撐基材之工程之圖。 圖26為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材形成接合層之工程之圖。 圖27為繪示關於本發明之一實施型態之半導體封裝件之製造方法中粗糙化支撐基材之背面及側面之工程之圖。 圖28為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於接合層形成對準標記之工程之圖。 圖29為繪示關於本發明之一實施型態之半導體封裝件之製造方法中於支撐基材上配置半導體裝置之工程之圖。 圖30為繪示比較本發明之一實施例中之支撐基材之側面形狀與其比較例中之支撐基材之側面形狀之光學顯微鏡影像之圖。
10‧‧‧半導體封裝件
100‧‧‧支撐基材
102‧‧‧對準標記
110‧‧‧接合層
112‧‧‧開口部
120‧‧‧半導體裝置
122‧‧‧外部端子
130‧‧‧第一樹脂絕緣層
132‧‧‧開口部
140‧‧‧配線
142‧‧‧第一導電層
144‧‧‧第二導電層
150‧‧‧第二樹脂絕緣層
160‧‧‧焊料球
152‧‧‧開口部
302‧‧‧第一表面
304‧‧‧第二表面
306‧‧‧第一端部
308‧‧‧第二端部
310‧‧‧側面
320‧‧‧反曲點

Claims (18)

  1. 一種半導體封裝件之製造方法，包括：於一基材上配置多個半導體裝置；形成覆蓋該些半導體裝置之一樹脂絕緣層；於該樹脂絕緣層形成一溝槽，該溝槽圍繞各該半導體裝置且到達該基材；以及令一雷射照射於該基材之對應於該溝槽之區域中，以分離各該半導體裝置。
  2. 如請求項1所述之半導體封裝件之製造方法，其中於形成該溝槽時，於該溝槽下之該基材形成凹部。
  3. 如請求項1所述之半導體封裝件之製造方法，其中該雷射自該基材之形成有該樹脂絕緣層之方向之相反方向照射於該基材。
  4. 如請求項1所述之半導體封裝件之製造方法，其中該雷射照射於較該溝槽之幅寬更為狹窄之區域。
  5. 如請求項1所述之半導體封裝件之製造方法，其中藉由一切割刀片而形成該溝槽。
  6. 如請求項2所述之半導體封裝件之製造方法，其中該雷射自該基材之形成有該樹脂絕緣層之方向之相反方向照射於該基材。
  7. 如請求項6所述之半導體封裝件之製造方法，其中該雷射照射於較該溝槽之幅寬更為狹窄之區域。
  8. 如請求項7所述之半導體封裝件之製造方法，其中藉由一切割刀片而形成該溝槽。
  9. 如請求項3所述之半導體封裝件之製造方法，其中該雷射照射於較該溝槽之幅寬更為狹窄之區域。
  10. 如請求項9所述之半導體封裝件之製造方法，其中藉由一切割刀片而形成該溝槽。
  11. 如請求項4所述之半導體封裝件之製造方法，其中藉由一切割刀片而形成該溝槽。
  12. 一種半導體封裝件，包括：一基材，具有一第一表面、一第二表面及一側面，該第二表面相反於該第一表面，該側面連接該第一表面之一第一端部及該第二表面之一第二端部；一半導體裝置，配置於該第一表面；以及一樹脂絕緣層，覆蓋該半導體裝置；其中，該側面自該第一端部朝向該第二端部彎曲。
  13. 如請求項12所述之半導體封裝件，其中該第二端部較該第一端部凸出於該基材之外側。
  14. 如請求項13所述之半導體封裝件，其中該側面為於該第一端部與該第二端部之間具有反曲點之彎曲形狀。
  15. 如請求項14所述之半導體封裝件，其中該第一端部與該樹脂絕緣層之端部連續。
  16. 如請求項12所述之半導體封裝件，其中該側面為於該第一端部與該第二端部之間具有反曲點之彎曲形狀。
  17. 如請求項16所述之半導體封裝件，其中該第一端部與該樹脂絕緣層之端部連續。
  18. 如請求項12所述之半導體封裝件，其中該第一端部與該樹脂絕緣層之端部連續。
TW106112545A 2016-04-28 2017-04-14 半導體封裝件及半導體封裝件之製造方法 TW201739027A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090335A JP2017199834A (ja) 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201739027A true TW201739027A (zh) 2017-11-01

Family

ID=60156915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112545A TW201739027A (zh) 2016-04-28 2017-04-14 半導體封裝件及半導體封裝件之製造方法

Country Status (5)

Country Link
US (1) US10529635B2 (zh)
JP (1) JP2017199834A (zh)
KR (1) KR20170123242A (zh)
CN (1) CN107424960A (zh)
TW (1) TW201739027A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
JP7174231B2 (ja) 2018-09-25 2022-11-17 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN109585568A (zh) * 2018-11-29 2019-04-05 丽智电子(昆山)有限公司 一种基于激光加工的二极管器件及其制造方法
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
JP7339517B2 (ja) 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
CN100433250C (zh) * 2005-06-17 2008-11-12 精工爱普生株式会社 半导体装置制造方法、半导体装置、电路基板
JP4908936B2 (ja) * 2005-06-30 2012-04-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
JP6395600B2 (ja) * 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP6199659B2 (ja) * 2013-08-15 2017-09-20 株式会社ディスコ パッケージ基板の加工方法
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
KR20170123242A (ko) 2017-11-07
CN107424960A (zh) 2017-12-01
JP2017199834A (ja) 2017-11-02
US10529635B2 (en) 2020-01-07
US20170316998A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
TW201739027A (zh) 半導體封裝件及半導體封裝件之製造方法
TWI784738B (zh) 半導體封裝件及半導體封裝件之製造方法
KR100741864B1 (ko) 반도체장치의 제조방법
TWI671812B (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
JP2017162876A (ja) 半導体パッケージの製造方法
CN107527825B (zh) 半导体封装件的制造方法
TW201810454A (zh) 半導體封裝件之製造方法
TW201802967A (zh) 半導體封裝件之製造方法
US20190350084A1 (en) Printed circuit board structure and method of forming the same
JP7172105B2 (ja) 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP2024003845A (ja) セラミックス薄膜メタライズ基板の製造方法、チップオンサブマウントの製造方法、および、半導体モジュールの製造方法
JP2006030230A (ja) 半導体装置の製造方法
JP2022050595A (ja) 貫通電極基板
JP2017069411A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置