KR102667583B1 - 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트 - Google Patents

반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트 Download PDF

Info

Publication number
KR102667583B1
KR102667583B1 KR1020217010300A KR20217010300A KR102667583B1 KR 102667583 B1 KR102667583 B1 KR 102667583B1 KR 1020217010300 A KR1020217010300 A KR 1020217010300A KR 20217010300 A KR20217010300 A KR 20217010300A KR 102667583 B1 KR102667583 B1 KR 102667583B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
layer
laminate
support substrate
soluble
Prior art date
Application number
KR1020217010300A
Other languages
English (en)
Other versions
KR20210093852A (ko
Inventor
도시미 나카무라
데츠로 사토
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20210093852A publication Critical patent/KR20210093852A/ko
Application granted granted Critical
Publication of KR102667583B1 publication Critical patent/KR102667583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

전처리 공정 등에서 사용되는 약액의 오염 및 보강 시트의 의도치 않은 박리를 효과적으로 억제 가능한, 반도체 패키지의 제조 방법이 제공된다. 이 제조 방법은, 기재 시트와, 기재 시트의 적어도 한쪽 면에 가용성 점착층과 축제 점착층을 구비한 점착 시트를 준비하는 공정과, 재배선층을 구비한 제1 적층체를 제작하는 공정과, 점착 시트를 사용하여 제1 적층체의 재배선층 측의 표면에 제2 지지 기판이 점착층을 개재시켜 결합된 제2 적층체를 얻는 공정과, 제2 적층체로부터 제1 지지 기판을 박리하여 제3 적층체를 얻는 공정과, 제3 적층체에 전처리를 행하는 공정과, 전처리가 실시된 재배선층의 표면에 반도체 칩을 실장하는 공정과, 반도체 칩이 실장된 제3 적층체를 용액에 침지하여 점착층을 용해 또는 연화시키는 공정과, 점착층이 용해 또는 연화된 상태에서, 제3 적층체로부터 제2 지지 기판을 박리하여, 반도체 패키지를 얻는 공정을 포함한다.

Description

반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트
본 발명은, 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트에 관한 것이다.
최근, 프린트 배선판의 실장 밀도를 높여 소형화하기 위해서, 프린트 배선판의 다층화가 널리 행해져 오고 있다. 이와 같은 다층 프린트 배선판은, 휴대용 전자 기기가 대부분이며, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고, 이 다층 프린트 배선판에는, 층간 절연층의 한층 더한 두께의 저감, 및 배선판으로서의 더 한층의 경량화가 요구되고 있다.
이와 같은 요구를 충족시키는 기술로서, 코어리스 빌드업법을 이용한 다층 프린트 배선판의 제조 방법이 채용되고 있다. 코어리스 빌드업법이란, 소위 코어(코어재) 위에 빌드업법이라고 불리는 방법으로 절연층과 배선층을 교대로 적층(빌드업)하여 다층화한 후, 코어(코어재)를 제거해서 빌드업층만으로 배선판을 형성하는 방법이다. 코어리스 빌드업법에 있어서는, 지지체와 다층 프린트 배선판의 박리를 용이하게 행할 수 있도록, 캐리어를 갖는 구리박을 사용하는 것이 제안되어 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2005-101137호 공보)에는, 캐리어를 갖는 구리박의 캐리어면에 절연 수지층을 첩부해서 지지체로 하고, 캐리어를 갖는 구리박의 극박 구리층측에 포토레지스트 가공, 패턴 전해 구리 도금, 레지스트 제거 등의 공정에 의해 제1 배선 도체를 형성한 후, 빌드업 배선층을 형성하고, 캐리어를 갖는 지지 기판을 박리하고, 극박 구리층을 제거하는 것을 포함하는, 반도체 소자 탑재용 패키지 기판의 제조 방법이 개시되어 있다.
특히, 전자 디바이스의 더 한층의 소형화 및 전력 절약화에 수반하여, 반도체 칩 및 프린트 배선판의 고집적화 및 박형화에 대한 요구가 높아지고 있다. 이러한 요구를 충족하는 차세대 패키징 기술로서, FO-WLP(Fan-Out Wafer Level Packaging)나 PLP(Panel Level Packaging)의 채용이 최근에 검토되고 있다. 그리고, FO-WLP나 PLP에 있어서도, 코어리스 빌드업법의 채용이 검토되고 있다. 그와 같은 공법의 하나로서, 코어리스 지지체 표면에 배선층 및 필요에 따라 빌드업 배선층을 형성하고, 또한 필요에 따라 지지체를 박리한 후에, 칩의 실장을 행하는, RDL-First(Redistribution Layer-First)법이라 불리는 공법이 있다. 예를 들어, 특허문헌 2(일본 특허 공개 제2015-35551호 공보)에는, 유리 또는 실리콘 웨이퍼로 이루어지는 지지체의 주면에 대한 금속 박리층의 형성, 그 위로의 절연 수지층의 형성, 그 위로의 빌드업층을 포함하는 재배선층(Redistribution Layer)의 형성, 그 위로의 반도체 집적 회로의 실장 및 밀봉, 지지체의 제거에 의한 박리층의 노출, 박리층의 제거에 의한 2차 실장 패드의 노출, 그리고 2차 실장 패드의 표면에 대한 땜납 범프의 형성, 그리고 2차 실장을 포함하는, 반도체 장치의 제조 방법이 개시되어 있다.
FO-WLP나 PLP의 채용이 검토되는 최근의 기술 동향을 받아, 빌드업층의 박형화가 요구되고 있다. 그러나, 빌드업층이 얇은 경우, 코어리스 빌드업법을 이용하여 제작한 빌드업층을 갖는 기재로부터, 기재를 박리할 때, 빌드업층이 국부적으로 크게 만곡하는 경우가 있다. 이러한 빌드업층의 큰 만곡은, 빌드업층 내부의 배선층 단선이나 박리를 야기하고, 그 결과, 배선층의 접속 신뢰성을 저하시킬 수 있다. 이러한 문제에 대처하기 위해, 다층 적층체에 보강 시트를 적층하여 핸들링성을 향상시키는 것이 제안되어 있다. 예를 들어, 특허문헌 3(국제 공개 제2018/097265호)에는, 다층 적층체에 가용성 점착층을 개재시켜 보강 시트를 적층시킴으로써, 다층 배선층을 국부적으로 크게 만곡시키지 않도록 보강하는 것이 개시되어 있으며, 그것에 의해 다층 배선층의 접속 신뢰성과 다층 배선층 표면의 평탄성(코플래너리티)을 향상시킬 수 있다고 되어 있다. 또한, 특허문헌 4(국제 공개 제2018/097266호)에는, 섬 형상 또는 스트라이프 형상 등의 간헐 패턴으로 구성된 가용성 점착층을 구비한 점착 시트가 개시되어 있다. 특허문헌 4에는, 이러한 점착 시트를 프린트 배선판 등의 피착체에 첩부해서 보강한 후, 당해 점착 시트를 박리할 때, 박리액을 가용성 점착층의 상기 패턴의 간극에 효과적으로 침투시켜, 가용성 점착층의 용해 또는 연화를 촉진시킬 수 있다는 것도 개시되어 있다.
일본 특허 공개 제2005-101137호 공보 일본 특허 공개 제2015-35551호 공보 국제 공개 제2018/097265호 국제 공개 제2018/097266호
보강 시트를 재배선층에 첩부하기 위한 점착층으로서, 특허문헌 4에 개시된 바와 같은 간헐 패턴으로 구성된 가용성 점착층을 채용하는 것은, 당해 보강 시트의 신속한 박리가 가능하게 된다는 점에서 바람직하다. 그러나, 이러한 구성으로 한 경우에는, 보강 시트의 박리 공정 이전의 공정에서 사용되는 약액이 가용성 점착층의 패턴 간에 침투됨으로써 다음 공정에 들여오게 되어, 당해 다음의 공정에서 사용되는 약액이 오염되는 등의 문제가 발생할 수 있다. 또한, 보강 시트의 박리 공정 이전의 공정에서 사용되는 약액에 의해 가용성 점착층이 용해 또는 연화되고, 제조 프로세스의 도중에 보강 시트가 의도치 않게 박리해버릴 우려도 있다.
본 발명자들은, 금번, 제1 지지 기판 상에 재배선층을 구비한 적층체에 보강 시트로서의 제2 지지 기판을 첩부할 때, 간헐 패턴으로 마련된 가용성 점착층과, 가용성 점착층의 주위를 둘러싸는 선 형상의 축제(築堤) 점착층을 구비한 점착 시트를 사용함으로써, 반도체 패키지의 제조에 있어서, 전처리 공정 등에서 사용되는 약액의 오염 및 보강 시트의 의도치 않은 박리를 효과적으로 억제할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 전처리 공정 등에서 사용되는 약액의 오염 및 보강 시트의 의도치 않은 박리를 효과적으로 억제 가능한, 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 반도체 패키지의 제조 방법이며,
(a) 기재 시트와, 당해 기재 시트의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층과, 상기 면에 있어서 상기 가용성 점착층이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층을 구비한, 점착 시트를 준비하는 공정과,
(b) 제1 지지 기판 상에 재배선층을 구비한 제1 적층체를 제작하는 공정과,
(c) 상기 점착 시트를 사용하여, 상기 제1 적층체의 상기 재배선층 측의 표면에, 제2 지지 기판이 상기 가용성 점착층 및 상기 축제 점착층을 개재시켜 결합된 제2 적층체를 얻는 공정과,
(d) 상기 제2 적층체로부터 상기 제1 지지 기판을 박리하여, 상기 재배선층의 상기 제2 지지 기판으로부터 떨어진 측의 표면이 노출된 제3 적층체를 얻는 공정과,
(e) 상기 제3 적층체를 드라이 필름 레지스트의 현상액 및/혹은 박리액, 그리고/또는 황산구리 도금액에 침지시켜, 상기 재배선층의 상기 제2 지지 기판으로부터 떨어진 측의 표면에 칩 실장을 위한 전처리를 행하는 공정과,
(f) 상기 전처리가 실시된 상기 재배선층의 표면에 반도체 칩을 실장하는 공정과,
(g) 상기 반도체 칩이 실장된 제3 적층체를 용액에 침지하여, 상기 가용성 점착층만, 또는 상기 가용성 점착층 및 상기 축제 점착층의 양쪽을 용해 또는 연화시키는 공정과,
(h) 상기 가용성 점착층만, 또는 상기 가용성 점착층 및 상기 축제 점착층의 양쪽이 용해 또는 연화된 상태에서, 상기 제3 적층체로부터 상기 제2 지지 기판을 박리하고, 반도체 패키지를 얻는 공정을
포함하는, 방법이 제공된다.
본 발명의 다른 일 양태에 의하면, 기재 시트와, 당해 기재 시트의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층과, 상기 면에 있어서 상기 가용성 점착층이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층을 구비한, 상기 방법에 사용하는, 점착 시트가 제공된다.
도 1a는 본 발명에 의한 반도체 패키지의 제조 방법의 일례에 있어서의, 초기의 공정을 나타내는 공정 흐름도이다.
도 1b는 본 발명에 의한 반도체 패키지의 제조 방법의 일례에 있어서의, 도 1a에 나타낸 공정에 이어지는 공정을 나타내는 공정 흐름도이다.
도 2a는 본 발명에서 준비하는 점착 시트의 일례의 모식 상면도이다.
도 2b는 도 2a에 도시한 점착 시트에 2B-2B'선 단면에 있어서의 층 구성을 나타내는 모식 단면도이다.
본 발명에 의한 반도체 패키지의 제조 방법은, (a) 점착 시트의 준비, (b) 제1 적층체의 제작, (c) 보강 시트의 적층, (d) 제1 지지 기판의 박리, (e) 칩 실장용 전처리, (f) 칩 실장, (g) 점착층의 용해 또는 연화, 및 (h) 보강 시트의 박리의 각 공정을 포함한다.
이하, 도면을 참조하면서, 공정 (a) 내지 공정 (h)까지의 각각에 대하여 설명한다.
(a) 점착 시트의 준비
도 2a 및 도 2b에 도시한 바와 같이, 기재 시트(15)와, 기재 시트(15)의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층(16a)과, 당해 면에 있어서 가용성 점착층(16a)이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층(16b)을 구비한, 점착 시트(17)를 준비한다. 이하의 설명에 있어서, 가용성 점착층(16a)과 축제 점착층(16b)을 함께 「점착층(16)」이라고 칭하는 경우가 있다. 또한, 점착 시트(17)의 상세에 대해서는 후술하기로 한다. 또한, 점착 시트에는, 점착층을 개재시켜 기재 시트 자체를 피착체에 접착시키기 위해서 사용되는 「접착형 점착 시트」와, 점착층을 피착체 또는 제2 기재 시트에 전사시켜 당초의 기재 시트를 박리함으로써, 피착체 또는 제2 기재 시트에 점착성을 부여하기 위해서 사용되는 「전사형 점착 시트」의 2가지 타입이 존재한다. 이 점, 본 발명에서 준비하는 점착 시트(17)는 접착형 점착 시트 및 전사형 점착 시트 중 어느 것이어도 된다.
(b) 제1 적층체의 제작
도 1a의 (i)에 도시한 바와 같이, 제1 지지 기판(10) 상에 재배선층(12)을 구비한 제1 적층체(14)를 제작한다. 제1 지지 기판(10)은 재배선층(12)을 형성하기 위한 베이스로 되는 것이다. 제1 지지 기판(10)은, 소위 캐리어를 갖는 금속박의 형태여도 되며, 공지된 층 구성이 채용 가능하다. 예를 들어, 제1 지지 기판(10)은, 기재, 박리층 및 금속층을 순서대로 구비하는 것이어도 되며, 예를 들어 특허문헌 3(국제 공개 제2018/097265호)에 개시되는 적층 시트를 바람직하게 사용할 수 있다(이 적층 시트의 기재는 수지 필름, 유리 또는 세라믹스로 구성될 수 있다). 이 경우, 재배선층(12)이 제1 지지 기판(10)의 금속층 표면에 제작되는 것이 바람직하다.
본 발명에 있어서, 재배선층이란, 절연층과 당해 절연층의 내부 및/또는 표면에 형성된 배선층을 포함하는 층을 의미한다. 이 재배선층을 통해, 예를 들어 반도체 칩 상에 배치된 칩 전극과, 프린트 배선판 위에 칩 전극보다도 큰 피치로 배치된 단자를 전기적으로 접속할 수 있다. 재배선층(12)의 형성은, 공지된 방법에 따라서 행하면 되며, 특별히 한정되지는 않는다. 예를 들어, 전술한 빌드업법에 의해, 절연층과 배선층을 교대로 적층하여 다층화함으로써 재배선층(12)을 형성할 수 있다.
(c) 보강 시트의 적층
도 1a의 (ⅱ)에 도시한 바와 같이, 점착 시트(17)를 사용하여, 제1 적층체(14)의 재배선층(12)측의 표면에, 제2 지지 기판(18)이 가용성 점착층(16a) 및 축제 점착층(16b)을 통해 결합된 제2 적층체(20)를 얻는다. 예를 들어, 제1 적층체(14)의 재배선층(12)측의 표면에 점착 시트(17)를 사용하여 제2 지지 기판(18)을 첩부함으로써, 제2 적층체(20)를 얻을 수 있다. 이렇게 함으로써, 재배선층(12)은 제2 지지 기판(18)에 의해 국부적으로 크게 만곡되지 않도록 보강될 수 있다. 즉, 제2 지지 기판(18)이 보강 시트로서 기능하기 때문에, 재배선층(12)의 표면 및/또는 내부의 배선층 단선이나 박리를 회피하여, 재배선층(12)의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 재배선층(12) 표면의 평탄성(코플래너리티)을 향상시킬 수 있다.
후술하는 제2 지지 기판(18)의 박리 공정을 신속하게 행하기 위해서, 제2 지지 기판(18)을 재배선층(12)에 밀착시키는 점착층(16)으로서 간헐 패턴으로 마련된 가용성 점착층(16a)을 채용하는 것을 생각할 수 있다. 이렇게 함으로써, 가용성 점착층(16a)을 용해 가능한 용액을 간헐 패턴의 간극에 효과적으로 침투시켜, 가용성 점착층(16a)의 용해 또는 연화를 촉진시키는 것이 가능하게 된다. 한편, 이러한 구성으로 한 경우에는, 제2 지지 기판(18)의 박리 공정 이전에 사용되는 약액에 기인하는 문제가 발생할 수 있다. 즉, 본 발명의 제조 방법에서는, 후술하는 바와 같이, 제2 지지 기판(18)의 박리 공정 이전에 행해지는 전처리 공정(예를 들어 포토리소그래피 프로세스)에 있어서, 드라이 필름 레지스트의 현상액이나 박리액, 황산구리 도금액 등의 약액이 사용된다. 여기서, 점착층(16)을 가용성 점착층(16a)만으로 구성한 경우에는, 당해 약액이 가용성 점착층(16a)의 패턴 간에 침투됨으로써 다음의 공정에 들여오게 되고, 결과적으로 후의 공정에서 사용되는 약액이 오염된다는 문제가 발생할 수 있다. 또한, 제2 지지 기판(18)의 박리 공정 이전의 공정에서 사용되는 약액에 의해 가용성 점착층(16a)이 용해 또는 연화되어버려, 제조 프로세스의 도중에 제2 지지 기판(18)이 의도치 않게 박리해버릴 우려도 있다. 이러한 문제에 대처하기 위해서, 본 발명에서 준비하는 점착 시트(17)는, 점착층(16)으로서 가용성 점착층(16a)뿐만 아니라 축제 점착층(16b)도 채용하고 있다. 즉, 본 발명의 방법에 있어서는, 재배선층(12)과 제2 지지 기판(18)을 밀착시키는 점착층(16)의 하나로서, 가용성 점착층(16a)이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층(16b)이 존재하기 때문에, 제2 지지 기판(18)의 박리 공정 이전의 공정에서 사용되는 약액이 축제 점착층(16b)에 의해 막히게 된다. 그 때문에, 약액이 가용성 점착층(16a)의 존재하는 영역까지 도달하는 시간을 지연시킬(또는 경우에 따라서는 도달시키지 않을) 수 있어, 약액이 가용성 점착층(16a)의 패턴의 간극에 침투하는 것을 방지 내지 억제할 수 있다. 그 결과, 전처리 공정 등에서 사용되는 약액의 오염 및 보강 시트인 제2 지지 기판(18)의 의도치 않은 박리를 효과적으로 억제하는 것이 가능하게 된다.
축제 점착층(16b)은, 제2 지지 기판(18)의 단부로부터 0㎜ 이상 20㎜ 이하의 범위 내의 영역에 위치하는 것이 바람직하고, 보다 바람직하게는 0㎜ 이상 10㎜ 이하, 더욱 바람직하게는 0㎜ 이상 2㎜ 이하이다. 또한, 축제 점착층(16b)은, 재배선층(12)의 단부로부터 0㎜ 이상 20㎜ 이하의 범위 내의 영역에 위치하는 것이 바람직하고, 보다 바람직하게는 10㎜ 이상 20㎜ 이하, 더욱 바람직하게는 15㎜ 이상 20㎜ 이하이다. 이렇게 함으로써, 약액을 재배선층(12) 및/또는 제2 지지 기판(18)의 단부 부근에서 막을 수 있어, 약액이 가용성 점착층(16a)의 존재하는 영역까지 도달하는 시간을 더 한층 지연시키는 것이 가능하게 된다. 또한, 후술하는 바와 같이, 축제 점착층(16b)이 존재하는 영역을 절제하는 공정을 더 포함하는 경우에는, 상기 구성으로 함으로써 사용 가능한 재배선층(12)의 영역을 최대한 넓힐 수 있다.
축제 점착층(16b)의 전체 길이에 걸쳐서, 축제 점착층(16b)의 폭 방향의 50％ 이상 100％ 이하의 영역이 재배선층(12)과 접하고 있는 것이 바람직하고, 보다 바람직하게는 70％ 이상 100％ 이하, 더욱 바람직하게는 90％ 이상 100％ 이하이다. 이렇게 함으로써, 가용성 점착층(16a)이 존재하는 영역의 주위를 축제 점착층(16b)으로 충분히 둘러쌀 수 있어, 약액을 보다 효과적으로 막을 수 있다. 또한, 축제 점착층(16b)의 폭 방향에 있어서의, 재배선층(12)과 접하고 있는 영역이 100％ 미만인 경우에는, 축제 점착층(16b)의 일부가 재배선층(12)의 단부로부터 비어져 나오는 상태도 상정하고 있다. 이 점, 축제 점착층(16b)의 폭 방향의 일부가 재배선층(12)과 접하고 있으면, 당해 부분으로부터 약액이 침입하는 것을 방지 내지 억제할 수 있기 때문에, 본 발명에는 이와 같은 양태도 포함되는 것으로 한다.
점착 시트(17)가 접착형 점착 시트인 경우에는, 제1 적층체(14)의 재배선층(12)측의 표면에 점착 시트(17)를 첩부하여, 기재 시트(15) 자체를 제2 지지 기판(18)으로서 사용하는 것이 바람직하다. 한편, 점착 시트(17)가 전사형 점착 시트인 경우에는, 제1 적층체(14)와 제2 지지 기판(18)의 결합에 앞서서, 제2 지지 기판(18), 또는 제1 적층체(14)에 점착 시트(17)를 첩부하여, 점착층(16)을 제2 지지 기판(18), 또는 제1 적층체(14)에 전사함과 함께, 기재 시트(15)를 박리하는 것이 바람직하다. 전사 방법은 특별히 한정되는 것은 아니며, 예를 들어 롤 라미네이션 등의 공지된 방법이 채용 가능하다.
제2 지지 기판(18)은 제1 지지 기판(10)보다도 비커스 경도가 낮은 것이 바람직하다. 이에 의해, 제2 지지 기판(18) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 놓칠 수 있어, 그 결과, 재배선층(12)의 만곡을 효과적으로 방지 내지 억제할 수 있다. 제2 지지 기판(18)의 비커스 경도는 재배선층(12)의 비커스 경도의 2％ 이상 99％ 이하인 것이 바람직하고, 보다 바람직하게는 6％ 이상 90％ 이하, 더욱 바람직하게는 10％ 이상 85％ 이하이다. 제2 지지 기판(18)의 비커스 경도가 50HV 이상 700HV 이하인 것이 바람직하고, 보다 바람직하게는 150HV 이상 550HV 이하, 더욱 바람직하게는 170HV 이상 500HV 이하이다. 또한, 본 명세서에 있어서 비커스 경도는 JIS Z 2244-2009에 기재되는 「비커스 경도 시험」에 준거하여 측정되는 것이다.
참고를 위해서, 후보로 될 수 있는 각종 재료의 비커스 경도 HV를 이하에 예시한다: 사파이어 유리(2300HV), 초경 합금(1700HV), 서멧(1650HV), 석영(수정)(1103HV), SKH56(고속도 공구강 강재, 하이스)(722HV), 강화 유리(640HV), SUS440C(스테인리스강)(615HV), SUS630(스테인리스강)(375HV), 티타늄 합금 60종 (64 합금)(280HV 전후), 인코넬(내열 니켈 합금)(150HV 이상 280HV 이하), S45C(기계 구조용 탄소강)(201HV 이상 269HV 이하), 하스텔로이 합금(내식 니켈 합금)(100HV 이상 230HV 이하), SUS304(스테인리스강)(187HV), SUS430(스테인리스강)(183HV), 주철(160HV 이상 180HV 이하), 티타늄 합금(110HV 이상 150HV 이하), 황동(80HV 이상 150HV 이하), 및 청동(50HV 이상 100HV 이하).
제2 지지 기판(18)의 재질은 특별히 한정되지는 않지만, 수지, 금속, 유리, 또는 그것들의 조합이 바람직하다. 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에틸렌 수지 및 페놀 수지를 들 수 있으며, 이와 같은 수지와 섬유 보강재로 이루어지는 프리프레그여도 된다. 금속의 예로서는, 상기 비커스 경도나 스프링 한계치 Kb0.1의 관점에서, 스테인리스강, 구리 합금(예를 들어 청동, 인 청동, 구리 니켈 합금, 구리 티타늄 합금)을 들 수 있지만, 내약품성의 관점에서 스테인리스강이 특히 바람직하다. 제2 지지 기판(18)의 형태는, 재배선층(12)의 만곡을 방지 내지 억제 가능한 한, 시트 형상으로 한정되지는 않고, 필름, 판, 및 박의 다른 형태여도 되며, 바람직하게는 시트 또는 판의 형태이다. 제2 지지 기판(18)은 이들 시트, 필름, 판, 및 박 등이 적층된 것이어도 된다. 제2 지지 기판(18)의 전형례로서는, 금속 시트, 수지 시트(특히 경질 수지 시트), 유리 시트를 들 수 있다. 제2 지지 기판(18)의 두께는, 제2 지지 기판(18)의 강도 보유 지지 및 제2 지지 기판(18)의 핸들링 용이성의 관점에서, 바람직하게는 10㎛ 이상 1㎜ 이하이고, 보다 바람직하게는 50㎛ 이상 800㎛ 이하, 더욱 바람직하게는 100㎛ 이상 600㎛ 이하이다. 제2 지지 기판(18)이 금속 시트(예를 들어 스테인리스강 시트)인 경우, 금속 시트에 있어서의, 점착층(16)과 밀착하는 측의 표면의 10점 평균 조도 Rz-jis(JIS B 0601-2001에 준거하여 측정됨)는 0.05㎛ 이상 500㎛ 이하인 것이 바람직하고, 보다 바람직하게는 0.5㎛ 이상 400㎛ 이하, 더욱 바람직하게는 1㎛ 이상 300㎛ 이하이다. 이와 같은 표면 조도이면, 표면의 요철에 기인하는 앵커 효과에 의해, 점착층(16)과의 밀착성이 높아지고, 점착층(16)에 있어서의 적당한 박리 강도가 실현된다고 생각된다.
(d) 제1 지지 기판의 박리
도 1a의 (ⅲ)에 도시한 바와 같이, 제2 적층체(20)로부터 제1 지지 기판(10)을 박리하여, 재배선층(12)의 제2 지지 기판(18)으로부터 먼 측의 표면이 노출된 제3 적층체(22)를 얻는다. 이렇게 함으로써, 예를 들어 제1 지지 기판(10)을 구성하는 기재 및 박리층 등이 재배선층(12)으로부터 박리 제거된다. 이 박리 제거는 물리적인 박리에 의해 행해지는 것이 바람직하다. 물리적 박리법은, 손이나 치공구, 기계 등으로 제1 지지 기판(10)을 재배선층(12)으로부터 박리함으로써 분리하는 방법이다. 이때, 점착층(16)을 통해 밀착한 제2 지지 기판(18)이 재배선층(12)을 보강하고 있음으로써, 재배선층(12)이 국부적으로 크게 만곡되는 것을 방지할 수 있다. 즉, 제2 지지 기판(18)은, 제1 지지 기판(10)이 박리되는 동안, 박리력에 저항하기 위해 재배선층(12)을 보강하고, 만곡을 더 한층 효과적으로 방지 내지 억제할 수 있다. 이렇게 해서 만곡에 의해 야기되는 일이 있는 재배선층(12)의 내부 및/또는 표면의 배선층 단선이나 박리를 회피하여, 재배선층(12)의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 재배선층(12) 표면의 평탄성(코플래너리티)을 향상시킬 수 있다. 또한, 제1 지지 기판(10)이 금속층을 포함하는 경우에는, 후술하는 칩 실장용 전처리 공정의 전에, 제3 적층체(22)의 표면에 잔류할 수 있는 금속층을 에칭에 의해 제거하는 것이 바람직하다. 금속층의 에칭은 플래시 에칭 등의 공지된 방법에 기초하여 행하면 된다.
(e) 칩 실장용 전처리
도 1b의 (ⅳ)에 도시한 바와 같이, 제3 적층체(22)를 드라이 필름 레지스트의 현상액 및/혹은 박리액, 그리고/또는 황산구리 도금액에 침지시켜, 재배선층(12)의 제2 지지 기판(18)으로부터 먼 측의 표면에 칩 실장을 위한 전처리를 행한다. 이 전처리는, 예를 들어 이하와 같은 수순으로 행할 수 있다. 우선, 재배선층(12)의 제2 지지 기판(18)으로부터 먼 측의 표면에 드라이 필름을 첩부하여, 노광 및 현상을 행하고, 드라이 필름 레지스트를 형성한다. 그리고, 제3 적층체(22)를 황산구리 도금액에 침지시켜, 재배선층(12)의 드라이 필름 레지스트가 형성되어 있지 않은 표면에 전해 구리 도금을 형성한다. 이어서, 제3 적층체(22)를 박리액에 침지시킴으로써, 형성한 드라이 필름 레지스트를 박리한다. 이렇게 함으로써, 반도체 칩 상에 배치된 칩 전극과 접속하기 위한 전극(예를 들어 주상 전극) 등을 재배선층(12)의 제2 지지 기판(18)으로부터 먼 측의 표면에 형성할 수 있다. 어느쪽이든, 본 공정의 전처리는, 제3 적층체(22)를 드라이 필름 레지스트의 현상액 및/혹은 박리액, 그리고/또는 황산구리 도금액에 침지시키는 처리를 포함하고 있으면 되며, 재배선층(12)의 표면을 반도체 칩이 실장 가능한 상태로 할 수 있는 한, 그 처리 방법은 특별히 한정되지는 않는다. 드라이 필름 레지스트의 현상액 및 박리액은, 드라이 필름 레지스트를 현상 내지 제거하기 위해서 사용되는 공지된 용액이 채용 가능하다. 바람직한 드라이 필름 레지스트의 현상액의 예로서는, 탄산나트륨 수용액을 들 수 있으며, 바람직한 드라이 필름 레지스트의 박리액의 예로서는, 수산화나트륨, 수산화칼륨, 아미노에탄올, 수산화 테트라메틸암모늄 등의 수용액을 들 수 있다. 또한, 황산구리 도금액은, 적어도 황산구리 및 황산을 포함하는 용액이면 된다. 드라이 필름 레지스트의 현상액 및 박리액, 그리고 황산구리 도금액에는, 공지된 첨가제가 포함되어 있어도 된다.
(f) 칩 실장
도 1b의 (ⅴ)에 도시한 바와 같이, 전처리가 실시된 재배선층(12)의 표면에 반도체 칩(24)을 실장한다. 본 발명의 제조 방법에 있어서는, 재배선층(12)의 표면에 점착층(16)을 통해 제2 지지 기판(18)을 적층함으로써 반도체 칩(24)의 실장에 유리한 우수한 표면 평탄성(코플래너리티)을 재배선층(12)의 제2 지지 기판(18)으로부터 먼 측의 표면에 있어서 실현할 수 있다. 즉, 반도체 칩(24)의 실장 시에 있어서도, 재배선층(12)은 제2 지지 기판(18)에 의해 국부적으로 크게 만곡되지 않아도 된다. 그 결과, 반도체 칩(24)의 접속 수율을 높게 할 수 있다.
반도체 칩(24)의 예로서는, 반도체 소자, 칩 콘덴서, 저항체 등을 들 수 있다. 칩 실장의 방식의 예로서는, 플립 칩 실장 방식, 다이 본딩 방식 등을 들 수 있다. 플립 칩 실장 방식은, 반도체 칩(24)의 실장 패드와, 재배선층(12)의 배선층의 접합을 행하는 방식이다. 이 실장 패드 위에는 주상 전극(필러)이나 땜납 범프 등이 형성되어도 되고, 실장 전에 재배선층(12)의 표면에 밀봉 수지막인 NCF(Non-Conductive Film) 등을 첩부해도 된다. 접합은, 땜납 등의 저융점 금속을 사용하여 행해지는 것이 바람직하지만, 이방 도전성 필름 등을 사용해도 된다. 다이 본딩 접착 방식은, 배선층에 대하여, 반도체 칩(24)의 실장 패드면과 반대측의 면을 접착하는 방식이다. 이 접착에는, 열경화 수지와 열전도성의 무기 필러를 포함하는 수지 조성물인, 페이스트나 필름을 사용하는 것이 바람직하다. 어느 방식으로 해도, 반도체 칩(24)은 도 1b의 (ⅴ)에 도시한 바와 같이 밀봉재(26)로 밀봉되는 것이 재배선층(12)과 반도체 칩(24)의 적층체 전체의 강성을 더욱 향상시킬 수 있는 점에서 바람직하다.
(g) 점착층의 용해 또는 연화
도 1b의 (ⅵ)에 도시한 바와 같이, 반도체 칩(24)이 실장된 제3 적층체(22)를 용액에 침지하여, 점착층(16)을 용해 또는 연화시킨다. 점착층(16)의 용해 또는 연화는, 가용성 점착층(16a)만을 용해 또는 연화시키는 것이어도 되고, 가용성 점착층(16a) 및 축제 점착층(16b)의 양쪽을 용해 또는 연화시키는 것이어도 된다. 즉, 본 공정에서 사용되는 용액은, 적어도 가용성 점착층(16a)을 용해 가능한 용액(이하, 용해액이라고 함)이면 된다. 가용성 점착층(16a)만을 용해 또는 연화시키는 것인 경우에는, 약액의 침입 경로를 확보하기 위해서, 축제 점착층(16b)에 후술하는 간극 G를 형성하는 것이 바람직하다. 제3 적층체(22)를 용해액에 침지시킴으로써, 가용성 점착층(16a)이 용해액과 접촉해서 용해 또는 연화된다. 이때, 가용성 점착층(16a)이 간헐 패턴으로 구성되어 있으므로, 용해액이 가용성 점착층(16a)의 구석구석까지 효과적으로 침투하여, 가용성 점착층(16a)의 용해 또는 연화를 촉진시키는 것이 가능하게 된다. 이것은, 제3 적층체(22)를 용해액에 침지했을 때, 용해액이 가용성 점착층(16a)의 패턴의 간극에 효과적으로 침투하여, 개개의 점착성 영역과의 접촉이 촉진되는 데에 의한 것으로 생각된다. 제3 적층체(22)는, 반드시 전체를 용액에 침지시킬 필요는 없으며, 일부를 용액에 침지시켜도 된다. 한편, 본 발명에서는 점착층(16)으로서 가용성 점착층(16a)뿐만 아니라 축제 점착층(16b)도 채용하고 있다. 이 점, 축제 점착층(16b)을 가용성 점착층(16a)과 동일 또는 유사한 성분(동일한 용해액으로 용해 또는 연화시킬 수 있는 성분)으로 구성하는 것이 바람직하다. 이렇게 함으로써, 제3 적층체(22)를 용해액에 침지시킴으로써, 가용성 점착층(16a) 및 축제 점착층(16b)의 양쪽을 빠르게 용해 또는 연화시킬 수 있다.
또한, 상술한 (f) 칩 실장 공정의 후이며, 또한, 후술하는 (h) 박리 시트의 박리 공정의 전에, 축제 점착층(16b)이 존재하는 영역을 절제하는 공정을 추가해도 된다. 이렇게 함으로써, 제3 적층체(22)에 있어서의 축제 점착층(16b)을 통해 밀착되어 있는 부분을 제거할 수 있기 때문에, 축제 점착층(16b)을 용해 또는 연화시키는 것을 요하지 않고, 재배선층(12)으로부터의 제2 지지 기판(18)의 박리를 용이하게 행하는 것이 가능하게 된다. 또한, 용해액의 침지 전에 축제 점착층(16b)이 존재하는 영역을 절제하는 경우에는, 용해액이 축제 점착층(16b)에서 막히지 않고 가용성 점착층(16a)이 존재하는 영역에 도달하기 때문에, 가용성 점착층(16a)의 용해 또는 연화를 더 한층 신속하게 행하는 것이 가능하게 된다. 축제 점착층(16b)이 존재하는 영역의 절제는, 커터 등의 절단 공구를 사용하여 수동으로 행해도 되고, 절단기 등을 사용하여 기계적으로 행해도 된다.
용해액은, 가용성 점착층(16a)의 재질에 맞춰서 원하는 용해력을 갖는 용액을 적절히 선택하면 되며, 특별히 한정되지는 않는다. 예를 들어, 가용성 점착층(16a)이 알칼리 가용형 수지를 포함하는 경우에는, 용해액은 알칼리성 용액을 사용하면 된다. 그러한 알칼리 용액의 예로서는, 수산화나트륨 용액 및/또는 수산화칼륨 용액을 들 수 있다. 이들 용액의 바람직한 농도는 0.5중량％ 이상 50중량％ 이하이다. 이 범위 내이면, 알칼리성이 높아지고, 용해력이 향상됨과 함께, 용해액 사용 시의 실온이 낮은 경우여도 수산화나트륨 및/또는 수산화칼륨이 석출되기 어려워진다. 또한, 수용액이 알칼리성을 나타내는 유기물(예를 들어 에탄올아민)을 단독 또는 상기 용액과 함께 사용해도 된다. 또한, 후술하는 바와 같이, 가용성 점착층(16a)에 미리 알칼리를 첨가해 두는 경우에는, 물 또는 수용액을 용해액으로서 사용해도 된다.
가용성 점착층(16a) 및/또는 축제 점착층(16b)의 용해 시간의 단축을 위해서, 알칼리성 용액에, 아크릴 수지 및/또는 노볼락 수지를 용해 가능한 유기 용매(예를 들어 2-프로판올)를 첨가해도 된다. 이 유기 용매의 바람직한 첨가량은, 알칼리성 용액 100중량％에 대하여, 5중량％ 이상 50중량％ 이하이다. 이 범위 내이면, 용해 시간의 단축을 바람직하게 실현하면서, 작업 중에 있어서의 휘산량이 저감되기 때문에, 알칼리성 물질의 농도 관리가 하기 쉬워져서, 안전성도 향상된다. 바람직한 유기 용매는 알코올이며, 알코올의 바람직한 예로서는 2-프로판올, 메탄올, 에탄올 및 2-부탄올을 들 수 있다.
알칼리성 용액에 적량의 계면 활성제를 첨가해도 된다. 계면 활성제의 첨가에 의해 수지에 대한 용액의 침투성이나 습윤성이 향상되기 때문에, 가용성 점착층(16a) 및/또는 축제 점착층(16b)의 용해 시간의 단축을 더욱 도모할 수 있다. 계면 활성제의 종류는 특별히 한정되는 것이 아니라, 어떠한 것이어도 된다. 예를 들어, 수용성의 계면 활성제로서는, 음이온계, 양이온계 및 비이온계 중 어느 것이나 사용할 수 있다.
(h) 보강 시트의 박리
도 1b의 (ⅶ)에 도시된 바와 같이, 가용성 점착층(16a)만, 또는 가용성 점착층(16a) 및 축제 점착층(16b)의 양쪽이 용해 또는 연화된 상태에서, 제3 적층체(22)로부터 제2 지지 기판(18)을 박리하고, 반도체 패키지(28)를 얻는다. 제2 지지 기판(18)은 점착층(16)의 용해, 연화 또는 절제에 기인하여 용이하게 박리할 수 있다. 또한, 제3 적층체(22)로부터의 제2 지지 기판(18)의 박리는, 점착층(16)의 용해 또는 절제에 의해 자동적으로 박리되는 것이어도 되고, 점착층(16)의 용해 또는 연화에 의해 점착력이 유의미하게 저하된 상태에서 물리적으로 박리하는 것이어도 된다. 어느쪽이든, 제2 지지 기판(18)은 점착층(16)의 용해, 연화 및/또는 절제에 기인하여 매우 박리하기 쉬운 상태로 되어 있기(또는 경우에 따라서는 자연 박리하고 있기) 때문에, 재배선층(12)에 부여하는 응력을 최소화하면서 매우 단시간에 제2 지지 기판(18)의 박리를 행할 수 있다. 이렇게 해서 재배선층(12)에 가해지는 응력이 최소화됨으로써, 재배선층(12)에 있어서의 배선의 단선이나 실장부의 단선을 효과적으로 회피할 수 있다.
점착 시트
도 2a 및 도 2b를 참조하면서 전술한 바와 같이, 본 발명의 방법에 사용되는 점착 시트(17)는, 기재 시트(15)와, 기재 시트(15)의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층(16a)과, 당해 면에 있어서 가용성 점착층(16a)이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층(16b)을 구비한다. 가용성 점착층(16a) 및 축제 점착층(16b)은 기재 시트(15)의 양면에 마련되어도 된다. 간헐 패턴이란, 가용성 점착층(16a)이 간헐적(띄엄띄엄)으로 존재하는 형상을 의미하고, 가용성 점착층(16a)이 존재하는 점착성 영역과, 가용성 점착층(16a)이 존재하지 않는 비점착성 영역에 의해 형성된다. 간헐 패턴은 섬 형상 또는 스트라이프 형상의 패턴인 것이 바람직하고, 보다 바람직하게는 섬 형상의 패턴이다. 섬 형상의 패턴이란, 개개의 점착성 영역이, 그 주위에 존재하는 비점착성 영역(예를 들어 공간)에 의해 둘러싸인 형상을 의미한다. 섬 형상의 패턴을 구성하는 개개의 점착성 영역의 구체적 형상으로서는, 다각형, 원형 등의 다양한 형상을 들 수 있으며, 별모양 다각형과 같은 직선의 윤곽선이 뒤얽힌 다각형, 곡선의 윤곽선이 뒤얽힌 다른 형상이어도 된다.
가용성 점착층(16a)이 섬 형상의 패턴을 구성하는 경우, 개개의 점착성 영역의 외접원 직경이 0.1㎜ 이상 10㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.1㎜ 이상 5.0㎜ 이하, 더욱 바람직하게는 0.1㎜ 이상 2.0㎜ 이하이다. 또한, 가용성 점착층(16a)이 스트라이프 형상의 패턴을 구성하는 경우, 개개의 점착성 영역의 스트라이프 폭이 0.1㎜ 이상 10㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.1㎜ 이상 5.0㎜ 이하, 더욱 바람직하게는 0.1㎜ 이상 2.0㎜ 이하이다. 이러한 범위 내이면, 용해액 침지 전에 있어서의 가용성 점착층(16a)에 의한 점착력을 충분히 확보하면서도, 가용성 점착층(16a)의 패턴의 간극에 대한 용해액의 침투를 촉진시켜서 용해 박리 등에 의한 재배선층(12)으로부터의 제2 지지 기판(18)의 박리를 용이하게 할 수 있다. 섬 형상의 패턴은 도트 패턴인 것이 바람직하고, 개개의 도트 형상은 전형적으로는 원이지만, 원에 가까운 형상이어도 된다. 도트 패턴을 구성하는 개개의 도트 외접원 직경으로서 정의되는, 도트 직경은 10㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.1㎜ 이상 5.0㎜ 이하, 더욱 바람직하게는 0.1㎜ 이상 2.0㎜ 이하이다. 이렇게 함으로써 가용성 점착층(16a)의 표면적이 증가해서 용해성이 향상되는 결과, 박리성이 향상된다.
가용성 점착층(16a)은, 두께가 0.5㎛ 이상 50㎛ 이하인 것이 바람직하고, 보다 바람직하게는 1.0㎛ 이상 30㎛미만, 더욱 바람직하게는 1.0㎛ 이상 20㎛ 이하, 특히 바람직하게는 2.0㎛ 이상 15㎛ 이하, 가장 바람직하게는 3.0㎛ 이상 10㎛ 이하이다. 상기 범위 내의 두께이면, 용해액이 가용성 점착층(16a)의 패턴의 간극에 빠르게 침투하기 때문에, 가용성 점착층(16a)의 용해 또는 연화가 촉진됨과 함께, 간헐 패턴의 재배선층(12)에 대한 압흔을 저감시킬 수 있다. 특히, 반도체 패키지 제조에 있어서, 점착층(16)을 통해 제2 지지 기판(18)을 첩부해서 재배선층(12)을 보강한 다음에, 칩 실장, 땜납 리플로우 및 압축 성형을 행한 경우에, 점착층(16)에 기인하는 압흔이 재배선층(12)에 남는 경우가 있지만, 가용성 점착층(16a)의 두께가 7.0㎛ 이하이면 압축 성형 후의 재배선층(12)에 압흔이 남기 어려워진다고 하는 이점이 있다. 이 점, 가용성 점착층(16a)을 도트 패턴으로 하는 경우, 도트 직경이 0.7㎜ 이하이며, 또한, 가용성 점착층(16a)의 두께가 1.0㎛ 이상 7.0㎛ 이하이면, 압흔의 저감과 박리성의 양쪽을 보다 효과적으로 실현할 수 있기 때문에 특히 바람직하다.
점착성 영역의 외접원 중심간의 간격은, 외접원의 직경 평균값보다도 큰 것이 개개의 점착성 영역의 사이에 충분한 간극을 확보할 수 있는 점에서 바람직하다. 이러한 관점에서, 점착성 영역의 외접원 중심 간의 간격은 0.1㎜ 초과 20㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.2㎜ 이상 10㎜ 이하, 더욱 바람직하게는 0.3㎜ 이상 5.0㎜ 이하, 특히 바람직하게는 0.4㎜ 이상 2.0㎜ 이하이다. 이러한 범위로 함으로써, 용해액이 가용성 점착층(16a)의 패턴의 간극에 빠르게 침투하기 때문에, 박리성이 향상된다.
섬 형상의 패턴은, 전체로서, 다각형, 원, 원환형, 띠 형상 또는 격자 형상의 모양을 갖게 하는 1개 또는 복수 개의 클러스터로 구성되어도 되고, 클러스터의 각각은, 3개 이상의 점착성 영역의 집합체로 구성되어도 된다.
가용성 점착층(16a)은, 실온에서 점착성을 나타내는 것은 물론, 용해액에 접촉해서 용해 또는 연화 가능한 층이다. 따라서, 가용성 점착층(16a)은 용액 가용형 수지를 포함하는 것이 바람직하고, 예를 들어 산가 용형 수지 또는 알칼리 가용형 수지를 포함한다. 이 용액 가용형 수지는, 용해액과의 접촉에 의해 효율적으로 용해 또는 연화할 수 있으므로, 재배선층(12)으로부터의 제2 지지 기판(18)의 박리를 보다 효과적으로 행하는 것이 가능하게 된다.
바람직한 용액 가용형 수지는 알칼리 가용형 수지이다. 알칼리 가용형 수지는 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 함유하는 폴리머를 포함하는 것이 특히 바람직하다. 이러한 폴리머는 알칼리성 용액에 특히 용해되기 쉽기 때문에, 가용성 점착층(16a)의 용해를 촉진하고, 재배선층(12)으로부터의 제2 지지 기판(18)의 박리를 보다 단시간에 행하는 것을 가능하게 한다. 카르복실기 및 페놀성 수산기 중 적어도 한쪽을 함유하는 폴리머의 예로서는, 카르복실기를 함유하는 아크릴 수지 및 페놀성 수산기를 함유하는 페놀노볼락 수지를 들 수 있다. 아크릴 수지계 점착제는, 카르복실기를 가지며, 또한, 분자 내에 불포화 이중 결합을 갖는 아크릴계 모노머(예를 들어 아크릴산이나 메타크릴산)와, 아크릴산에틸 또는 아크릴산부틸을 공중합시킴으로써 합성할 수 있다. 합성 시에, 아크릴계 모노머의 종류 및 비율을 조정함으로써, 가용성 점착층(16a)의 점착력 및 알칼리성 용액에 대한 용해성의 제어가 가능하게 된다. 또한, 가용성 점착층(16a)의 점착력 및 알칼리성 용액에 대한 용해성의 제어는 카르복실기를 함유하는 아크릴 수지에 대하여, 카르복실기의 가교 반응을 일으키는 수지(예를 들어 에폭시 수지)를 첨가함으로써도 행할 수 있다. 즉, 아크릴 수지 중의 일부의 카르복실기가 에폭시 수지 등의 수지에 의해 가교됨으로써 분자량이 증대하기 때문에, 내열성이 향상되는 반면, 점착력이 저하됨과 함께, 알칼리성 용액에 대한 용해성이 저하된다. 한편, 알칼리 가용형 수지로서 페놀성 수산기를 함유하는 페놀노볼락 수지를 사용하는 경우에는, 이 수지 단독으로는 가용성 점착층(16a)의 점착력이 약해지기 때문에, 로진 등의 점착성 부여제를 혼입됨으로써 적당한 점착성을 부여하는 것이 바람직하다.
알칼리 가용형 수지에 미리 알칼리를 첨가해 두어도 된다. 이렇게 함으로써, 물 또는 수용액을 용해액으로서 사용하여 가용성 점착층(16a)을 용해 또는 연화시키는 것이 가능하게 된다. 즉, 가용성 점착층(16a)이 물 또는 수용액에 접촉함으로써, 미리 첨가한 알칼리에 의해 당해 물 등의 액성이 알칼리성으로 변화되고, 그것에 의해 알칼리 가용형 수지를 포함하는 가용성 점착층(16a)을 용해 또는 연화시키는 것이 가능하게 된다. 반도체 패키지의 제조에서는, 세정 공정 등에 있어서 중성 또는 산성의 용액을 사용하는 것이 상정되기 때문에, 본래적으로는 가용성 점착층(16a)가 중성 또는 산성의 용액에 용해되지 않는 것이 요망된다. 이 점, 본 발명에서는, 축제 점착층(16b)이 제조 공정에 있어서의 약액과 가용성 점착층(16a)의 접촉을 효과적으로 방지 내지 억제하기 위해서, 알칼리 가용형 수지에 미리 알칼리를 첨가한 양태로 하는 것이 허용된다.
축제 점착층(16b)은 실온에서 점착성을 나타내는 것이면 되며, 공지된 재료를 적절히 사용하여 구성할 수 있다. 축제 점착층(16b)은 용해액에 접촉해서 용해 또는 연화되는 것이어도 된다. 이 경우, 축제 점착층(16b)의 재질은 가용성 점착층(16a)에 준한 것으로 하면 되며, 상술한 가용성 점착층(16a)의 바람직한 형태는 축제 점착층(16b)에도 그대로 적용된다.
축제 점착층(16b)은, 박리 공정 이전의 공정에서 사용되는 약액과의 접촉에 의해, 그 일부가 용해 또는 연화되는 것이어도 되지만, 약액을 확실하게 막기 위해서, 선 폭 방향을 향해서 완전히 용해되는 일이 없도록 구성하는 것이 바람직하다. 한편, 축제 점착층(16b)을 용해액으로 용해 또는 연화시키는 경우에는, 용해액과의 접촉에 의해 축제 점착층(16b)이 빠르게 용해 또는 연화되는 정도의 선 폭인 것이 바람직하다. 이들의 밸런스를 도모하는 관점에서, 축제 점착층(16b)은, 선 폭이 0.5㎜ 이상 10.0㎜ 이하인 것이 바람직하고, 보다 바람직하게는 1.0㎜ 이상 5.0㎜ 이하, 더욱 바람직하게는 1.0㎜ 이상 3.0㎜ 이하, 특히 바람직하게는 1.0㎜ 이상 2.0㎜ 이하이다. 또한, 축제 점착층(16b)은, 두께가 0.5㎛ 이상 50㎛ 이하인 것이 바람직하고, 보다 바람직하게는 1.0㎛ 이상 30㎛ 미만, 더욱 바람직하게는 1.0㎛ 이상 20㎛ 이하, 특히 바람직하게는 2.0㎛ 이상 15㎛ 이하, 가장 바람직하게는 3.0㎛ 이상 10㎛ 이하이다. 특히, 가용성 점착층(16a) 및 축제 점착층(16b)의 양쪽을 통해 재배선층(12) 및 제2 지지 기판(18)을 밀착시키는 관점에서, 축제 점착층(16b)의 두께는, 가용성 점착층(16a)의 두께와 일치 또는 근사(예를 들어 ±10％의 범위 내)시키는 것이 바람직하다.
도 2a에 도시한 바와 같이, 축제 점착층(16b)은, 그 일부가 결손되어, 축제 점착층(16b)으로 둘러싸이는 영역으로부터 그 외부에 대한 가스 배출을 하기 위한 간극 G를 형성하고 있는 것이 바람직하다. 이렇게 함으로써, 가용성 점착층(16a)에서 유래하여 발생하는 가스 등을 간극 G로부터 축제 점착층(16b)의 외부로 배출 할 수 있고, 그것에 의해 내부 압력의 상승에 기인하는 축제 점착층(16b)의 예기치 못한 박리나 변형 등을 방지하는 것이 가능하게 된다. 간극 G를 구획하는 축제 점착층(16b)의 양단의 이격 거리는 1㎜ 이상 50㎜ 이하인 것이 바람직하고, 보다 바람직하게는 1㎜ 이상 30㎜ 이하, 더욱 바람직하게는 1㎜ 이상 10㎜ 이하, 특히 바람직하게는 1㎜ 이상 5㎜ 이하이다. 축제 점착층(16b)에 형성되는 간극 G의 수는 1개 이상 10개 이하인 것이 바람직하고, 보다 바람직하게는 1개 이상 6개 이하, 더욱 바람직하게는 1개 이상 2개 이하이다. 이렇게 함으로써, 축제 점착층(16b) 외부로의 가스 배출과, 축제 점착층(16b) 내부로의 약액의 침입 억제를 밸런스 좋게 실현할 수 있다. 또한, 재배선층(12)의 외주 길이가, 축제 점착층(16b)의 내주 길이의 80％ 이상 100％ 이하인 것이 바람직하고, 보다 바람직하게는 85％ 이상 100％ 이하, 더욱 바람직하게는 90％ 이상 100％ 이하이다. 이 점, 재배선층(12)의 주위에는 여백 영역으로서 배선이 형성되어 있지 않은 기재 부분이 존재하지만, 상기 구성으로 함으로써, 당해 기재 부분의 표면에 축제 점착층(16b)이 배치되고, 결과적으로 축제 점착층(16b)을 재배선층(12)의 단부 주변에서 상기 기재 부분과 밀착시킬 수 있다. 여기서, 축제 점착층(16b)에 간극 G가 존재하는 경우에는, 축제 점착층(16b)의 내주 길이에 간극 G의 거리(즉 간극 G를 구획하는 축제 점착층(16b)의 양단의 이격 거리)를 산입하는 것으로 한다. 예를 들어, 간극 G가 2개 형성된 축제 점착층(16b)에 관하여, 간극 G를 포함하지 않는 축제 점착층(16b) 자체의 내주 길이가 2000㎜이며, 간극 G의 거리가 10㎜인 경우, 축제 점착층(16b)의 내주 길이는 2020㎜(2000㎜+10㎜×2)로 된다. 또한, 축제 점착층(16b)의 내주 길이(㎜)에 대한, 간극 G의 거리(㎜)의 비율을 간극율이라고 정의하면, 축제 점착층(16b) 외부로의 가스 배출과, 축제 점착층(16b) 내부로의 약액의 침입 억제를 밸런스 좋게 실현하는 관점에서, 간극율은 0.3％ 이상 20％ 이하가 바람직하고, 보다 바람직하게는 0.5％ 이상 12％ 이하, 더욱 바람직하게는 0.7％ 이상 7％ 이하이다.
축제 점착층(16b)에 의해 둘러싸이는 구획은, 전형적으로는 세로 10㎜ 이상 600㎜ 이하 및 가로 10㎜ 이상 600㎜ 이하의 사이즈이다. 구획은 직사각 형상 영역이어도 된다. 점착 시트(17)는, 상기 직사각 형상 영역을 1개 구비하고 있는 것이어도 되고, 복수개 구비하고 있는 것이어도 된다.
기재 시트(15)의 형태는, 일반적으로 시트라고 칭해지는 것으로 한정되지는 않고, 필름, 판, 박 등의 다른 형태여도 된다. 기재 시트(15)는 이들의 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 또한, 기재 시트(15)와 점착층(16) 사이의 접착력을 조정하기 위해서, 기재 시트(15)의 점착층(16)이 도포되게 되는 표면에, 연마 처리, 이형제 도포, 플라스마 처리 등의 공지된 방법으로 표면 처리를 미리 실시해도 된다.
본 발명의 바람직한 양태에 의하면, 기재 시트(15)는 폴리에틸렌테레프탈레이트(PET) 및 폴리에틸렌(PE) 중 적어도 한쪽의 수지로 구성되는 것이 바람직하고, 보다 바람직하게는 폴리에틸렌테레프탈레이트(PET)이다. 특히, 점착 시트(17)가 전사형 점착 시트로서 사용되는 경우, 기재 시트(15)는 점착층(16)을 보유 지지하는 기능 및 별도로 준비하는 제2 지지 기판(18)에 점착층(16)을 전사하는 기능을 갖는 것이 요망되지만, 이러한 용도에 본 형태의 기재 시트(15)는 적합하다. 전사형 점착 시트로서 사용되는 경우의 기재 시트(15)의 바람직한 두께는 10㎛ 이상 200㎛ 이하이고, 보다 바람직하게는 20㎛ 이상 150㎛ 이하, 더욱 바람직하게는 25㎛ 이상 75㎛ 이하이다. 한편, 점착 시트(17)를 접착형 점착 시트로서 사용하는 경우에는, 기재 시트(15)는 제2 지지 기판(18)에 준한 것으로 하면 되며, 상술한 제2 지지 기판(18)의 바람직한 형태는 기재 시트(15)에도 그대로 적용된다. 즉, 점착 시트(17)가 접착형 점착 시트로서 사용되는 경우, 기재 시트(15)는 점착층(16)을 보유 지지하는 기능 외에도, 반도체 패키지의 제조 공정에 있어서의, 재배선층(12)의 핸들링성 향상 및 만곡을 방지 내지 억제하는 보강 시트로서의 기능이 요망되지만, 이러한 용도에 본 형태의 기재 시트(15)는 적합하다.

Claims (19)

  1. 반도체 패키지의 제조 방법이며,
    (a) 기재 시트와, 당해 기재 시트의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층과, 상기 면에 있어서 상기 가용성 점착층이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제(築堤) 점착층을 구비한, 점착 시트를 준비하는 공정과,
    (b) 제1 지지 기판 상에 재배선층을 구비한 제1 적층체를 제작하는 공정과,
    (c) 상기 점착 시트를 사용하여, 상기 제1 적층체의 상기 재배선층 측의 표면에, 제2 지지 기판이 상기 가용성 점착층 및 상기 축제 점착층을 개재시켜 결합된 제2 적층체를 얻는 공정과,
    (d) 상기 제2 적층체로부터 상기 제1 지지 기판을 박리하고, 상기 재배선층의 상기 제2 지지 기판으로부터 떨어진 측의 표면이 노출된 제3 적층체를 얻는 공정과,
    (e) 상기 제3 적층체를 드라이 필름 레지스트의 현상액 및/혹은 박리액, 그리고/또는 황산구리 도금액에 침지시켜, 상기 재배선층의 상기 제2 지지 기판으로부터 떨어진 측의 표면에 칩 실장을 위한 전처리를 행하는 공정과,
    (f) 상기 전처리가 실시된 상기 재배선층의 표면에 반도체 칩을 실장하는 공정과,
    (g) 상기 반도체 칩이 실장된 제3 적층체를 용액에 침지하여, 상기 가용성 점착층만, 또는 상기 가용성 점착층 및 상기 축제 점착층의 양쪽을 용해 또는 연화시키는 공정과,
    (h) 상기 가용성 점착층만, 또는 상기 가용성 점착층 및 상기 축제 점착층의 양쪽이 용해 또는 연화된 상태에서, 상기 제3 적층체로부터 상기 제2 지지 기판을 박리하여, 반도체 패키지를 얻는 공정을
    포함하는, 방법.
  2. 제1항에 있어서,
    상기 점착 시트가 접착형 점착 시트이며, 상기 공정 (c)가, 상기 제1 적층체의 상기 재배선층 측의 표면에 상기 점착 시트를 첩부하여, 상기 기재 시트 자체를 상기 제2 지지 기판으로서 사용하는 공정을 포함하는, 방법.
  3. 제1항에 있어서,
    상기 점착 시트가 전사형 점착 시트이며, 상기 공정 (c)가, 상기 제1 적층체와 상기 제2 지지 기판의 결합에 앞서서, 상기 제2 지지 기판, 또는 상기 제1 적층체에 상기 점착 시트를 첩부하여, 상기 가용성 점착층 및 상기 축제 점착층을 상기 제2 지지 기판, 또는 상기 제1 적층체에 전사함과 함께, 상기 기재 시트를 박리하는 공정을 포함하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 축제 점착층의 일부가 결손되어, 상기 축제 점착층으로 둘러싸이는 영역으로부터 그 외부로의 가스 배출을 하기 위한 간극을 형성하고 있는, 방법.
  5. 제4항에 있어서,
    상기 간극을 구획하는 상기 축제 점착층의 양단의 이격 거리가 1㎜ 이상 50㎜ 이하인, 방법.
  6. 제4항에 있어서,
    상기 간극의 수가 1개 이상 10개 이하인, 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (c)에 있어서, 상기 축제 점착층이, 상기 제2 지지 기판의 단부로부터 0㎜ 이상 20㎜ 이하의 범위 내의 영역에 위치하는, 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (c)에 있어서, 상기 축제 점착층이, 상기 재배선층의 단부로부터 0㎜ 이상 20㎜ 이하의 범위 내의 영역에 위치하는, 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (c)에 있어서, 상기 축제 점착층의 전체 길이에 걸쳐서, 상기 축제 점착층의 폭 방향의 50％ 이상 100％ 이하의 영역이 상기 재배선층과 접하고 있는, 방법.
  10. 제4항에 있어서,
    상기 재배선층의 외주 길이가, 상기 축제 점착층의 내주 길이(단, 상기 간극이 존재하는 경우에는 당해 간극의 거리를 산입하는 것으로 함)의 80％ 이상 100％ 이하인, 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 축제 점착층의 선 폭이 0.5㎜ 이상 10.0㎜ 이하인, 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 축제 점착층의 두께가 0.5㎛ 이상 50㎛ 이하이며, 또한, 상기 가용성 점착층의 두께가 0.5㎛ 이상 50㎛ 이하인, 방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 축제 점착층에 의해 둘러싸이는 구획이, 세로 10㎜ 이상 600㎜ 이하 및 가로 10㎜ 이상 600㎜ 이하의 사이즈의 직사각 형상 영역이며, 상기 점착 시트는, 상기 직사각 형상 영역을 1개 또는 복수개 구비하고 있는, 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가용성 점착층이 용액 가용형 수지를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 용액 가용형 수지가 알칼리 가용형 수지인, 방법.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 간헐 패턴이 섬 형상 또는 스트라이프 형상의 패턴인, 방법.
  17. 제16항에 있어서,
    상기 섬 형상의 패턴이 도트 패턴인, 방법.
  18. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (f)의 후이며, 또한, 상기 공정 (h)의 전에, 상기 축제 점착층이 존재하는 영역을 절제하는 공정을 더 포함하는, 방법.
  19. 기재 시트와, 당해 기재 시트의 적어도 한쪽 면에 간헐 패턴으로 마련된 가용성 점착층과, 상기 면에 있어서 상기 가용성 점착층이 존재하는 영역의 주위를 둘러싸는 선 형상의 축제 점착층을 구비한, 제1항 내지 제3항 중 어느 한 항에 기재된 방법에 사용하는, 점착 시트.
KR1020217010300A 2018-11-21 2019-11-11 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트 KR102667583B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018218363 2018-11-21
JPJP-P-2018-218363 2018-11-21
PCT/JP2019/044081 WO2020105482A1 (ja) 2018-11-21 2019-11-11 半導体パッケージの製造方法及びそれに用いられる粘着シート

Publications (2)

Publication Number Publication Date
KR20210093852A KR20210093852A (ko) 2021-07-28
KR102667583B1 true KR102667583B1 (ko) 2024-05-22

Family

ID=70773623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010300A KR102667583B1 (ko) 2018-11-21 2019-11-11 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트

Country Status (6)

Country Link
US (1) US11935865B2 (ko)
JP (1) JP7289852B2 (ko)
KR (1) KR102667583B1 (ko)
CN (1) CN113169132B (ko)
TW (1) TWI727506B (ko)
WO (1) WO2020105482A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864799A (zh) * 2021-02-04 2022-08-05 欣兴电子股份有限公司 封装结构及其制作方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
WO2018097266A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法
WO2018097264A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法
US10056349B2 (en) 2014-08-20 2018-08-21 Amkor Technology, Inc. Manufacturing method of semiconductor device and semiconductor device thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
CA2582000C (en) * 2006-03-10 2011-05-10 Nitto Denko Corporation Pressure-sensitive adhesive tape or sheet
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP2014090157A (ja) * 2012-10-03 2014-05-15 Nitto Denko Corp 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
US10056349B2 (en) 2014-08-20 2018-08-21 Amkor Technology, Inc. Manufacturing method of semiconductor device and semiconductor device thereof
WO2018097266A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法
WO2018097264A1 (ja) 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法

Also Published As

Publication number Publication date
CN113169132A (zh) 2021-07-23
US11935865B2 (en) 2024-03-19
JP7289852B2 (ja) 2023-06-12
CN113169132B (zh) 2024-06-25
KR20210093852A (ko) 2021-07-28
TW202038346A (zh) 2020-10-16
US20210327848A1 (en) 2021-10-21
TWI727506B (zh) 2021-05-11
WO2020105482A1 (ja) 2020-05-28
JPWO2020105482A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
CN110519944B (zh) 复合铜厚基板制作方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
WO2012043742A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
KR20190087422A (ko) 점착 시트 및 그 박리 방법
JP2007150002A (ja) 半導体ｉｃ内蔵基板及びその製造方法
KR20160020407A (ko) 배선 기판의 제조 방법
CN107424980B (zh) 半导体封装件及半导体封装件的制造方法
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
KR102667583B1 (ko) 반도체 패키지의 제조 방법 및 그것에 사용되는 점착 시트
KR20120085673A (ko) 다층 배선기판
TW201019439A (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
KR102667581B1 (ko) 반도체 패키지의 제조 방법
JP2007013048A (ja) 多層配線基板の製造方法
JP4294967B2 (ja) 多層配線基板及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2005217372A (ja) 電子部品を内蔵する基板、基板およびそれらの製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP2005303260A (ja) 転写配線の製造方法
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JP4798858B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right