JPWO2020105482A1 - 半導体パッケージの製造方法及びそれに用いられる粘着シート - Google Patents

半導体パッケージの製造方法及びそれに用いられる粘着シート Download PDF

Info

Publication number
JPWO2020105482A1
JPWO2020105482A1 JP2020558282A JP2020558282A JPWO2020105482A1 JP WO2020105482 A1 JPWO2020105482 A1 JP WO2020105482A1 JP 2020558282 A JP2020558282 A JP 2020558282A JP 2020558282 A JP2020558282 A JP 2020558282A JP WO2020105482 A1 JPWO2020105482 A1 JP WO2020105482A1
Authority
JP
Japan
Prior art keywords
adhesive layer
embankment
layer
sheet
soluble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020558282A
Other languages
English (en)
Other versions
JP7289852B2 (ja
Inventor
利美 中村
佐藤　哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2020105482A1 publication Critical patent/JPWO2020105482A1/ja
Application granted granted Critical
Publication of JP7289852B2 publication Critical patent/JP7289852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

前処理工程等で用いられる薬液の汚染及び補強シートの意図せぬ剥離を効果的に抑制可能な、半導体パッケージの製造方法が提供される。この製造方法は、基材シートと、基材シートの少なくとも一方の面に可溶性粘着層と築堤粘着層とを備えた粘着シートを用意する工程と、再配線層を備えた第１積層体を作製する工程と、粘着シートを用いて第１積層体の再配線層側の表面に第２支持基板が粘着層を介して結合された第２積層体を得る工程と、第２積層体から第１支持基板を剥離して第３積層体を得る工程と、第３積層体に前処理を行う工程と、前処理が施された再配線層の表面に半導体チップを実装する工程と、半導体チップが実装された第３積層体を溶液に浸漬して粘着層を溶解又は軟化させる工程と、粘着層が溶解又は軟化された状態で、第３積層体から第２支持基板を剥離して、半導体パッケージを得る工程とを含む。

Description

本発明は、半導体パッケージの製造方法及びそれに用いられる粘着シートに関する。
近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚みの低減、及び配線板としてのより一層の軽量化が要求されている。
このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア（芯材）上にビルドアップ法と呼ばれる手法で絶縁層と配線層とを交互に積層（ビルドアップ）して多層化した後、コア（芯材）を除去してビルドアップ層のみで配線板を形成する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５−１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ−ＷＬＰ（Ｆａｎ−Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ−ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ−Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ−Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献２（特開２０１５−３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
ＦＯ−ＷＬＰやＰＬＰの採用が検討される近年の技術動向を受けて、ビルドアップ層の薄型化が求められている。しかしながら、ビルドアップ層が薄い場合、コアレスビルドアップ法を用いて作製したビルドアップ層付基材から、基材を剥離する際、ビルドアップ層が局部的に大きく湾曲することがある。かかるビルドアップ層の大きな湾曲は、ビルドアップ層内部の配線層の断線や剥離を引き起こし、その結果、配線層の接続信頼性を低下させうる。かかる問題に対処すべく、多層積層体に補強シートを積層してハンドリング性を向上させることが提案されている。例えば、特許文献３（国際公開第２０１８／０９７２６５号）には、多層積層体に可溶性粘着層を介して補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させないように補強することが開示されており、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できるとされている。また、特許文献４（国際公開第２０１８／０９７２６６号）には、島状又はストライプ状等の間欠パターンで構成された可溶性粘着層を備えた粘着シートが開示されている。特許文献４には、かかる粘着シートをプリント配線板等の被着体に貼り付けて補強した後、当該粘着シートを剥離する際に、剥離液を可溶性粘着層の上記パターンの隙間に効果的に浸透させて、可溶性粘着層の溶解又は軟化を促進させることができることも開示されている。
特開２００５−１０１１３７号公報 特開２０１５−３５５５１号公報 国際公開第２０１８／０９７２６５号 国際公開第２０１８／０９７２６６号
補強シートを再配線層に貼り付けるための粘着層として、特許文献４に開示されるような間欠パターンで構成された可溶性粘着層を採用することは、当該補強シートの迅速な剥離が可能となる点で好ましい。しかしながら、かかる構成とした場合には、補強シートの剥離工程以前の工程で用いられる薬液が可溶性粘着層のパターン間に浸透することにより次の工程に持ち込まれ、当該次の工程で用いられる薬液が汚染される等の問題が生じうる。さらに、補強シートの剥離工程以前の工程で用いられる薬液によって可溶性粘着層が溶解又は軟化し、製造プロセスの途中で補強シートが意図せず剥離してしまうおそれもある。
本発明者らは、今般、第１支持基板上に再配線層を備えた積層体に補強シートとしての第２支持基板を貼り付ける際、間欠パターンで設けられた可溶性粘着層と、可溶性粘着層の周囲を取り囲む線状の築堤粘着層とを備えた粘着シートを用いることにより、半導体パッケージの製造において、前処理工程等で用いられる薬液の汚染及び補強シートの意図せぬ剥離を効果的に抑制できるとの知見を得た。
したがって、本発明の目的は、前処理工程等で用いられる薬液の汚染及び補強シートの意図せぬ剥離を効果的に抑制可能な、半導体パッケージの製造方法を提供することにある。
本発明の一態様によれば、半導体パッケージの製造方法であって、
（ａ）基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層と、前記面において前記可溶性粘着層が存在する領域の周囲を取り囲む線状の築堤粘着層とを備えた、粘着シートを用意する工程と、
（ｂ）第１支持基板上に再配線層を備えた第１積層体を作製する工程と、
（ｃ）前記粘着シートを用いて、前記第１積層体の前記再配線層側の表面に、第２支持基板が前記可溶性粘着層及び前記築堤粘着層を介して結合された第２積層体を得る工程と、
（ｄ）前記第２積層体から前記第１支持基板を剥離して、前記再配線層の前記第２支持基板から離れた側の表面が露出した第３積層体を得る工程と、
（ｅ）前記第３積層体をドライフィルムレジストの現像液及び／若しくは剥離液、並びに／又は硫酸銅めっき液に浸漬させて、前記再配線層の前記第２支持基板から離れた側の表面にチップ実装のための前処理を行う工程と、
（ｆ）前記前処理が施された前記再配線層の表面に半導体チップを実装する工程と、
（ｇ）前記半導体チップが実装された第３積層体を溶液に浸漬して、前記可溶性粘着層のみ、又は前記可溶性粘着層及び前記築堤粘着層の両方を溶解又は軟化させる工程と、
（ｈ）前記可溶性粘着層のみ、又は前記可溶性粘着層及び前記築堤粘着層の両方が溶解又は軟化された状態で、前記第３積層体から前記第２支持基板を剥離して、半導体パッケージを得る工程と、
を含む、方法が提供される。
本発明の他の一態様によれば、基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層と、前記面において前記可溶性粘着層が存在する領域の周囲を取り囲む線状の築堤粘着層とを備えた、前記方法に用いる、粘着シートが提供される。
本発明による半導体パッケージの製造方法の一例における、初期の工程を示す工程流れ図である。 本発明による半導体パッケージの製造方法の一例における、図１Ａに示される工程に続く工程を示す工程流れ図である。 本発明で用意する粘着シートの一例の模式上面図である。 図２Ａに示される粘着シートの２Ｂ−２Ｂ’線断面における層構成を示す模式断面図である。
本発明による半導体パッケージの製造方法は、（ａ）粘着シートの用意、（ｂ）第１積層体の作製、（ｃ）補強シートの積層、（ｄ）第１支持基板の剥離、（ｅ）チップ実装用前処理、（ｆ）チップ実装、（ｇ）粘着層の溶解又は軟化、及び（ｈ）補強シートの剥離の各工程を含む。
以下、図面を参照しながら、工程（ａ）から工程（ｈ）までの各々について説明する。
（ａ）粘着シートの用意
図２Ａ及び図２Ｂに示されるように、基材シート１５と、基材シート１５の少なくとも一方の面に間欠パターンで設けられた可溶性粘着層１６ａと、当該面において可溶性粘着層１６ａが存在する領域の周囲を取り囲む線状の築堤粘着層１６ｂとを備えた、粘着シート１７を用意する。以下の説明において、可溶性粘着層１６ａと築堤粘着層１６ｂとを併せて「粘着層１６」と称することがある。また、粘着シート１７の詳細については後述するものとする。なお、粘着シートには、粘着層を介して基材シート自体を被着体に接着させるために用いられる「接着型粘着シート」と、粘着層を被着体又は第二の基材シートに転写させて当初の基材シートを剥離することで、被着体又は第二の基材シートに粘着性を付与するために用いられる「転写型粘着シート」の２つのタイプが存在する。この点、本発明で用意する粘着シート１７は接着型粘着シート及び転写型粘着シートのいずれであってもよい。
（ｂ）第１積層体の作製
図１Ａ（ｉ）に示されるように、第１支持基板１０上に再配線層１２を備えた第１積層体１４を作製する。第１支持基板１０は再配線層１２を形成するためのベースとなるものである。第１支持基板１０は、いわゆるキャリア付金属箔の形態であってもよく、公知の層構成が採用可能である。例えば、第１支持基板１０は、基材、剥離層及び金属層を順に備えるものであってもよく、例えば特許文献３（国際公開第２０１８／０９７２６５号）に開示される積層シートを好ましく用いることができる（この積層シートの基材は樹脂フィルム、ガラス又はセラミックスで構成されうる）。この場合、再配線層１２が第１支持基板１０の金属層表面に作製されるのが好ましい。
本発明において、再配線層とは、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層を意味する。この再配線層を介して、例えば半導体チップ上に配置されたチップ電極と、プリント配線板上にチップ電極よりも大きいピッチで配置された端子とを電気的に接続することができる。再配線層１２の形成は、公知の手法に従って行えばよく、特に限定されない。例えば、前述したビルドアップ法により、絶縁層と配線層とを交互に積層して多層化することで再配線層１２を形成することができる。
（ｃ）補強シートの積層
図１Ａ（ｉｉ）に示されるように、粘着シート１７を用いて、第１積層体１４の再配線層１２側の表面に、第２支持基板１８が可溶性粘着層１６ａ及び築堤粘着層１６ｂを介して結合された第２積層体２０を得る。例えば、第１積層体１４の再配線層１２側の表面に粘着シート１７を用いて第２支持基板１８を貼り付けることにより、第２積層体２０を得ることができる。こうすることで、再配線層１２は第２支持基板１８によって局部的に大きく湾曲されないように補強されることができる。すなわち、第２支持基板１８が補強シートとして機能するため、再配線層１２の表面及び／又は内部の配線層の断線や剥離を回避して、再配線層１２の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、再配線層１２表面の平坦性（コプラナリティ）を向上することができる。
後述する第２支持基板１８の剥離工程を迅速に行うべく、第２支持基板１８を再配線層１２に密着させる粘着層１６として間欠パターンで設けられた可溶性粘着層１６ａを採用することが考えられる。こうすることで、可溶性粘着層１６ａを溶解可能な溶液を間欠パターンの隙間に効果的に浸透させて、可溶性粘着層１６ａの溶解又は軟化を促進させることが可能となる。一方、かかる構成とした場合には、第２支持基板１８の剥離工程以前に用いられる薬液に起因する問題が生じうる。すなわち、本発明の製造方法では、後述するように、第２支持基板１８の剥離工程以前に行われる前処理工程（例えばフォトリソプロセス）において、ドライフィルムレジストの現像液や剥離液、硫酸銅めっき液等の薬液が用いられる。ここで、粘着層１６を可溶性粘着層１６ａのみで構成した場合には、当該薬液が可溶性粘着層１６ａのパターン間に浸透することで次の工程に持ち込まれ、結果として後の工程で用いられる薬液が汚染されるとの問題が生じうる。さらに、第２支持基板１８の剥離工程以前の工程で用いられる薬液によって可溶性粘着層１６ａが溶解又は軟化してしまい、製造プロセスの途中で第２支持基板１８が意図せず剥離してしまうおそれもある。かかる問題に対処すべく、本発明で用意する粘着シート１７は、粘着層１６として可溶性粘着層１６ａのみならず築堤粘着層１６ｂも採用している。すなわち、本発明の方法においては、再配線層１２と第２支持基板１８を密着させる粘着層１６の一つとして、可溶性粘着層１６ａが存在する領域の周囲を取り囲む線状の築堤粘着層１６ｂが存在するため、第２支持基板１８の剥離工程以前の工程で用いられる薬液が築堤粘着層１６ｂによってせき止められる。そのため、薬液が可溶性粘着層１６ａの存在する領域まで到達する時間を遅らせる（又は場合によっては到達させない）ことができ、薬液が可溶性粘着層１６ａのパターンの隙間に浸透するのを防止ないし抑制することができる。その結果、前処理工程等で用いられる薬液の汚染及び補強シートである第２支持基板１８の意図せぬ剥離を効果的に抑制することが可能となる。
築堤粘着層１６ｂは、第２支持基板１８の端部から０ｍｍ以上２０ｍｍ以下の範囲内の領域に位置することが好ましく、より好ましくは０ｍｍ以上１０ｍｍ以下、さらに好ましくは０ｍｍ以上２ｍｍ以下である。また、築堤粘着層１６ｂは、再配線層１２の端部から０ｍｍ以上２０ｍｍ以下の範囲内の領域に位置することが好ましく、より好ましくは１０ｍｍ以上２０ｍｍ以下、さらに好ましくは１５ｍｍ以上２０ｍｍ以下である。こうすることで、薬液を再配線層１２及び／又は第２支持基板１８の端部付近でせき止めることができ、薬液が可溶性粘着層１６ａの存在する領域まで到達する時間をより一層遅らせることが可能となる。また、後述するように、築堤粘着層１６ｂが存在する領域を切除する工程をさらに含む場合には、上記構成とすることにより使用可能な再配線層１２の領域を最大限広げることができる。
築堤粘着層１６ｂの全長にわたって、築堤粘着層１６ｂの幅方向の５０％以上１００％以下の領域が再配線層１２と接しているのが好ましく、より好ましくは７０％以上１００％以下、さらに好ましくは９０％以上１００％以下である。こうすることで、可溶性粘着層１６ａが存在する領域の周囲を築堤粘着層１６ｂで十分に取り囲むことができ、薬液をより効果的にせき止めることができる。なお、築堤粘着層１６ｂの幅方向における、再配線層１２と接している領域が１００％未満の場合には、築堤粘着層１６ｂの一部が再配線層１２の端部からはみ出す状態も想定している。この点、築堤粘着層１６ｂの幅方向の一部が再配線層１２と接していれば、当該部分から薬液が浸入することを防止ないし抑制できるため、本発明にはこのような態様も包含されるものとする。
粘着シート１７が接着型粘着シートである場合には、第１積層体１４の再配線層１２側の表面に粘着シート１７を貼り付けて、基材シート１５自体を第２支持基板１８として用いるのが好ましい。一方、粘着シート１７が転写型粘着シートである場合には、第１積層体１４と第２支持基板１８との結合に先立ち、第２支持基板１８、又は第１積層体１４に粘着シート１７を貼り付けて、粘着層１６を第２支持基板１８、又は第１積層体１４に転写するとともに、基材シート１５を剥離するのが好ましい。転写方法は特に限定されるものではなく、例えばロールラミネーション等の公知の手法が採用可能である。
第２支持基板１８は第１支持基板１０よりもビッカース硬度が低いものであるのが好ましい。これにより、第２支持基板１８自体が撓むことで、積層又は剥離時に発生しうる応力を上手く逃がすことができ、その結果、再配線層１２の湾曲を効果的に防止ないし抑制することができる。第２支持基板１８のビッカース硬度は再配線層１２のビッカース硬度の２％以上９９％以下であるのが好ましく、より好ましくは６％以上９０％以下、さらに好ましくは１０％以上８５％以下である。第２支持基板１８のビッカース硬度が５０ＨＶ以上７００ＨＶ以下であるのが好ましく、より好ましくは１５０ＨＶ以上５５０ＨＶ以下、さらに好ましくは１７０ＨＶ以上５００ＨＶ以下である。なお、本明細書においてビッカース硬度はＪＩＳ Ｚ ２２４４−２００９に記載される「ビッカース硬さ試験」に準拠して測定されるものである。
参考のため、候補となりうる各種材料のビッカース硬度ＨＶを以下に例示する：サファイアガラス（２３００ＨＶ）、超硬合金（１７００ＨＶ）、サーメット（１６５０ＨＶ）、石英（水晶）（１１０３ＨＶ）、ＳＫＨ５６（高速度工具鋼鋼材、ハイス）（７２２ＨＶ）、強化ガラス（６４０ＨＶ）、ＳＵＳ４４０Ｃ（ステンレス鋼）（６１５ＨＶ）、ＳＵＳ６３０（ステンレス鋼）（３７５ＨＶ）、チタン合金６０種（６４合金）（２８０ＨＶ前後）、インコネル（耐熱ニッケル合金）（１５０ＨＶ以上２８０ＨＶ以下）、Ｓ４５Ｃ（機械構造用炭素鋼）（２０１ＨＶ以上２６９ＨＶ以下）、ハステロイ合金（耐食ニッケル合金）（１００ＨＶ以上２３０ＨＶ以下）、ＳＵＳ３０４（ステンレス鋼）（１８７ＨＶ）、ＳＵＳ４３０（ステンレス鋼）（１８３ＨＶ）、鋳鉄（１６０ＨＶ以上１８０ＨＶ以下）、チタン合金（１１０ＨＶ以上１５０ＨＶ以下）、黄銅（８０ＨＶ以上１５０ＨＶ以下）、及び青銅（５０ＨＶ以上１００ＨＶ以下）。
第２支持基板１８の材質は特に限定されないが、樹脂、金属、ガラス、又はそれらの組合せが好ましい。樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、及びフェノール樹脂が挙げられ、このような樹脂と繊維補強材とからなるプリプレグであってもよい。金属の例としては、上記ビッカース硬度やばね限界値Ｋｂ０．１の観点から、ステンレス鋼、銅合金（例えば青銅、リン青銅、銅ニッケル合金、銅チタン合金）が挙げられるが、耐薬品性の観点からステンレス鋼が特に好ましい。第２支持基板１８の形態は、再配線層１２の湾曲を防止ないし抑制できるかぎり、シート状に限らず、フィルム、板、及び箔の他の形態であってもよく、好ましくはシート又は板の形態である。第２支持基板１８はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。第２支持基板１８の典型例としては、金属シート、樹脂シート（特に硬質樹脂シート）、ガラスシートが挙げられる。第２支持基板１８の厚さは、第２支持基板１８の強度保持及び第２支持基板１８のハンドリング容易性の観点から、好ましくは１０μｍ以上１ｍｍ以下であり、より好ましくは５０μｍ以上８００μｍ以下、さらに好ましくは１００μｍ以上６００μｍ以下である。第２支持基板１８が金属シート（例えばステンレス鋼シート）である場合、金属シートにおける、粘着層１６と密着する側の表面の十点平均粗さＲｚ−ｊｉｓ（ＪＩＳ Ｂ ０６０１−２００１に準拠して測定される）は０．０５μｍ以上５００μｍ以下であるのが好ましく、より好ましくは０．５μｍ以上４００μｍ以下、さらに好ましくは１μｍ以上３００μｍ以下である。このような表面粗さであると、表面の凹凸に起因するアンカー効果によって、粘着層１６との密着性が高まり、粘着層１６における適度な剥離強度が実現すると考えられる。
（ｄ）第１支持基板の剥離
図１Ａ（ｉｉｉ）に示されるように、第２積層体２０から第１支持基板１０を剥離して、再配線層１２の第２支持基板１８から離れた側の表面が露出した第３積層体２２を得る。こうすることで、例えば第１支持基板１０を構成する基材及び剥離層等が再配線層１２から剥離除去される。この剥離除去は物理的な剥離により行われるのが好ましい。物理的剥離法は、手や治工具、機械等で第１支持基板１０を再配線層１２から引き剥がすことにより分離する手法である。このとき、粘着層１６を介して密着した第２支持基板１８が再配線層１２を補強していることで、再配線層１２が局部的に大きく湾曲するのを防止することができる。すなわち、第２支持基板１８は、第１支持基板１０が剥離される間、引き剥がし力に抗すべく再配線層１２を補強し、湾曲をより一層効果的に防止ないし抑制することができる。こうして湾曲により引き起こされることがある再配線層１２の内部及び／又は表面の配線層の断線や剥離を回避して、再配線層１２の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、再配線層１２表面の平坦性（コプラナリティ）を向上することができる。なお、第１支持基板１０が金属層を含む場合には、後述するチップ実装用の前処理工程の前に、第３積層体２２の表面に残留しうる金属層をエッチングにより除去するのが好ましい。金属層のエッチングはフラッシュエッチング等の公知の手法に基づき行えばよい。
（ｅ）チップ実装用前処理
図１Ｂ（ｉｖ）に示されるように、第３積層体２２をドライフィルムレジストの現像液及び／若しくは剥離液、並びに／又は硫酸銅めっき液に浸漬させて、再配線層１２の第２支持基板１８から離れた側の表面にチップ実装のための前処理を行う。この前処理は、例えば以下のような手順で行うことができる。まず、再配線層１２の第２支持基板１８から離れた側の表面にドライフィルムを貼り付け、露光及び現像を行い、ドライフィルムレジストを形成する。そして、第３積層体２２を硫酸銅めっき液に浸漬させて、再配線層１２のドライフィルムレジストが形成されていない表面に電解銅めっきを形成する。次に、第３積層体２２を剥離液に浸漬させることにより、形成したドライフィルムレジストを剥離する。こうすることで、半導体チップ上に配置されたチップ電極と接続するための電極（例えば柱状電極）等を再配線層１２の第２支持基板１８から離れた側の表面に形成することができる。いずれにしても、本工程の前処理は、第３積層体２２をドライフィルムレジストの現像液及び／若しくは剥離液、並びに／又は硫酸銅めっき液に浸漬させる処理を含んでいればよく、再配線層１２の表面を半導体チップが実装可能な状態にできる限り、その処理方法は特に限定されない。ドライフィルムレジストの現像液及び剥離液は、ドライフィルムレジストを現像ないし除去するために用いられる公知の溶液が採用可能である。好ましいドライフィルムレジストの現像液の例としては、炭酸ナトリウム水溶液が挙げられ、好ましいドライフィルムレジストの剥離液の例としては、水酸化ナトリウム、水酸化カリウム、アミノエタノール、水酸化テトラメチルアンモニウム等の水溶液が挙げられる。また、硫酸銅めっき液は、少なくとも硫酸銅及び硫酸を含む溶液であればよい。ドライフィルムレジストの現像液及び剥離液、並びに硫酸銅めっき液には、公知の添加剤が含まれていてもよい。
（ｆ）チップ実装
図１Ｂ（ｖ）に示されるように、前処理が施された再配線層１２の表面に半導体チップ２４を実装する。本発明の製造方法においては、再配線層１２の表面に粘着層１６を介して第２支持基板１８を積層することで半導体チップ２４の実装に有利となる優れた表面平坦性（コプラナリティ）を再配線層１２の第２支持基板１８から離れた側の表面において実現することができる。すなわち、半導体チップ２４の実装時においても、再配線層１２は第２支持基板１８によって局部的に大きく湾曲されずに済む。その結果、半導体チップ２４の接続歩留まりを高くすることができる。
半導体チップ２４の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。チップ実装の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、半導体チップ２４の実装パッドと、再配線層１２の配線層との接合を行う方式である。この実装パッド上には柱状電極（ピラー）やはんだバンプ等が形成されてもよく、実装前に再配線層１２の表面に封止樹脂膜であるＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等を貼り付けてもよい。接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、配線層に対して、半導体チップ２４の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。いずれの方式にしても、半導体チップ２４は図１Ｂ（ｖ）に示されるように封止材２６で封止されるのが再配線層１２と半導体チップ２４との積層体全体の剛性をさらに向上できる点で好ましい。
（ｇ）粘着層の溶解又は軟化
図１Ｂ（ｖｉ）に示されるように、半導体チップ２４が実装された第３積層体２２を溶液に浸漬して、粘着層１６を溶解又は軟化させる。粘着層１６の溶解又は軟化は、可溶性粘着層１６ａのみを溶解又は軟化させるものであってもよいし、可溶性粘着層１６ａ及び築堤粘着層１６ｂの両方を溶解又は軟化させるものであってもよい。すなわち、本工程で用いられる溶液は、少なくとも可溶性粘着層１６ａを溶解可能な溶液（以下、溶解液という）であればよい。可溶性粘着層１６ａのみを溶解又は軟化させるものである場合は、薬液の浸入経路を確保するため、築堤粘着層１６ｂに後述する隙間Ｇを形成することが好ましい。第３積層体２２を溶解液に浸漬することにより、可溶性粘着層１６ａが溶解液と接触して溶解又は軟化する。このとき、可溶性粘着層１６ａが間欠パターンで構成されているので、溶解液が可溶性粘着層１６ａの隅々まで効果的に浸透して、可溶性粘着層１６ａの溶解又は軟化を促進させることが可能となる。これは、第３積層体２２を溶解液に浸漬した際、溶解液が可溶性粘着層１６ａのパターンの隙間に効果的に浸透して、個々の粘着性領域との接触が促進されることによるものと考えられる。第３積層体２２は、必ずしも全体を溶液に浸漬させる必要はなく、一部を溶液に浸漬させてもよい。一方、本発明では粘着層１６として可溶性粘着層１６ａだけでなく築堤粘着層１６ｂも採用している。この点、築堤粘着層１６ｂを可溶性粘着層１６ａと同一又は類似の成分（同じ溶解液で溶解又は軟化させることができる成分）で構成するのが好ましい。こうすることで、第３積層体２２を溶解液に浸漬させることにより、可溶性粘着層１６ａ及び築堤粘着層１６ｂの両方を速やかに溶解又は軟化させることができる。
また、上述した（ｆ）チップ実装工程の後で、かつ、後述する（ｈ）剥離シートの剥離工程の前に、築堤粘着層１６ｂが存在する領域を切除する工程を加えてもよい。こうすることで、第３積層体２２における築堤粘着層１６ｂを介して密着している部分を除去することができるため、築堤粘着層１６ｂを溶解又は軟化させることを要さずに、再配線層１２からの第２支持基板１８の剥離を容易に行うことが可能となる。また、溶解液の浸漬前に築堤粘着層１６ｂが存在する領域を切除する場合には、溶解液が築堤粘着層１６ｂでせき止められることなく可溶性粘着層１６ａが存在する領域に到達するため、可溶性粘着層１６ａの溶解又は軟化をより一層迅速に行うことが可能となる。築堤粘着層１６ｂが存在する領域の切除は、カッター等の切断工具を用いて手動で行ってもよいし、切断機等を用いて機械的に行ってもよい。
溶解液は、可溶性粘着層１６ａの材質に合わせて所望の溶解力を有する溶液を適宜選択すればよく、特に限定されない。例えば、可溶性粘着層１６ａがアルカリ可溶型樹脂を含む場合には、溶解液はアルカリ性溶液を用いればよい。そのようなアルカリ溶液の例としては、水酸化ナトリウム溶液及び／又は水酸化カリウム溶液が挙げられる。これらの溶液の好ましい濃度は０．５重量％以上５０重量％以下である。この範囲内であると、アルカリ性が高くなり、溶解力が向上するとともに、溶解液使用時の室温が低い場合であっても水酸化ナトリウム及び／又は水酸化カリウムが析出しにくくなる。また、水溶液がアルカリ性を示す有機物（例えばエタノールアミン）を単独又は上記溶液と共に用いてもよい。なお、後述するように、可溶性粘着層１６ａに予めアルカリを添加しておく場合には、水又は水溶液を溶解液として用いてもよい。
可溶性粘着層１６ａ及び／又は築堤粘着層１６ｂの溶解時間の短縮のため、アルカリ性溶液に、アクリル樹脂及び／又はノボラック樹脂を溶解可能な有機溶媒（例えば２−プロパノール）を添加してもよい。この有機溶媒の好ましい添加量は、アルカリ性溶液１００重量％に対して、５重量％以上５０重量％以下である。この範囲内であると、溶解時間の短縮を望ましく実現しながら、作業中における揮散量が低減するため、アルカリ性物質の濃度管理がしやすくなり、安全性も向上する。好ましい有機溶媒はアルコールであり、アルコールの好ましい例としては２−プロパノール、メタノール、エタノール、及び２−ブタノールが挙げられる。
アルカリ性溶液に適量の界面活性剤を添加してもよい。界面活性剤の添加によって樹脂に対する溶液の浸透性や濡れ性が向上するため、可溶性粘着層１６ａ及び／又は築堤粘着層１６ｂの溶解時間の更なる短縮を図ることができる。界面活性剤の種類は特に限定されるものではなく、いかなるものであってもよい。例えば、水溶性の界面活性剤としては、アニオン系、カチオン系及びノニオン系のいずれも使用することができる。
（ｈ）補強シートの剥離
図１Ｂ（ｖｉｉ）に示されるように、可溶性粘着層１６ａのみ、又は可溶性粘着層１６ａ及び築堤粘着層１６ｂの両方が溶解又は軟化された状態で、第３積層体２２から第２支持基板１８を剥離して、半導体パッケージ２８を得る。第２支持基板１８は粘着層１６の溶解、軟化又は切除に起因して容易に剥離することができる。なお、第３積層体２２からの第２支持基板１８の剥離は、粘着層１６の溶解又は切除によって自動的に剥がれるものであってもよいし、粘着層１６の溶解又は軟化によって粘着力が有意に低下した状態で物理的に引き剥がすものであってもよい。いずれにしても、第２支持基板１８は粘着層１６の溶解、軟化及び／又は切除に起因して極めて剥離しやすい状態となっている（又は場合によっては自然剥離している）ため、再配線層１２に与える応力を最小化しながら極めて短時間で第２支持基板１８の剥離を行うことができる。こうして再配線層１２に加わる応力が最小化されることで、再配線層１２における配線の断線や実装部の断線を効果的に回避することができる。
粘着シート
図２Ａ及び図２Ｂを参照しつつ上述したとおり、本発明の方法に用いられる粘着シート１７は、基材シート１５と、基材シート１５の少なくとも一方の面に間欠パターンで設けられた可溶性粘着層１６ａと、当該面において可溶性粘着層１６ａが存在する領域の周囲を取り囲む線状の築堤粘着層１６ｂとを備える。可溶性粘着層１６ａ及び築堤粘着層１６ｂは基材シート１５の両面に設けられてもよい。間欠パターンとは、可溶性粘着層１６ａが間欠的（途切れ途切れ）に存在する形状を意味し、可溶性粘着層１６ａが存在する粘着性領域と、可溶性粘着層１６ａが存在しない非粘着性領域とによって形成される。間欠パターンは島状又はストライプ状のパターンであるのが好ましく、より好ましくは島状のパターンである。島状のパターンとは、個々の粘着性領域が、その周りに存在する非粘着性領域（例えば空間）によって取り囲まれた形状を意味する。島状のパターンを構成する個々の粘着性領域の具体的形状としては、多角形、円形等の様々な形状が挙げられ、星形多角形のような直線の輪郭線が入り組んだ多角形、曲線の輪郭線が入り組んだ異形状であってもよい。
可溶性粘着層１６ａが島状のパターンを構成する場合、個々の粘着性領域の外接円の直径が０．１ｍｍ以上１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。また、可溶性粘着層１６ａがストライプ状のパターンを構成する場合、個々の粘着性領域のストライプ幅が０．１ｍｍ以上１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。このような範囲内であると、溶解液浸漬前における可溶性粘着層１６ａによる粘着力を十分に確保しながらも、可溶性粘着層１６ａのパターンの隙間への溶解液の浸透を促進させて溶解剥離等による再配線層１２からの第２支持基板１８の剥離を容易にすることができる。島状のパターンはドットパターンであるのが好ましく、個々のドットの形状は典型的には円であるが、円に近い形状であってもよい。ドットパターンを構成する個々のドットの外接円の直径として定義される、ドット径は１０ｍｍ以下であるのが好ましく、より好ましくは０．１ｍｍ以上５．０ｍｍ以下、さらに好ましくは０．１ｍｍ以上２．０ｍｍ以下である。こうすることで可溶性粘着層１６ａの表面積が増加して溶解性が向上する結果、剥離性が向上する。
可溶性粘着層１６ａは、厚さが０．５μｍ以上５０μｍ以下であるのが好ましく、より好ましくは１．０μｍ以上３０μｍ未満、さらに好ましくは１．０μｍ以上２０μｍ以下、特に好ましくは２．０μｍ以上１５μｍ以下、最も好ましくは３．０μｍ以上１０μｍ以下である。上記範囲内の厚さであると、溶解液が可溶性粘着層１６ａのパターンの隙間に速やかに浸透するため、可溶性粘着層１６ａの溶解又は軟化が促進されると同時に、間欠パターンの再配線層１２への圧痕を低減することができる。特に、半導体パッケージ製造において、粘着層１６を介して第２支持基板１８を貼り付けて再配線層１２を補強した上で、チップ実装、はんだリフロー及び圧縮成型を行った場合に、粘着層１６に起因する圧痕が再配線層１２に残ることがあるが、可溶性粘着層１６ａの厚さが７．０μｍ以下であると圧縮成型後の再配線層１２に圧痕が残りにくくなるとの利点がある。この点、可溶性粘着層１６ａをドットパターンとする場合、ドット径が０．７ｍｍ以下であり、かつ、可溶性粘着層１６ａの厚さが１．０μｍ以上７．０μｍ以下であると、圧痕の低減と剥離性の両方をより効果的に実現できるため特に好ましい。
粘着性領域の外接円の中心間の間隔は、外接円の直径の平均値よりも大きいことが個々の粘着性領域の間に十分な隙間を確保できる点で好ましい。かかる観点から、粘着性領域の外接円の中心間の間隔は０．１ｍｍ超２０ｍｍ以下であるのが好ましく、より好ましくは０．２ｍｍ以上１０ｍｍ以下、さらに好ましくは０．３ｍｍ以上５．０ｍｍ以下、特に好ましくは０．４ｍｍ以上２．０ｍｍ以下である。このような範囲とすることで、溶解液が可溶性粘着層１６ａのパターンの隙間に速やかに浸透するため、剥離性が向上する。
島状のパターンは、全体として、多角形、円、円環状、帯状又は格子状の模様をもたらす１又は複数個のクラスターで構成されてもよく、クラスターの各々は、３つ以上の粘着性領域の集合体で構成されうる。
可溶性粘着層１６ａは、室温で粘着性を呈するのは勿論のこと、溶解液に接触して溶解又は軟化可能な層である。したがって、可溶性粘着層１６ａは溶液可溶型樹脂を含むのが好ましく、例えば酸可溶型樹脂又はアルカリ可溶型樹脂を含む。この溶液可溶型樹脂は、溶解液との接触により効率的に溶解又は軟化することができるので、再配線層１２からの第２支持基板１８の剥離をより効果的に行うことが可能となる。
好ましい溶液可溶型樹脂はアルカリ可溶型樹脂である。アルカリ可溶型樹脂はカルボキシル基及びフェノール性水酸基の少なくとも一方を含有するポリマーを含むのが特に好ましい。このようなポリマーはアルカリ性溶液に特に溶解しやすいため、可溶性粘着層１６ａの溶解を促進し、再配線層１２からの第２支持基板１８の剥離をより短時間で行うことを可能にする。カルボキシル基及びフェノール性水酸基の少なくとも一方を含有するポリマーの例としては、カルボキシル基を含有するアクリル樹脂、及びフェノール性水酸基を含有するフェノールノボラック樹脂が挙げられる。アクリル樹脂系粘着剤は、カルボキシル基を有し、かつ、分子内に不飽和二重結合を有するアクリル系モノマー（例えばアクリル酸やメタクリル酸）と、アクリル酸エチル又はアクリル酸ブチルとを共重合させることにより合成することができる。合成の際に、アクリル系モノマーの種類及び比率を調整することにより、可溶性粘着層１６ａの粘着力及びアルカリ性溶液に対する溶解性の制御が可能となる。また、可溶性粘着層１６ａの粘着力及びアルカリ性溶液に対する溶解性の制御はカルボキシル基を含有するアクリル樹脂に対して、カルボキシル基の架橋反応を起こす樹脂（例えばエポキシ樹脂）を添加することによっても行うことができる。すなわち、アクリル樹脂中の一部のカルボキシル基がエポキシ樹脂等の樹脂により架橋されることにより分子量が増大するため、耐熱性が向上する反面、粘着力が低下するとともに、アルカリ性溶液に対する溶解性が低下する。一方、アルカリ可溶型樹脂としてフェノール性水酸基を含有するフェノールノボラック樹脂を用いる場合は、この樹脂単独では可溶性粘着層１６ａの粘着力が弱くなるため、ロジン等の粘着性付与剤を混入することにより適度な粘着性を付与することが好ましい。
アルカリ可溶型樹脂に予めアルカリを添加しておいてもよい。こうすることで、水又は水溶液を溶解液として用いて可溶性粘着層１６ａを溶解又は軟化させることが可能となる。すなわち、可溶性粘着層１６ａが水又は水溶液に接触することで、予め添加したアルカリによって当該水等の液性がアルカリ性へと変化し、それによりアルカリ可溶型樹脂を含む可溶性粘着層１６ａを溶解又は軟化させることが可能となる。半導体パッケージの製造では、洗浄工程等において中性又は酸性の溶液を用いることが想定されるため、本来的には可溶性粘着層１６ａが中性又は酸性の溶液に溶解しないことが望まれる。この点、本発明では、築堤粘着層１６ｂが製造工程における薬液と可溶性粘着層１６ａとの接触を効果的に防止ないし抑制するため、アルカリ可溶型樹脂に予めアルカリを添加した態様とすることが許容される。
築堤粘着層１６ｂは室温で粘着性を呈するものであればよく、公知の材料を適宜使用して構成することができる。築堤粘着層１６ｂは溶解液に接触して溶解又は軟化するものであってもよい。この場合、築堤粘着層１６ｂの材質は可溶性粘着層１６ａに準じたものとすればよく、上述した可溶性粘着層１６ａの好ましい態様は築堤粘着層１６ｂにもそのまま当てはまる。
築堤粘着層１６ｂは、剥離工程以前の工程で用いられる薬液との接触により、その一部が溶解又は軟化するものであってもよいが、薬液を確実にせき止めるために、線幅方向に向かって完全に溶解することがないように構成するのが望ましい。一方、築堤粘着層１６ｂを溶解液で溶解又は軟化させる場合には、溶解液との接触により築堤粘着層１６ｂが速やかに溶解又は軟化する程度の線幅であるのが好ましい。これらのバランスを図る観点から、築堤粘着層１６ｂは、線幅が０．５ｍｍ以上１０．０ｍｍ以下であるのが好ましく、より好ましくは１.０ｍｍ以上５.０ｍｍ以下、さらに好ましくは１．０ｍｍ以上３．０ｍｍ以下、特に好ましくは１．０ｍｍ以上２．０ｍｍ以下である。また、築堤粘着層１６ｂは、厚さが０．５μｍ以上５０μｍ以下であるのが好ましく、より好ましくは１．０μｍ以上３０μｍ未満、さらに好ましくは１．０μｍ以上２０μｍ以下、特に好ましくは２．０μｍ以上１５μｍ以下、最も好ましくは３．０μｍ以上１０μｍ以下である。特に、可溶性粘着層１６ａ及び築堤粘着層１６ｂの両方を介して再配線層１２及び第２支持基板１８を密着させる観点から、築堤粘着層１６ｂの厚さは、可溶性粘着層１６ａの厚さと一致又は近似（例えば±１０％の範囲内）させることが好ましい。
図２Ａに示されるように、築堤粘着層１６ｂは、その一部が欠損して、築堤粘着層１６ｂで取り囲まれる領域からその外部へのガス抜きをするための隙間Ｇを形成しているのが好ましい。こうすることで、可溶性粘着層１６ａに由来して生じるガス等を隙間Ｇから築堤粘着層１６ｂの外部に排出することができ、それにより内部圧力の上昇に起因する築堤粘着層１６ｂの予期せぬ剥離や変形等を防止することが可能となる。隙間Ｇを区画する築堤粘着層１６ｂの両端の離間距離は１ｍｍ以上５０ｍｍ以下であるのが好ましく、より好ましくは１ｍｍ以上３０ｍｍ以下、さらに好ましくは１ｍｍ以上１０ｍｍ以下、特に好ましくは１ｍｍ以上５ｍｍ以下である。築堤粘着層１６ｂに形成される隙間Ｇの数は１個以上１０個以下であるのが好ましく、より好ましくは１個以上６個以下、さらに好ましくは１個以上２個以下である。こうすることで、築堤粘着層１６ｂ外部へのガス抜きと、築堤粘着層１６ｂ内部への薬液の浸入抑制とをバランス良く実現することができる。また、再配線層１２の外周長さが、築堤粘着層１６ｂの内周長さの８０％以上１００％以下であるのが好ましく、より好ましくは８５％以上１００％以下、さらに好ましくは９０％以上１００％以下である。この点、再配線層１２の周囲には余白領域として配線が形成されていない基材部分が存在するが、上記構成とすることにより、当該基材部分の表面に築堤粘着層１６ｂが配置され、結果として築堤粘着層１６ｂを再配線層１２の端部周辺で上記基材部分と密着させることができる。ここで、築堤粘着層１６ｂに隙間Ｇが存在する場合には、築堤粘着層１６ｂの内周長さに隙間Ｇの距離（すなわち隙間Ｇを区画する築堤粘着層１６ｂの両端の離間距離）を算入するものとする。例えば、隙間Ｇが２個形成された築堤粘着層１６ｂに関して、隙間Ｇを含まない築堤粘着層１６ｂ自体の内周長さが２０００ｍｍであり、隙間Ｇの距離が１０ｍｍである場合、築堤粘着層１６ｂの内周長さは２０２０ｍｍ（２０００ｍｍ＋１０ｍｍ×２）となる。また、築堤粘着層１６ｂの内周長さ（ｍｍ）に対する、隙間Ｇの距離（ｍｍ）の比率を隙間率と定義すると、築堤粘着層１６ｂ外部へのガス抜きと、築堤粘着層１６ｂ内部への薬液の浸入抑制とをバランス良く実現する観点から、隙間率は０．３％以上２０％以下が好ましく、より好ましくは０．５％以上１２％以下、さらに好ましくは０．７％以上７％以下である。
築堤粘着層１６ｂによって取り囲まれる区画は、典型的には縦１０ｍｍ以上６００ｍｍ以下及び横１０ｍｍ以上６００ｍｍ以下のサイズである。区画は矩形状領域であってもよい。粘着シート１７は、上記矩形状領域を１つ備えているものであってもよいし、複数個備えているものであってもよい。
基材シート１５の形態は、一般的にシートと称されるものに限らず、フィルム、板、箔等の他の形態であってもよい。基材シート１５はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。また、基材シート１５と粘着層１６との間の接着力を調整するために、基材シート１５の粘着層１６が塗布されることになる表面に、研磨処理、離型剤塗布、プラズマ処理等の公知の手法で表面処理を予め施してもよい。
本発明の好ましい態様によれば、基材シート１５はポリエチレンテレフタレート（ＰＥＴ）及びポリエチレン（ＰＥ）の少なくとも一方の樹脂で構成されるのが好ましく、より好ましくはポリエチレンテレフタレート（ＰＥＴ）である。特に、粘着シート１７が転写型粘着シートとして用いられる場合、基材シート１５は粘着層１６を保持する機能及び別に用意する第２支持基板１８に粘着層１６を転写する機能を有することが望まれるが、かかる用途に本態様の基材シート１５は適している。転写型粘着シートとして用いられる場合の基材シート１５の好ましい厚さは１０μｍ以上２００μｍ以下であり、より好ましくは２０μｍ以上１５０μｍ以下、さらに好ましくは２５μｍ以上７５μｍ以下である。一方、粘着シート１７を接着型粘着シートとして用いる場合には、基材シート１５は第２支持基板１８に準じたものとすればよく、上述した第２支持基板１８の好ましい態様は基材シート１５にもそのまま当てはまる。すなわち、粘着シート１７が接着型粘着シートとして用いられる場合、基材シート１５は粘着層１６を保持する機能に加え、半導体パッケージの製造工程における、再配線層１２のハンドリング性向上及び湾曲を防止ないし抑制する補強シートとしての機能が望まれるが、かかる用途に本態様の基材シート１５は適している。

Claims (19)

  1. 半導体パッケージの製造方法であって、
    （ａ）基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層と、前記面において前記可溶性粘着層が存在する領域の周囲を取り囲む線状の築堤粘着層とを備えた、粘着シートを用意する工程と、
    （ｂ）第１支持基板上に再配線層を備えた第１積層体を作製する工程と、
    （ｃ）前記粘着シートを用いて、前記第１積層体の前記再配線層側の表面に、第２支持基板が前記可溶性粘着層及び前記築堤粘着層を介して結合された第２積層体を得る工程と、
    （ｄ）前記第２積層体から前記第１支持基板を剥離して、前記再配線層の前記第２支持基板から離れた側の表面が露出した第３積層体を得る工程と、
    （ｅ）前記第３積層体をドライフィルムレジストの現像液及び／若しくは剥離液、並びに／又は硫酸銅めっき液に浸漬させて、前記再配線層の前記第２支持基板から離れた側の表面にチップ実装のための前処理を行う工程と、
    （ｆ）前記前処理が施された前記再配線層の表面に半導体チップを実装する工程と、
    （ｇ）前記半導体チップが実装された第３積層体を溶液に浸漬して、前記可溶性粘着層のみ、又は前記可溶性粘着層及び前記築堤粘着層の両方を溶解又は軟化させる工程と、
    （ｈ）前記可溶性粘着層のみ、又は前記可溶性粘着層及び前記築堤粘着層の両方が溶解又は軟化された状態で、前記第３積層体から前記第２支持基板を剥離して、半導体パッケージを得る工程と、
    を含む、方法。
  2. 前記粘着シートが接着型粘着シートであり、前記工程（ｃ）が、前記第１積層体の前記再配線層側の表面に前記粘着シートを貼り付けて、前記基材シート自体を前記第２支持基板として用いる工程を含む、請求項１に記載の方法。
  3. 前記粘着シートが転写型粘着シートであり、前記工程（ｃ）が、前記第１積層体と前記第２支持基板との結合に先立ち、前記第２支持基板、又は前記第１積層体に前記粘着シートを貼り付けて、前記可溶性粘着層及び前記築堤粘着層を前記第２支持基板、又は前記第１積層体に転写するとともに、前記基材シートを剥離する工程を含む、請求項１に記載の方法。
  4. 前記築堤粘着層の一部が欠損して、前記築堤粘着層で取り囲まれる領域からその外部へのガス抜きをするための隙間を形成している、請求項１から請求項３までのいずれか一項に記載の方法。
  5. 前記隙間を区画する前記築堤粘着層の両端の離間距離が１ｍｍ以上５０ｍｍ以下である、請求項４に記載の方法。
  6. 前記隙間の数が１個以上１０個以下である、請求項４又は請求項５に記載の方法。
  7. 前記工程（ｃ）において、前記築堤粘着層が、前記第２支持基板の端部から０ｍｍ以上２０ｍｍ以下の範囲内の領域に位置する、請求項１から請求項６までのいずれか一項に記載の方法。
  8. 前記工程（ｃ）において、前記築堤粘着層が、前記再配線層の端部から０ｍｍ以上２０ｍｍ以下の範囲内の領域に位置する、請求項１から請求項７までのいずれか一項に記載の方法。
  9. 前記工程（ｃ）において、前記築堤粘着層の全長にわたって、前記築堤粘着層の幅方向の５０％以上１００％以下の領域が前記再配線層と接している、請求項１から請求項８までのいずれか一項に記載の方法。
  10. 前記再配線層の外周長さが、前記築堤粘着層の内周長さ（但し、前記隙間が存在する場合には当該隙間の距離を算入するものとする）の８０％以上１００％以下である、請求項１から請求項９までのいずれか一項に記載の方法。
  11. 前記築堤粘着層の線幅が０．５ｍｍ以上１０．０ｍｍ以下である、請求項１から請求項１０までのいずれか一項に記載の方法。
  12. 前記築堤粘着層の厚さが０．５μｍ以上５０μｍ以下であり、かつ、前記可溶性粘着層の厚さが０．５μｍ以上５０μｍ以下である、請求項１から請求項１１までのいずれか一項に記載の方法。
  13. 前記築堤粘着層によって取り囲まれる区画が、縦１０ｍｍ以上６００ｍｍ以下及び横１０ｍｍ以上６００ｍｍ以下のサイズの矩形状領域であり、前記粘着シートは、前記矩形状領域を１つ又は複数個備えている、請求項１から請求項１２までのいずれか一項に記載の方法。
  14. 前記可溶性粘着層が溶液可溶型樹脂を含む、請求項１から請求項１３までのいずれか一項に記載の方法。
  15. 前記溶液可溶型樹脂がアルカリ可溶型樹脂である、請求項１４に記載の方法。
  16. 前記間欠パターンが島状又はストライプ状のパターンである、請求項１から請求項１５までのいずれか一項に記載の方法。
  17. 前記島状のパターンがドットパターンである、請求項１６に記載の方法。
  18. 前記工程（ｆ）の後で、かつ、前記工程（ｈ）の前に、前記築堤粘着層が存在する領域を切除する工程をさらに含む、請求項１から請求項１７までのいずれか一項に記載の方法。
  19. 基材シートと、該基材シートの少なくとも一方の面に間欠パターンで設けられた可溶性粘着層と、前記面において前記可溶性粘着層が存在する領域の周囲を取り囲む線状の築堤粘着層とを備えた、請求項１から請求項１８までのいずれか一項に記載の方法に用いる、粘着シート。
JP2020558282A 2018-11-21 2019-11-11 半導体パッケージの製造方法及びそれに用いられる粘着シート Active JP7289852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018218363 2018-11-21
JP2018218363 2018-11-21
PCT/JP2019/044081 WO2020105482A1 (ja) 2018-11-21 2019-11-11 半導体パッケージの製造方法及びそれに用いられる粘着シート

Publications (2)

Publication Number Publication Date
JPWO2020105482A1 true JPWO2020105482A1 (ja) 2021-10-14
JP7289852B2 JP7289852B2 (ja) 2023-06-12

Family

ID=70773623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558282A Active JP7289852B2 (ja) 2018-11-21 2019-11-11 半導体パッケージの製造方法及びそれに用いられる粘着シート

Country Status (6)

Country Link
US (1) US11935865B2 (ja)
JP (1) JP7289852B2 (ja)
KR (1) KR102667583B1 (ja)
CN (1) CN113169132B (ja)
TW (1) TWI727506B (ja)
WO (1) WO2020105482A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864799A (zh) * 2021-02-04 2022-08-05 欣兴电子股份有限公司 封装结构及其制作方法
TWI759095B (zh) 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) * 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
WO2018097264A1 (ja) * 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法
WO2018097266A1 (ja) * 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
CA2582000C (en) * 2006-03-10 2011-05-10 Nitto Denko Corporation Pressure-sensitive adhesive tape or sheet
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP2014090157A (ja) * 2012-10-03 2014-05-15 Nitto Denko Corp 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002206078A (ja) * 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
WO2018097264A1 (ja) * 2016-11-28 2018-05-31 三井金属鉱業株式会社 多層配線板の製造方法
WO2018097266A1 (ja) * 2016-11-28 2018-05-31 三井金属鉱業株式会社 粘着シート及びその剥離方法

Also Published As

Publication number Publication date
JP7289852B2 (ja) 2023-06-12
TW202038346A (zh) 2020-10-16
CN113169132B (zh) 2024-06-25
CN113169132A (zh) 2021-07-23
WO2020105482A1 (ja) 2020-05-28
US20210327848A1 (en) 2021-10-21
US11935865B2 (en) 2024-03-19
TWI727506B (zh) 2021-05-11
KR102667583B1 (ko) 2024-05-22
KR20210093852A (ko) 2021-07-28

Similar Documents

Publication Publication Date Title
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
KR102082641B1 (ko) 배선 기판의 제조 방법
JP6416323B2 (ja) 配線基板の製造方法
KR20190087422A (ko) 점착 시트 및 그 박리 방법
WO2012043742A1 (ja) 半導体素子搭載用パッケージ基板の製造方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
KR20120085673A (ko) 다층 배선기판
CN106340461A (zh) 一种超薄无芯封装基板的加工方法和结构
CN113169132B (zh) 半导体封装体的制造方法和其中使用的粘合片
JP7382342B2 (ja) 半導体パッケージの製造方法
JP2007013048A (ja) 多層配線基板の製造方法
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2010067888A (ja) 配線基板及びその製造方法
JP2005303260A (ja) 転写配線の製造方法
KR20220160636A (ko) 레지스트 경화막을 구비하는 세라믹 회로 기판 및 그 제조 방법, 그리고 세라믹 회로 기판의 제조 방법
JP2013120792A (ja) サポート基材及び配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230531

R150 Certificate of patent or registration of utility model

Ref document number: 7289852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150